JPH1123615A - 接続装置および検査システム - Google Patents

接続装置および検査システム

Info

Publication number
JPH1123615A
JPH1123615A JP10049912A JP4991298A JPH1123615A JP H1123615 A JPH1123615 A JP H1123615A JP 10049912 A JP10049912 A JP 10049912A JP 4991298 A JP4991298 A JP 4991298A JP H1123615 A JPH1123615 A JP H1123615A
Authority
JP
Japan
Prior art keywords
multilayer film
contact
lead
connection device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10049912A
Other languages
English (en)
Inventor
Susumu Kasukabe
進 春日部
Terutaka Mori
照享 森
Akihiko Ariga
昭彦 有賀
Hidetaka Shigi
英孝 志儀
Takayoshi Watabe
隆好 渡部
Ryuji Kono
竜治 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10049912A priority Critical patent/JPH1123615A/ja
Priority to KR10-1999-7010305A priority patent/KR100375116B1/ko
Priority to KR10-2001-7012962A priority patent/KR100416675B1/ko
Priority to PCT/JP1998/001722 priority patent/WO1998052218A1/ja
Priority to US09/423,385 priority patent/US6305230B1/en
Publication of JPH1123615A publication Critical patent/JPH1123615A/ja
Priority to US09/971,606 priority patent/US6759258B2/en
Priority to US10/873,168 priority patent/US7285430B2/en
Priority to US11/853,979 priority patent/US7541202B2/en
Priority to US12/408,000 priority patent/US20090209053A1/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • G01R1/06744Microprobes, i.e. having dimensions as IC details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06772High frequency probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Abstract

(57)【要約】 (修正有) 【課題】半導体素子等の被検査対象物の高密度化に対応
可能にした接続装置および検査システムを提供するこ
と。 【解決手段】支持部材40と、先端を尖らせた接触端子
47をプロービング側の領域部44aに複数並設し、該
各接触端子に電気的につながって引き出される複数の引
き出し用配線48と絶縁層66を挾んでグランド層49
とを有する多層フィルム44と、多層フィルムにおける
裏側に固定された枠45と、押さえ部材43と、各接触
端子の先端を各電極に接触させるための接触圧を前記支
持部材から前記押さえ部材に対して付与する接触圧付与
手段42と、前記接触端子群の先端面を前記電極群の面
に接触させる際、接触端子群の先端面が電極群の面に倣
って平行出しするコンプライアンス機構43c、41
a、41とを備えた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、対接する電極に接
触した接触端子を通して電極に電気信号を伝送して半導
体素子等の被検査対象物の良否判定を実施する接続装置
および検査システムに関し、特に、半導体素子等の被検
査対象物の狭ピッチ多ピンの電極に対して、半導体素子
等の被検査対象物の損傷を防止した接続装置および検査
システムに関するものである。
【0002】
【従来の技術】ウエハレベルにおけるVLSI等の半導
体素子の電気的特性検査を可能とする従来の薄型のプロ
ーブカードとしては、1988年度のInternational Te
st Conference(インターナショナル テスト コンフ
ァレンス)の講演論文集(メンブレン プローブ カー
ド テクノロジィ:MEMBRANE PROBE CARD TECHNOLOGY)
の601頁から607頁に記載された技術(従来技術
1)が知られている。この従来技術1に記載された導体
検査用のプローブは、フレキシブルな誘電体膜の上面に
リソグラフ技術で配線を形成し、被検査対象物の半導体
素子の電極に対応する位置に設けた誘電体膜のスルーホ
ールにめっきにより、半球状のバンプを形成したものを
接触端子として用いるものである。この従来技術1は、
誘電体膜の表面に形成した配線および配線基板を通じて
検査回路に接続されているバンプを、板ばねによって、
検査対象の半導体素子の電極にバンプをこすって接触
し、信号の授受を行って検査する方法である。
【0003】また従来のプローブ装置としては、特開平
2−163664号公報(従来技術2)、特開平5−2
43344号公報(従来技術3)、特開平8−8382
4号公報(従来技術4)、特開平8−220138号公
報(従来技術5)、特開平7−283280号公報(従
来技術6)において知られている。従来技術1および2
および3および4および5には、支持手段に並進手段
(上部伝達段に設けられた枢軸を下部伝達段で受けるよ
うに構成する。)をばねで結合し、平坦な膜プローブと
実質的に平坦な被試験デバイスとの間の実質的な共平面
整列を生起せしめる自動補償機能付きプローブ装置が記
載されている。また従来技術2および3および4および
5には、下部伝達段とメンブレンとの間に緩衝層を備え
ていることが記載されている。
【0004】また従来技術5には、さらに金属突起を形
成した薄膜の導体パターンの裏面側に金属導体層を設け
て接地することによって、マイクロストリップライン構
造としてインピーダンス整合及び低インダクタンス化を
図ることが記載されている。また従来技術6には、結晶
性の型材を異方性エッチングして得られる先端が尖った
形状の接触端子を、引き出し配線を形成した絶縁フィル
ム上に該引き出し配線と接続して植設し、この絶縁フィ
ルムを、配線基板に対して、緩衝層および基板となるシ
リコンウエハを挟みこんで一体として構成したプロービ
ング装置が記載されている。
【0005】
【発明が解決しようとする課題】上記従来技術1に記載
されているように、平坦あるいは半球状のバンプを形成
したプローブにおいて、接点(突起状電極)を、アルミ
ニウム電極やはんだ電極などの材料表面に酸化物が生成
された被接触材料に対して擦りつけること(スクライブ
動作)により、電極材料表面の酸化物を擦り取り、その
下面の金属導体材料に接触させて良好な接触を確保する
ものである。この結果、電極を接点でスクライブするこ
とにより、電極材料のクズが生じ、配線間のショートお
よび異物発生の原因となり、また、電極にプローブを数
百mN以上の荷重をかけながら擦りつけて接触を確保す
ることにより、電極に損傷を与えることが多いという課
題を有していた。
【0006】また従来技術2〜5においては、接点の群
を被検査対象物上の電極群の面に倣って平行出しする機
能は付いているが、板ばねの変位に基いて接触荷重を付
与する構成であるため、荷重均等の点から板ばねを大き
く変位させて接触時における荷重を1ピン当たり数百m
N以上にする必要が生じ、その結果被検査対象物におけ
る電極およびその直下の能動素子や配線に損傷を与える
おそれが生じるという課題を有していた。また従来技術
6においては、緩衝層のみで接触対象の接触端子および
電極の高さばらつきを吸収したり、プロービング時に被
検査対象物を載置した試料台の駆動系から接触端子が受
ける衝撃力を吸収することが困難で、半導体素子等の被
検査対象物へ損傷を与える恐れがあった。以上説明した
ように、何れの従来技術においても、半導体素子等の被
検査対象物の高密度化に伴う狭ピッチ多ピンへのプロー
ビングを、被検査対象物を損傷させることなく、低荷重
で安定して実現しようとする点について、十分考慮され
ていなかった。
【0007】本発明の目的は、上記課題を解決すべく、
半導体素子等の被検査対象物の高密度化に対応可能な狭
ピッチ多ピンへのプロービングを、被検査対象物を損傷
させることなく、低荷重で安定して実現し、しかも高速
電気信号、即ち高周波電気信号の伝送を可能にした接続
装置および検査システムを提供することにある。また本
発明の他の目的は、尖った先端を有する接触端子を被検
査対象物上の電極に、低荷重で、単に押しつけることに
よって、電極材料等のクズを発生させることなく、低抵
抗で安定した接続を実現した接続装置および検査システ
ムを提供することにある。また本発明の他の目的は、尖
った先端を有する接触端子と、引き出し用配線とを別々
に形成して、両者を接続して接触端子付きの引き出し用
配線を形成することにより、製造時の歩留りを向上し、
製造期間を短縮した安価な接続装置および検査システム
を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体素子等の被検査対象物上に配列さ
れた電極と電気的に接触して電気信号の授受を行うため
の接続装置において、前記接続装置を支持する支持部材
と、先端を尖らせた接触端子をプロービング側の領域部
に複数並設し、該各接触端子に電気的につながって周辺
部に引き出される複数の引き出し用配線と該複数の引き
出し用配線に対向するように絶縁層を挾んでグランド層
とを有する多層フィルムと、該多層フィルムにおける前
記領域部の弛みをなくすようにして多層フィルムを取り
付ける押さえ部材と、前記各接触端子の先端を各電極に
接触させるための接触圧を前記支持部材から前記押さえ
部材に対して付与するスプリングプローブ等の接触圧付
与手段とを備えたことを特徴とする接続装置である。ま
た本発明は、半導体素子等の被検査対象物上に配列され
た電極と電気的に接触して電気信号の授受を行うための
接続装置において、前記接続装置を支持する支持部材
と、先端を尖らせた接触端子をプロービング側の領域部
に複数並設し、該各接触端子に電気的につながって周辺
部に引き出される複数の引き出し用配線と該複数の引き
出し用配線に対向するように絶縁層を挾んでグランド層
とを有する多層フィルムと、該多層フィルムにおける前
記領域部の弛みをなくすようにして多層フィルムを取り
付ける押さえ部材と、前記各接触端子の先端を各電極に
接触させるための接触圧を前記支持部材から前記押さえ
部材に対して付与するスプリングプローブ等の接触圧付
与手段と、前記接触端子群の先端面を前記電極群の面に
接触させる際、接触端子群の先端面が電極群の面に倣っ
て平行出しされるように前記押さえ部材を前記支持部材
に対して係合させるコンプライアンス機構とを備えたこ
とを特徴とする接続装置である。
【0009】また本発明は、半導体素子等の被検査対象
物上に配列された電極と電気的に接触して電気信号の授
受を行うための接続装置において、前記接続装置を支持
する支持部材と、先端を尖らせた接触端子をプロービン
グ側の領域部に複数並設し、該各接触端子に電気的につ
ながって周辺部に引き出される複数の引き出し用配線と
該複数の引き出し用配線に対向するように絶縁層を挾ん
でグランド層とを有する多層フィルムと、該多層フィル
ムにおけるプロービング側と反対の裏側に前記領域部を
囲むように固定された枠と、前記多層フィルムにおける
前記領域部の弛みをなくすように該領域部を張り出させ
る部分を有して前記枠を取付ける押さえ部材と、前記各
接触端子の先端を各電極に接触させるための接触圧を前
記支持部材から前記押さえ部材に対して付与するスプリ
ングプローブ等の接触圧付与手段と、前記接触端子群の
先端面を前記電極群の面に接触させる際、接触端子群の
先端面が電極群の面に倣って平行出しされるように前記
押さえ部材を前記支持部材に対して係合させるコンプラ
イアンス機構とを備えたことを特徴とする接続装置であ
る。
【0010】また本発明は、前記接続装置において、多
層フィルムの領域部の裏面と押さえ部材との間に緩衝層
を備えたことを特徴とする。また本発明は、前記接続装
置における多層フィルムにおいて、引き出し用配線と接
触端子との間をはんだ等の金属あるいは金属の熱拡散あ
るいは異方性導電シートにより接続したことを特徴とす
る。また本発明は、前記接続装置における多層フィルム
において、引き出し用配線と接触端子に形成した接続用
配線との間をはんだ等の金属あるいは金属の熱拡散ある
いは異方性導電シートにより接続したことを特徴とす
る。また本発明は、前記接続装置において、支持部材の
プロービング側を配線基板に設置し、該配線基板に形成
された電極と多層フィルムの周辺部に引き出された引き
出し配線とを電気的に接続して構成したことを特徴とす
る。
【0011】また本発明は、被検査対象物を載置して支
持する試料支持系を設け、支持部材と、先端を尖らせた
接触端子をプロービング側の領域部に複数並設し、該各
接触端子に電気的につながって周辺部に引き出される複
数の引き出し用配線と該複数の引き出し用配線に対向す
るように絶縁層を挾んでグランド層とを有する多層フィ
ルムと、該多層フィルムにおける前記領域部の弛みをな
くすようにして多層フィルムを取り付ける押さえ部材
と、前記各接触端子の先端を各電極に接触させるための
接触圧を前記支持部材から前記押さえ部材に対して付与
する接触圧付与手段とを有する接続装置を設置し、該接
続装置の多層フィルムの周辺部に引き出された引き出し
用配線と電気的に接続されたテスタを設け、前記接続装
置の多層フィルムに並設された接触端子の群と被検査対
象物に配列された電極の群とを位置合わせする位置合わ
せ手段を設け、該位置合わせ手段で位置合わせされた接
触端子の群と電極の群とを接触させて前記テスタから被
検査対象物に対して電気信号を授受して検査を行うよう
に構成したことを特徴とする検査システムである。
【0012】また本発明は、被検査対象物を載置して支
持する試料支持系を設け、支持部材と、先端を尖らせた
接触端子をはんだ等の金属あるいは金属の熱拡散あるい
は異方性導電シートを介して電気的に接続してプロービ
ング側の領域部に複数並設し、該各接触端子に前記はん
だ等の金属あるいは金属の熱拡散あるいは異方性導電シ
ートを介して電気的につながって周辺部に引き出される
複数の引き出し用配線と該複数の引き出し用配線に対向
するように絶縁層を挾んでグランド層とを有する多層フ
ィルムと、該多層フィルムにおける前記領域部の弛みを
なくすようにして多層フィルムを取り付ける押さえ部材
と、前記各接触端子の先端を各電極に接触させるための
接触圧を前記支持部材から前記押さえ部材に対して付与
する接触圧付与手段とを有する接続装置を設置し、該接
続装置の多層フィルムの周辺部に引き出された引き出し
用配線と電気的に接続されたテスタを設け、前記接続装
置の多層フィルムに並設された接触端子の群と被検査対
象物に配列された電極の群とを位置合わせする位置合わ
せ手段を設け、該位置合わせ手段で位置合わせされた接
触端子の群と電極の群とを接触させて前記テスタから被
検査対象物に対して電気信号を授受して検査を行うよう
に構成したことを特徴とする検査システムである。
【0013】また本発明は、被検査対象物を載置して支
持する試料支持系を設け、支持部材と、先端を尖らせた
接触端子をプロービング側の領域部に複数並設し、該各
接触端子に電気的につながって周辺部に引き出される複
数の引き出し用配線と該複数の引き出し用配線に対向す
るように絶縁層を挾んでグランド層とを有する多層フィ
ルムと、該多層フィルムにおける前記領域部の弛みをな
くすようにして多層フィルムを取り付ける押さえ部材
と、前記各接触端子の先端を各電極に接触させるための
接触圧を前記支持部材から前記押さえ部材に対して付与
する接触圧付与手段とを有する接続装置を設置し、該接
続装置の多層フィルムの周辺部に引き出された引き出し
用配線と電気的に接続されたテスタを設け、前記接続装
置の多層フィルムに並設された接触端子の群と被検査対
象物に配列された電極の群とを位置合わせする位置合わ
せ手段を設け、前記試料支持系を所望の高さまで上昇さ
せて前記位置合わせ手段で位置合わせされた接触端子の
群と電極の群とを接触させて前記テスタから被検査対象
物に対して電気信号を授受して検査を行うように構成し
たことを特徴とする検査システムである。
【0014】以上説明したように、前記構成によれば、
半導体素子の高密度化に伴う狭ピッチ多ピンへのプロー
ビングを、被検査対象物を損傷させることなく、低荷重
で安定して実現し、しかも高速電気信号、即ち高周波電
気信号(100MHz〜数10GHz程度の高周波数)
の伝送を可能にすることができる。また前記構成によれ
ば、多層フィルムにおける尖った先端を有する接触端子
を並設した領域部の弛みをなくすと共に平行出しするコ
ンプライアンス機構を設けることによって、尖った先端
を有する接触端子の群を被検査対象物上の電極の群に、
1ピン当たり低荷重(3〜50mN程度)で、単に押し
つけることによって、電極材料等のクズを発生させるこ
となく、0.05Ω〜0.1Ω程度の低抵抗で安定した
接続を実現することができる。
【0015】また前記構成によれば、ウエハの状態にお
いて、多数並設された半導体素子(チップ)の内、1個
または多数個の半導体素子について同時に、小さな接触
圧(1ピン当たり3〜50mN程度)で表面に酸化物が
形成されたAlまたははんだ等の電極3と0.05Ω〜
0.1Ω程度の安定した低抵抗値で確実に接続させて、
テスタにより各半導体素子について動作試験を行うこと
ができる。即ち、前記構成によれば、電極の高密度化お
よび狭ピッチ化に対応でき、しかも多数個チップ同時プ
ロービングによる検査を可能にし、高速電気信号(10
0MHz〜数10GHz程度の高周波数)による動作試
験を可能にすることができる。また、前記構成によれ
ば、接触端子と引き出し用配線とを別々に形成して、両
者を接続して接触端子付きの引き出し用配線を形成する
ことにより、製造時の歩留りを向上し、製造期間を短縮
した安価な接続装置および検査システムを実現すること
ができる。
【0016】
【発明の実施の形態】本発明の半導体素子製造方法に係
る接続装置および検査装置の実施の形態について図を用
いて説明する。被検査対象であるLSI用の半導体素子
(チップ)2は、図1に示すようにウエハ1に多数並設
されて形成され、その後切り離されて使用に供される。
図1(a)はLSI用の半導体素子(チップ)2が多数
並設されたウエハ1を示す斜視図であり、図1(b)は
1個の半導体素子(チップ)2を拡大して示した斜視図
である。半導体素子(チップ)2の表面には、周辺に沿
って多数の電極3が配列されている。ところで、半導体
素子は高集積化に伴って上記電極3が高密度化および狭
ピッチ化が更に進む状況にある。電極の狭ピッチ化とし
ては、0.2mm程度以下で、例えば、0.13mm、
0.1mm、それ以下となってきており、電極の高密度
化としては、周辺に沿って、1列から2列へ、更に全面
に配列される傾向となってきている。
【0017】本発明に係る接続装置(プロービング装
置)は、ウエハの状態において、多数並設された半導体
素子(チップ)の内、1個または多数個の半導体素子に
ついて同時に、小さな接触圧(1ピン当たり3〜50m
N程度)で表面に酸化物が形成されたAlまたははんだ
等の電極3と0.05Ω〜0.1Ω程度の安定した低抵
抗値で確実に接続させて、テスタにより各半導体素子に
ついて動作試験を行うものである。即ち、本発明に係る
接続装置(プロービング装置)は、上記電極の高密度化
および狭ピッチ化に対応でき、しかも多数個チップ同時
プロービングによる検査を可能にし、高速電気信号(1
00MHz〜数10GHz程度の高周波数)による動作
試験を可能にするものである。
【0018】図2は、本発明に係る接続装置の第1の実
施の形態の要部を示す図である。本接続装置の第1の実
施の形態は、支持部材(上部固定板)40と、それに固
定され、下部に球面41aを有する支持軸であるセンタ
ーピボット41並びに該センターピボット41を中心に
左右および前後に対称に設置され、上下の変位に対して
常に一定の押付け力を付与する押付け力付与手段である
スプリングプローブ42と、上記センターピボット41
に対してテーパ(傾き)43cにより傾動可能に保持さ
れながら上記スプリングプローブ42により低荷重(1
ピン当たり3〜50mN程度)の押付け力が付与される
(押圧される)押さえ部材(押さえ板)43と、多層フ
ィルム44と、該多層フィルム44に固着した枠45
と、該多層フィルム44と押さえ部材43の間に設けら
れた緩衝層46と、多層フィルム44上に設けられた接
触端子47と、多層フィルム44に設けられ、該接触端
子47から引出された引き出し用配線48と、多層フィ
ルム44に設けられたグランド層49とを有する。上記
押さえ部材43に対する押付け力をスプリングプローブ
42で付与するように構成したのは、スプリングプロー
ブ42の先端の変位に対してほぼ一定の低荷重の押付け
力が得られるようにしたためであり、必ずしもスプリン
グプローブ42を用いる必要はない。支持部材(上部固
定板)40は、配線基板50に搭載される。多層フィル
ム44は、その周縁部が枠45より外側に延長するよう
に形成され、この延長部を、枠45の外側で滑らかに折
り曲げて配線基板50上に固定する。その際、引き出し
用配線48は、配線基板50に設けられている電極50
aに電気的に接続される。この接続は、例えば、配線基
板50の電極50aと接続するために、多層フィルム4
4に、金属めっきで充填されたビア51を設けて、ビア
51と電極50aを直接圧力をかけて接触させるか、異
方性導電シート52あるいは、はんだなどを用いて接続
する。
【0019】配線基板50は、例えば、ポリイミド樹
脂、ガラスエポキシ樹脂等の樹脂材からなり、内部配線
50bおよび接続端子50cを有している。前記電極5
0aは、例えば、内部配線50bの一部に接続されるビ
ア50dで構成される。配線基板50と多層フィルム4
4とは、例えば、多層フィルム44を、多層フィルム押
さえ部材53と配線基板50に挟み込んでねじ54等を
用いて固定される。多層フィルム44は、可撓性があ
り、好ましくは、耐熱性がある樹脂を主体に形成する。
本実施例では、ポリイミド樹脂が用いられる。緩衝層4
6としては、エラストマ(ゴム状弾性を有する高分子材
料)等の弾性を有する物質で構成される。具体的には、
シリコンゴム等が用いられる。また緩衝層46として
は、押さえ部材43を枠45に対して移動可能にシール
してこのシールされた空間に気体を供給するように構成
しても良い。
【0020】また、接触端子47の先端の高さの平坦性
が確保できれば、緩衝層46を省略した構成にしてもよ
い。また接触端子47、引き出し用配線48およびグラ
ンド層49は、導電性材料で構成される。これらの詳細
については、後述する。また、図2では、接触端子47
および引き出し用配線48は、説明の簡単のため、2の
接触端子分のみ示すが、もちろん、実際には、後述する
ように複数個が配置される。
【0021】まず、本発明に係る接続装置(プロービン
グ装置)は、ウエハの状態において、多数並設された半
導体素子(チップ)の内、1個または多数個の半導体素
子について同時に、且つ低荷重(1ピン当たり3〜50
mN程度)で表面に酸化物が形成されたAlまたははん
だ等の電極3と0.05Ω〜0.1Ω程度の安定した低
抵抗値で確実に接続させることにある。これによって、
従来技術のようにスクライブ動作をさせる必要がなく、
スクライブ動作による電極材料のくずを発生を防止する
ことができる。即ち、多層フィルム44において、電極
3の配列に対応するように並設された接触端子47の先
端を尖せると共に、枠45で支持された周辺部44bに
対して、この周辺部44b内の上記接触端子47を並設
した領域部44aを、押さえ部材43の下側に形成され
た突出部43aにおける高精度の平坦度が確保された下
面43bに倣って緩衝層46を挾んで張り出させて多層
フィルム自身の弛みをなくし、この張り出された領域部
44aに並設された接触端子47の尖った先端を、Al
またははんだ等の電極(被接触材)3に垂直に低荷重
(1ピン当たり3〜50mN程度)でプロービングする
ことによって、電極(被接触材)3の表面に形成された
酸化物を容易につき破ってその下面の電極の金属導体材
料に接触させて0.05Ω〜0.1Ω程度の安定した低
抵抗値で良好な接触を確保することができる。特に、枠
45で支持された周辺部44bに対して、この周辺部4
4b内の多数の接触端子47を並設した領域部44a
を、押さえ部材43の下側に形成された突出部43aに
おける高精度の平坦度が確保された下面43bに倣って
緩衝層46を挾んで張り出させることによって多層フィ
ルム自身の弛みをなくして、多数の接触端子47の先端
の平坦度を突出部43aの下面43bの平坦度に合わせ
て高精度を確保することにある。なお、領域部44aに
おける張り出し量は、押さえ部材(押さえ板)43にセ
ンターピボット41を中心に左右および前後に締着され
て調整可能なねじ57の押さえ部材43の下面からの突
出し量によって定まることになる。即ち、押さえ部材4
3に突出し量を定めて取り付けられたねじ57の下端
が、多層フィルム44における領域部44aの周辺部4
4bを接着固定した枠45の上面に接触するまで、セン
ターピボット41を中心に左右および前後に設けられて
押さえ部材に形成された穴に挿入されたねじ56を枠4
5に対して締め付けることによって押さえ部材43の突
出部43aを下降させて緩衝層46を介して多数の接触
端子47が並設された領域部44aを張り出すことによ
って多層フィルム自身のたるみがなくなることになる。
これによって、多数の接触端子47に亘った接触端子の
尖った先端の平坦度を±2μm程度以下の高精度に確保
することができる。
【0022】また1個または多数個の半導体素子につい
ての電極(被接触材)3の面(被接触材面)3aと該電
極に対応する多数の接触端子47との平行出しを、図3
に少し誇張して示すように、押さえ部材(押さえ板)4
3をセンターピボット41で傾動可能に支持すると共に
センターピボット41を中心に左右および前後に対称に
設置されたスプリングプローブ42によって押さえ部材
43の上下の変位に対して常に一定の押付け力を付与す
ることによって実現することにある。即ち、センターピ
ボット(押さえ部材支持軸)41と押さえ部材43との
間の係り合いの関係および対称に設置されたスプリング
プローブ42によって1ピン当たり低荷重のコンプライ
アンス機構が形成され、このコンプライアンス機構によ
って多数の接触端子47の先端が1個または多数個の半
導体素子についての電極(被接触材)3の面(被接触材
面)3aに追従して倣って平行出しが行われる。センタ
ーピボット(押さえ部材支持軸)41は、図2に示すよ
うに、押さえ部材43の中心に位置し、押さえ部材43
の上部に取り付けられたテーパ(傾き)43cとセンタ
ーピボットの下部球面41aとの傾動可能な接触状態を
利用して、初期状態ではスプリングプローブ42による
押付け力のバランスによって初期に規定した一定位置に
位置付けする。次に、センターピボット(押さえ部材支
持軸)41と押さえ部材43との間およびスプリングプ
ローブ42によってコンプライアンス機構が形成されて
いるため、図3に示すように、接触端子47の尖った先
端を被接触材(電極)3に接触し始めた時点で、センタ
ーピボット41の軸を中心軸として、押さえ部材のテー
パ(傾き)43cがセンターピボットの下部球面41a
の一部を擦り、その後センターピボットの下部球面41
aと押さえ部材のテーパ(傾き)43cとが離れ、押さ
え部材43が自由に被接触材(電極)3の全体の面3a
に追従するように倣って傾動され、多数の接触端子の尖
った先端を結んだ面と被接触材(電極)3の全体の面3
aとの間において平行出しが行われると共に個々の接触
端子の先端の高さの±2μm程度以下のバラツキを緩衝
層46の局部的な変形によって吸収して半導体ウエハ1
上に配列された各被接触材(電極)3の高さの±0.5
μm程度のバラツキに倣って均一な食い込みによる接触
が行われ、低荷重(1ピン当たり3〜50mN程度)で
均一なプロービングを実現することができる。
【0023】以上説明したように、多層フィルム44に
おける接触端子47を並設した領域部44aについての
押さえ部材43の突出部43aによる緩衝層46を介し
ての張り出しと、押さえ部材43をセンターピボット4
1に対して傾動可能に支持することによって多数の接触
端子の尖った先端を結んだ面と被接触材(電極)3の全
体の面3aとの間において平行出しとを行うことによっ
て、多数個チップ同時に、且つ低荷重(1ピン当たり3
〜50mN程度)で均一なプロービングを0.05Ω〜
0.1Ω程度の安定した低抵抗値で実現することができ
る。当然、1チップにおいても、同様なプロービングを
実現することができる。また、多層フィルム44におい
て、図4に示す如く、各接触端子47につながった引き
出し用配線48に対して絶縁膜66(74)を挾んで対
向するグランド層49を設置し、絶縁膜66(74)の
誘電率εrおよび厚さ(引き出し用配線48とグランド
層49との間の間隙)h並びに引き出し用配線48の幅
wを適切な値にして、引き出し用配線48のインピーダ
ンスZ0を50ohm程度にすることによってテスタの
回路とのマッチングをとることが可能となり、その結果
引き出し用配線48を伝送する電気信号の乱れ、減衰を
防止して、半導体素子に対してテスタによる高周波数
(100MHz〜数10GHz程度)まで対応できる高
速電気信号による電気特性検査を実現することが可能と
なる。
【0024】以上説明したように、多層フィルム44に
おいて、各接触端子47につながった引き出し用配線4
8に対して絶縁膜66(74)を挾んで対向するグラン
ド層49を設置してインピーダンスをテスタの回路との
マッチングがとれる50ohm程度にすることができ、
それ以外のプローブ(接触端子)の長さを接触端子部分
(0.05〜0.5mm程度)47のみとなり、によっ
てテスタの回路とのマッチングをとることが可能とな
り、高速電気信号の乱れを少なくして、半導体素子に対
する高速電気信号による電気特性検査を実現することが
可能となる。図5は、本発明に係る接続装置の第2の実
施の形態の要部を示す図である。本接続装置の第2の実
施の形態は、多層フィルム44の端を配線基板50の下
面に位置させて引き出し用配線48の端に上側に出るよ
うに金属めっきで充填して接続したビア51と配線基板
50の下側に形成された電極50aとを直接圧力をかけ
て接触させるか、異方性導電シート52あるいは、はん
だなどを用いて接続する。即ち、本第2の実施の形態で
は、多層フィルム44における引き出し用配線48の端
をビア51によって上面に形成し、配線基板50の下面
に設けられた電極50aと接続する。これ以外の構成
は、図2に示す第1の実施の形態と同様である。
【0025】図6は、本発明に係る接続装置の第3の実
施の形態の要部を示す図である。本接続装置の第3の実
施の形態は、図2で用いるセンターピボット41に変え
て、押さえ部材43をノックピン55を介して僅か傾動
可能に保持する構成した。即ち、押さえ部材43の中心
を対称にして左右および前後に設けられた4本のノック
ピン55を、支持部材40に形成された上方に拡がった
テーパ穴58に挿入して押さえ部材43に締着する。こ
れ以外の構成は、図2に示す第1の実施の形態と同様で
ある。即ち、1個または多数個の半導体素子についての
電極(被接触材)3の面(被接触材面)3aと該電極に
対応する多数の接触端子47との平行出しを、図7に少
し誇張して示すように、押さえ部材43に取り付けられ
た各ノックピン55を支持部材40に形成された上方に
拡がったテーパ穴58の下部に傾動可能に支持すると共
に押さえ部材43の中心に対して左右および前後に対称
に設置されたスプリングプローブ42によって押さえ部
材43の上下の変位に対して常に一定の低荷重(1ピン
当たり3〜50mN程度)の押付け力を付与することに
よって実現することにある。即ち、押さえ部材43に取
り付けられた各ノックピン55と支持部材(上部固定
板)40に形成された上方に拡がったテーパ穴58との
間の係りあいの関係および対称に設置されたスプリング
プローブ42によって1ピン当たり低荷重のコンプライ
アンス機構が形成され、このコンプライアンス機構によ
って多数の接触端子47の先端が1個または多数個の半
導体素子についての電極(被接触材)3の面(被接触材
面)3aに追従して倣って平行出しが行われる。まず、
図6に示す如く、スプリングプローブ42による押さえ
部材43への押付け力によって押さえ部材43に取り付
けられた各ノックピン55の頭が支持部材40の上面に
当接した状態で位置付けされる。次に、押さえ部材43
に取り付けられた各ノックピン55と支持部材40に形
成されたテーパ穴58との間およびスプリングプローブ
42によってコンプライアンス機構が形成されているた
め、図7に示すように、各スプリングプローブ42によ
る押さえ部材43への均等な押付け力によって各ノック
ピン55がテーパ穴58を滑ったり、傾動することによ
って押さえ部材43が自由に被接触材(電極)3の全体
の面3aに追従するように倣って傾動され、多数の接触
端子の尖った先端を結んだ面と被接触材(電極)3の全
体の面3aとの間において平行出しが行われると共に個
々の接触端子の先端の高さの±2μm程度以下のバラツ
キを緩衝層46の局部的な変形によって吸収して半導体
ウエハ1上に配列された各被接触材(電極)3の高さの
±0.5μm程度のバラツキに倣って均一な食い込みに
よる接触が行われ、低荷重(1ピン当たり3〜50mN
程度)で均一なプロービングを実現することができる。
【0026】図8は、本発明に係る接続装置の第4の実
施の形態の要部を示す図である。本接続装置の第4の実
施の形態は、多層フィルム44の端を配線基板50の下
面に位置させて引き出し用配線48の端に上側に出るよ
うに金属めっきで充填して接続したビア51と配線基板
50の下側に形成された電極50aとを直接圧力をかけ
て接触させるか、異方性導電シート52あるいは、はん
だなどを用いて接続する。即ち、本第4の実施の形態で
は、多層フィルム44における引き出し用配線48の端
をビア51によって上面に形成し、配線基板50の下面
に設けられた電極50aと接続する。これ以外の構成
は、図6に示す第3の実施の形態と同様である。図9
は、本発明に係る接続装置の第5の実施の形態の要部を
示す図である。本接続装置の第5の実施の形態は、多層
フィルム44における接触端子47と引き出し用配線4
8とを接続する構成部分が異なる他は、上記図2、図
5、図6および図8に示す接続装置の実施の形態と同様
に構成される。すなわち、本第5の実施の形態では、図
9に示すように、被検査対象の電極3が配列された領域
のみに対応するようにポリイミド膜61を設け、該ポリ
イミド膜61に電極3に対応するように多数の接触端子
47を並設し、各接触端子47に接続してポリイミド膜
61上に形成した電極62を、引き出し用配線48を形
成したポリイミド膜65の電極69に異方性導電シート
70を介して接続させ、ポリイミド膜65、異方性導電
シート70およびポリイミド膜61を接合一体化するこ
とによって、接続端子47を形成した多層フィルム44
を構成する。なお、この多層フィルム44として、例え
ば、ポリイミド膜65、引き出し用配線48、中間ポリ
イミド膜66、グランド層49およびポリイミド保護膜
68からなる配線用フィルムをあらかじめ形成すればよ
い。
【0027】図10は、本発明に係る接続装置の第6の
実施の形態の要部を示す図である。本接続装置の第6の
実施の形態は、多層フィルム44における接触端子47
と引き出し用配線48とを接続する構成部分が異なる他
は、上記図2、図5、図6および図8に示す接続装置の
実施の形態と同様に構成される。すなわち、本第6の実
施の形態では、図10に示すように、被検査対象の接触
端子47を、引き出し用配線48を形成したポリイミド
膜65の電極69に異方性導電性シート70を介して接
続させることにより、接続端子47を形成した多層フィ
ルム44を構成する。なお、この多層フィルム44とし
て、例えば、ポリイミド膜65、引き出し用配線48、
中間ポリイミド膜66、グランド層49およびポリイミ
ド保護膜68からなる配線用フィルムをあらかじめ形成
すればよい。
【0028】図19(a)は、本発明に係る接続装置の
第7の実施の形態の要部を示す図である。本接続装置の
第7の実施の形態は、多層フィルム44における接触端
子47と引き出し用配線48とを接続する構成部分が異
なる他は、上記図2、図5、図6および図8に示す接続
装置の実施の形態と同様に構成される。すなわち、本第
7の実施の形態では、図19(a)に示すように、被検
査対象の電極3に対応するように、図17(b)で後述
するシリコンウエハの型材80に多数の接触端子47を
並設し、各接触端子47と一体形成した電極200を、
引き出し用配線48を形成したポリイミド膜65の電極
69にはんだ201を介して接続させ、ポリイミド膜6
5、はんだ201および電極200を接合一体化するこ
とによって、接続端子47を形成した多層フィルム44
を構成する。なお、この多層フィルム44として、例え
ば、ポリイミド膜65、引き出し用配線48、中間ポリ
イミド膜66、グランド層49およびポリイミド保護膜
68からなる配線用フィルムをあらかじめ形成すればよ
い。また、接触端子47と一体形成した電極200とポ
リイミド膜65の電極69を樹脂202で覆って、保護
膜として形成する。樹脂202としては、例えば、エポ
キシ系あるいはアクリル系の熱硬化性樹脂あるいは熱可
塑性樹脂を使用する。前記保護膜用の樹脂202の形成
方法は、例えば、ポリイミド膜65の電極69と接続端
子47の電極200をはんだ接合した後、ポリイミド膜
65とシリコンウエハの型材80との間隙に樹脂202
をディスペンサで注入した後、加熱硬化することにより
形成するか、あるいは、はんだ201を形成した多層フ
ィルム44と、接続端子47を形成したシリコンウエハ
の型材80との間に樹脂202を挟み込んで加圧加熱し
て、電極69と電極200の間をはんだ201で接続す
ることにより樹脂202の層を形成すればよい。はんだ
としては、例えば、錫鉛の共晶はんだあるいは錫銀のは
んだを用いる。なお、樹脂202を省略することも可能
である。
【0029】図19(b)は、本発明に係る接続装置の
第8の実施の形態の要部を示す図である。本接続装置の
第8の実施の形態は、多層フィルム44における接触端
子47と引き出し用配線48とを接続する構成部分が異
なる他は、上記図2、図5、図6および図8に示す接続
装置の実施の形態と同様に構成される。すなわち、本第
8の実施の形態では、図19(b)に示すように、被検
査対象の接触端子47を、引き出し用配線48を形成し
たポリイミド膜65の電極69にはんだ201を介して
接続させることにより、接続端子47を形成した多層フ
ィルム44を構成する。なお、この多層フィルム44と
して、例えば、ポリイミド膜65、引き出し用配線4
8、中間ポリイミド膜66、グランド層49およびポリ
イミド保護膜68からなる配線用フィルムをあらかじめ
形成すればよい。また、接触端子47とポリイミド膜6
5の電極69を樹脂202で覆って、保護膜として形成
する。樹脂202としては、例えば、エポキシ系あるい
はアクリル系の熱硬化性樹脂あるいは熱可塑性樹脂を使
用する。はんだとしては、例えば、錫鉛の共晶はんだあ
るいは錫銀のはんだを用いる。なお、樹脂202を省略
することも可能である。
【0030】図20(a)は、本発明に係る接続装置の
第9の実施の形態の要部を示す図である。本接続装置の
第9の実施の形態は、多層フィルム44における接触端
子47と引き出し用配線48とを接続する構成部分が異
なる他は、上記図2、図5、図6および図8に示す接続
装置の実施の形態と同様に構成される。すなわち、本第
9の実施の形態では、図20(a)に示すように、被検
査対象の電極3に対応するように、図17(b)で後述
するシリコンウエハの型材80に多数の接触端子47を
並設し、各接触端子47と一体形成した電極200を、
引き出し用配線48を形成したポリイミド膜65に形成
したはんだビア電極203に接続させ、ポリイミド膜6
5、はんだビア電極203および電極200を接合一体
化することによって、接続端子47を形成した多層フィ
ルム44を構成する。なお、この多層フィルム44の構
成および保護膜用の樹脂202は、前記第7の実施の形
態と同様である。はんだビア電極203は、引き出し用
配線48にはんだめっきを形成する。
【0031】図20(b)は、本発明に係る接続装置の
第10の実施の形態の要部を示す図である。本接続装置
の第10の実施の形態は、多層フィルム44における接
触端子47と引き出し用配線48とを接続する部分が、
接触端子47の真上で接続することが異なる他は、図2
0(a)における第9の形態と同じであり、上記図2、
図5、図6および図8に示す接続装置の実施の形態と同
様に構成される。図21(a)は、本発明に係る接続装
置の第11の実施の形態の要部を示す図である。本接続
装置の第11の実施の形態は、多層フィルム44におけ
る接触端子47と引き出し用配線48とを接続する構成
部分が異なる他は、上記図2、図5、図6および図8に
示す接続装置の実施の形態と同様に構成される。すなわ
ち、本第11の実施の形態では、図21(a)に示すよ
うに、被検査対象の電極3に対応するように、図17
(b)で後述するシリコンウエハの型材80に多数の接
触端子47を並設し、各接触端子47と一体形成した電
極200の表面に形成した錫めっき204と、引き出し
用配線48を形成したポリイミド膜65の電極69に形
成した金めっき205とを熱拡散し、錫金の合金を形成
することにより接続させ、ポリイミド膜65、電極69
および電極200を接合一体化することによって、接続
端子47を形成した多層フィルム44を構成する。な
お、この多層フィルム44として、例えば、ポリイミド
膜65、引き出し用配線48、中間ポリイミド膜66、
グランド層49およびポリイミド保護膜68からなる配
線用フィルムをあらかじめ形成すればよい。
【0032】なお、前記の錫めっき204を金めっきと
して、前記の金めっき205を錫めっきとして、互いに
材料を置き換えることにより、熱拡散により錫金の合金
を形成して接合してもよい。図21(b)は、本発明に
係る接続装置の第12の実施の形態の要部を示す図であ
る。本接続装置の第12の実施の形態は、多層フィルム
44における接触端子47と引き出し用配線48とを接
続する部分が接触端子47の真上で接続することが異な
る他は、図21(a)における第11の形態と同様であ
り、上記図2、図5、図6および図8に示す接続装置の
実施の形態と同様に構成される。上述した第1〜第12
の実施の形態は、接触端子47を、導電性材料で構成し
ている。そのため、この部分が多層フィルム(配線用フ
ィルム)44よりも硬くなるため、測定対象物の電極に
当接させた際に、接触がより良好となる。
【0033】これらの接続装置における接触端子の配置
および引き出し用配線の配線パターンは、被検査対象
物、例えば、半導体集積回路の電極パターンに対応して
種々構成される。図11および図12に、それらの第1
および第2の実施例を示す。図11(a)は、本発明に
係る接続装置における接触端子の配置および引き出し用
配線の第1の実施例を示す平面図である。図11(b)
は、その配線が設けられている多層フィルムを折り曲げ
た状態を示す斜視図である。また、図12(a)は、本
発明に係る接続装置における接触端子の配置および引き
出し用配線の他の例を示す平面図である。図12(b)
は、その配線が設けられている多層フィルム44を折り
曲げた状態を示す斜視図である。なお、これらの図にお
いて、接触端子および引き出し配線は、図示および説明
の簡単のため、数を少なくし、また、密度を低くして表
示してある。実際には、さらに、多数の接触端子を設け
ることができ、また、高密度で配置できることはいうま
でもない。
【0034】図11(a)、(b)、および図12
(a)、(b)に示すように、接続装置は、例えば、ポ
リイミド膜で構成される多層フィルム44上に、被検査
対象の電極3に対応する位置に配置された接触端子47
と、これらの接触端子47に一端が接続され、他端が多
層フィルム44の周縁部に設けられるビア51まで引き
回される引き出し用配線48とが設けられる。引き出し
用配線48は、種々の態様で配線できる。例えば、各配
線を一方向に引き出して配線したり、放射状に配線した
りすることができる。具体的にいえば、図12(a)お
よび(b)に示す第1の実施例は、多層フィルム44を
四角形状に形成し、四角形の各辺に設けられるビア51
まで引き出し用配線48が設けられる。また、図11
(a)および(b)に示す第2の実施例は、多層フィル
ム44を長方形状に形成し、両端部にビア51を配置し
てある。
【0035】次に、まずこれらの接続装置を製造するた
めの方法についてその概要を説明する。検査装置本体へ
電気信号を伝送するための接続装置における配線の引き
出し方法として、例えば、被検査対象がウエハに形成さ
れたLSI表面の電極である場合は、次のように行う。
まず、図11(a)または図12(a)に示したよう
に、該LSI形成ウエハの領域101よりもひと回り大
きなシリコンウエハなどの接触端子形成用型材102を
用いて、該LSI形成ウエハと同じ領域101に、接触
端子47を形成するための穴を、二酸化シリコンをマス
クとして、シリコンウエハを異方性エッチングにより形
成して型を製作する。そして、この型を用いて、接触端
子47を構成するための突起を設ける。さらに、接触端
子形成用型材102の表面に、ポリイミド膜および、引
き出し用配線48を形成して多層フィルム44を形成す
る。また、必要に応じて、多層フィルム44に、図11
(a)に示したように、切れ目103を入れる。そし
て、多層フィルム44を、図11(b)あるいは図12
(b)に示すように、該LSI形成ウエハの検査領域1
01に対応する、接触端子47を形成した領域を、多層
フィルム44の裏面に枠45を固着して、多角形で囲う
ように折り曲げる。さらに、図2、図5、図6および図
8に示すように、該枠付きの多層フィルム44と押さえ
部材43の間に、緩衝層46を挾みこみ、一体的に取り
付けてから接触端子形成用型材102を除去した後、上
部固定基板40および配線基板50に載置し、該配線基
板50の電極50aに、引き出し用配線48のビア51
を導電シート52あるいははんだで多層フィルム押さえ
部材53を配線基板50にねじ54で接続する。
【0036】なお、上記実施例では、被検査対象がウエ
ハに形成された全部の半導体素子の電極を一括して接触
する場合を示したが、本発明は、これに限られない。例
えば、半導体素子を個別に、あるいは任意の個数の半導
体素子を同時に検査するための接続装置として、多層フ
ィルムをウエハサイズよりも小さな領域で製造してもよ
いことはいうまでもない。
【0037】次に、本発明に係る接続装置の第1の実施
の形態における接触端子部分の構造およびその製造方法
について説明する。図13に示す接触端子部分は、多層
フィルム44として下層にポリイミド膜71を有し、か
つ、突起を構成するためのバンプ72と、その先端部に
被着されためっき膜73とで構成される。また、ポリイ
ミド膜71の一方の面(基板対向面)に、引き出し用配
線48、ポリイミド膜74、グランド層49およびポリ
イミド保護膜75を構成する。引き出し用配線48が、
その一端を前記バンプ72に接触させて設けられてい
る。接触端子47は、例えば、先端が角錐形状に尖った
バンプ72と該パンプ72の先端の表面に形成されため
っき膜73とによって形成される。バンプ72は、硬度
が高く、且つめっきをしやすいニッケル等で形成され
る。めっき膜73は、ニッケル膜より更に硬く、ロジウ
ムで構成される。めっき膜73として、ロジウムを用い
る理由は、ロジウム膜の硬度がニッケル膜より大きいこ
とによる。
【0038】図13には、本発明に係る接続装置の第1
の実施の形態における接触端子部分における代表的な寸
法を示す。即ち、半導体素子における電極の狭ピッチで
ある0.2mm以下の例えば0.13mmまたは0.1
mmに対応できるように、グランド層49およびポリイ
ミド保護膜75の厚さを約5μm、ポリイミド膜74の
厚さを約50μm、ポリイミド膜71の厚さを約20μ
m、接触端子47の先端部の高さを約28μm、該先端
部の底面の幅を約40μmとする。本第1の実施の形態
では、底面の一辺が例えば10〜60μmの四角錐形状
で先端が尖った接触端子47で構成される。この四角錐
は、型材について、フォトリソグラフィによりパターニ
ングされるので、位置および大きさが高精度に決められ
る。また、異方性エッチングにより形成されるので、形
状がシャープに形成できる。特に、先端を、尖った形状
とすることができる。これらの特徴は、他の実施の形態
においても共通する。本実施の形態によれば、半導体素
子における電極のピッチが0.1mmより狭くなってい
って10〜20μm程度まで、対応させる接触端子47
を容易に形成することが可能となる。即ち、接触端子4
7の底面の1辺を5μm程度まで容易に形成することが
できる。また多層フィルムの状態において、接触端子4
7を形成した際接触端子47の高さの精度として、±2
μm以内の精度を達成でき、その結果これら多数の接触
端子47を並設した領域部44aを押さえ部材(押さえ
板)43を用いて緩衝層46を挾んで張り出して多層フ
ィルム自身の弛みをなくした際も、接触端子47の高さ
の精度としてほぼ±2μm以内の精度を得ることがで
き、低荷重(1ピン当たり3〜50mN程度)で安定し
て半導体素子に配列した電極3とプロービングをするこ
とが可能となる。
【0039】また接触端子47の先端を尖った形状とす
るのは、次の理由からである。即ち、被検査対象の電極
3がアルミニウム等の場合、表面に酸化膜が形成されて
いて、接触時の抵抗が不安定となる。このような電極3
に対して、接触時の抵抗値の変動が0.5Ω以下の安定
した抵抗値を得るためには、接触端子47の先端部が、
電極3の表面の酸化膜をつき破って、良好な接触を確保
する必要がある。そのためには、例えば、従来技術に記
載されているように、接触端子の先端が半円形の場合、
1ピン当たり300mN以上の接触圧で、各接触端子を
電極に擦りつける必要がある。一方、接触端子の先端部
が、直径10μm〜30μmの範囲の平坦部を有する形
状の場合には、1ピン当たり100mN以上の接触圧
で、各接触端子を電極に擦りつける必要がある。そのた
め、酸化膜を含めて電極材料のくずが発生することにな
り、配線間のショートおよび異物発生の原因となると共
に接触圧100mNが100mN以上と大きいことによ
り、電極またはその直下にある素子を損傷させることに
なる。
【0040】一方、本発明に係る先端が尖った接触端子
47を用いた場合には、1ピン当たり3〜50mN程度
以上の接触圧があれば、電極3に擦り突けることなく、
単に押圧するだけで、0.5Ω以下の安定した接触抵抗
で、通電を行うことができる。その結果、低針圧で電極
に接触すればよいため、電極、または、その直下にある
素子に損傷を与えることが防止できる。また、全接触端
子にピン圧をかけるために必要な力を小さくすることが
できる。その結果、この接続装置を用いる試験装置にお
けるプローバ駆動装置の耐荷重を軽減し、製造コストを
低減することができる。なお、もし1ピン当たり100
mN以上の荷重をかけることができる場合には、例え
ば、底面の一辺が40μm程度の四角錐台の突起であっ
て、先端部の一辺を30μmより小さくするならば、点
のように尖っていなくともよい。ただし、上述した理由
から、可能な限り先端部の面積を5μm以下と小さくし
て尖らせることが必要となる。また、先端を尖らせた接
触端子47を用いることによって、電極3に擦り突ける
ことなく、低い押圧力(1ピン当たり3〜50mN)で
接触すれば良いため、電極材料のくずが発生することを
防止することができる。この結果、プロービング後に、
電極材料のくずを取り除くための洗浄工程が不要とな
り、製造コストを低減することができる。
【0041】次に、図2、図5、図6および図8に示す
接続装置(プロービング装置)を形成するための製造プ
ロセスについて、図14および図15を参照して説明す
る。図14および図15は、図2に示す接続装置を形成
するための製造プロセスのうち、特に、型材であるシリ
コンウエハ80に異方性エッチングで形成した四角錐の
穴を用いて、四角錐の接触端子先端部を形成した薄膜の
押圧状態を、センターピボット31を介して、緩衝層3
6とスプリングプローブ32により自在に調整可能な接
続装置を組み上げるための製造プロセスを工程順に示し
たものである。
【0042】まず図14(a)に示す工程が実行され
る。この工程は、厚さ0.2〜0.6mmのシリコンウ
エハ80の(100)面の両面に熱酸化により二酸化シ
リコン膜81を0.5μm程度形成し、次にホトレジス
トマスクにより二酸化シリコン膜81をエッチングし、
次に該二酸化シリコン膜81をマスクとして、シリコン
ウエハ80を異方性エッチングして、(111)面に囲
まれた四角錐のエッチング穴80aを形成するものであ
る。即ち、二酸化シリコン膜81をマスクとして、異方
性エッチングにより(111)面に囲まれた四角錐のエ
ッチング穴80aが形成されることになる。
【0043】次に、図14(b)に示す工程が実行され
る。この工程は、異方性エッチングしたシリコンウエハ
80の(111)面を、ウェット酸素中での熱酸化によ
り、二酸化シリコン膜82を、0.5μm程度形成し、
次にその表面に導電性被覆83を形成し、次に上記導電
性被覆83の表面に、多層フィルムとなるポリイミド膜
84(71)を膜状に形成し、ついで、接触端子47を
形成すべき位置にあるポリイミド膜84(71)を、上
記導電性被覆83の表面に至るまで除去した後、該ポリ
イミド膜84の開口部に露出した導電性被覆83に、該
導電性被覆83を電極として、ニッケルのような硬度の
高い材料を主成分として電気めっきして、接触端子とす
るバンプ85(72)を形成するものである。電気めっ
きして接触端子47とするバンプ85(72)を形成で
きる材料としては、ニッケル以外にCuがあるが、硬度
がやわらかく単独では使用不可能である。次に、図14
(c)に示す工程が実行される。この工程は、上記ポリ
イミド膜84およびバンプ85(72)の表面に、銅
を、スパッタリング法あるいは蒸着法により成膜するこ
とにより、厚さ1μm程度の導電膜を形成して、その表
面に配線形成用のホトレジストマスクにより、引き出し
用配線48を形成し、次に上記ポリイミド膜84の表面
に、更に中間ポリイミド膜86(74)を形成し、次に
その表面にグランド層49を形成し、更にその表面に保
護用のポリイミド膜87(75)を形成するものであ
る。
【0044】次に、図14(d)に示す工程が実行され
る。この工程は、上記保護用のポリイミド膜87(7
5)の表面に、枠45を位置合わせして接着固定し、次
にシリコーン系のコーティング材を緩衝層46として枠
45の中に供給するものである。本実施例では、例え
ば、厚さが0.5〜3mmで、硬さ(JISA)が15
〜70程度のシリコンコーティング材をエラストマとし
て用いている。しかし、エラストマは、これに限定され
ない。また、エラストマは、シ−ト状のエラストマを使
用してもよいし、エラストマ自体を使用しなくてもよ
い。緩衝層46の役目としては、多数の接触端子47の
先端が半導体ウエハ1に配列された電極3に接触する際
の全体としての衝撃を緩和すると共に、個々の接触端子
47の先端の高さの±2μm程度以下のバラツキを局部
的な変形によって吸収して半導体ウエハ1上に配列され
た各被接触材(電極)3の高さの±0.5μm程度のバ
ラツキに倣って均一な食い込みによる接触を行わせるた
めである。特に本発明に係る実施の形態では、1ピン当
たり低荷重であるため、全体としての衝撃の緩和の役目
は小さい。従って、接触端子47の先端の高さのバラツ
キが±0.5μm程度以下に形成できれば、緩衝層46
は必ずしも必要としない。接触端子47の先端の高さの
バラツキを±0.5μm程度以下にする方法としては、
例えば、平坦度が確保された例えばシリコン基板に多層
フィルム44に形成された接触端子の群を一括して均一
に押しつけることによって得ることができる。
【0045】次に、図14(e)に示す工程が実行され
る。この工程は、上記枠45に押さえ部材43をねじ5
6によりねじ止めするものである。次に、図15(a)
に示す工程が実行される。この工程は、型材であるシリ
コンウエハ80をエッチングするためのステンレス製の
固定治具88に、前記押さえ部材43を枠45にねじ止
めした多層フィルム44を形成したシリコンウエハ80
を、Oリング89を介してステンレス製のふた90との
間に装着するものである。次に、図15(b)に示す工
程が実行される。この工程は、シリコンウエハ80およ
び導電性被覆83をエッチング除去するものである。
【0046】次に、図15(c)に示す工程が実行され
る。この工程は、上記ふた90、Oリング89および固
定治具88から、押さえ部材43を枠45にねじ止めし
た多層フィルムを取り外し、次にロジウムめっき91
(73)を施し、多層フィルムの保護用のポリイミド膜
87(75)の周辺に多層フィルム押さえ部材53を位
置合わせして接着するものである。接触端子47を構成
するニッケル等で形成されたバンプ85(72)の表面
にロジウムめっき91(73)を施す理由は、電極3の
材料であるはんだやAl等が付きにくく、バンプ85
(72)の材料(ニッケル)より硬度が高く、酸化され
にくく接触抵抗が安定で、めっきがしやすいためであ
る。次に、図15(d)に示す工程が実行される。この
工程は、多層フィルムを設計外形に切り取り、次に枠4
5と押さえ部材(押さえ板)43との間隔をねじ57に
より調整し、ねじ56によるねじ締めによりねじ57の
先端が枠45の上面に当接するように押さえ部材43を
枠45に対して進めて緩衝層46を介して多層フィルム
44における接触端子47を並設した領域部44aを押
さえ部材43で押すことにより、多層フィルムを適度に
張って多層フィルム自身の弛みをなくして多数の接触端
子に亘る該接触端子の先端の平坦度を±2μm程度以下
の高精度を確保するものである。
【0047】次に、組み付け工程が実行されて薄膜プロ
ーブカードからなる接続装置(プロービング装置)が完
成する。即ち、図2に示したように、配線基板50に多
層フィルム44を取り付ける。次にセンターピボット4
1の下部球面41aをテーパ(傾き)43cに係るよう
にした状態でテーパ(傾き)43cを押さえ部材43の
上面に取り付ける。次にスプリングプローブ42が取り
付けられた支持部材(上部固定板)40にセンターピボ
ット41を取り付けると共に支持部材40の周辺部に多
層フィルム44を取り付けた配線基板50を取り付けて
薄膜プローブカードを構成する。なお、図5に示す接続
装置(プロービング装置)を組み立てる場合は、まず、
センターピボット41を押さえ部材43に取り付けた
後、配線基板50に多層フィルム44を取り付ければよ
い。
【0048】図6あるいは図8の薄膜プローブカードを
製造する場合は、センターピボット41に代えて、ノッ
クピン55を押さえ部材43に取り付ける以外は、図1
4および図15に示す工程と同様な工程で薄膜プローブ
カードを製造すればよい。
【0049】なお、図15(a)(b)に示すシリコン
ウエハ80のエッチング除去は、図14(c)に示す枠
45を接着固定する前の段階で実施してもよいし、ある
いは、図14(d)に示す押さえ部材43を取り付ける
前の段階(図14(c)に示す枠45のみを接着固定し
た段階)で実施してもよい。なお、緩衝層46がなくて
も、接触端子47の先端高さの平坦性が確保できる場合
には、該緩衝層46を省略し、枠45および押さえ部材
43を一体化した押さえ板210を用いることができ
る。
【0050】図22には、緩衝層46を省略し、上記押
さえ板210を用いた製造プロセスの一実施例を示し
た。上記押さえ板210を用いた製造プロセスは、図1
4(c)に示した製造プロセスを実施した後、図22
(a)に示す工程が実施される。この工程は、上記保護
用のポリイミド膜87(75)の表面に、押さえ板21
0および周辺に多層フィルム押さえ部材53を位置合わ
せして接着固定するものである。次に、図22(b)に
示す工程が実行される。この工程は、型材であるシリコ
ンウエハ80をエッチングするためのステンレス製の固
定治具88に、前記押さえ板210を固着した多層フィ
ルム44を形成したシリコンウエハ80を、Oリング8
9を介してステンレス製のふた90との間に装着するも
のである。次に、図22(c)に示す工程が実行され
る。この工程は、シリコンウエハ80および導電性被覆
83をエッチング除去するものである。
【0051】次に、図22(d)に示す工程が実行され
る。この工程は、上記ふた90、Oリング89および固
定治具88から、押さえ板210および多層フィルム押
さえ部材53を固着した多層フィルムを取り外し、次に
ロジウムめっき91を施し、多層フィルムを設計外形に
切り取るものである。次に、図15と同様に、組み付け
工程が実行されて薄膜プローブカードからなる接続装置
(プロービング装置)が完成する。次に、図9に示す接
続装置(プロービング装置)を形成するための製造プロ
セスについて、図16を参照して説明する。なお、図1
4および図15に示すプロセスと同じ工程については、
説明を省略する。図16(a)に示す如く、前記図14
(b)に示す異方性エッチングしたシリコンウエハ80
の表面の二酸化シリコン膜82に導電性被覆83を形成
し、次に該導電性被覆83の表面の開口部を設けたポリ
イミド膜84(61)に電気めっきして接触端子用のバ
ンプ85を形成した工程の後、上記ポリイミド膜84
(61)およびバンプ85の表面に、銅を、スパッタリ
ング法あるいは蒸着法により成膜することにより、厚さ
1μm程度の導電膜を形成して、その表面に電極形成用
のホトレジストマスクにより、電極62を形成する。
【0052】次に、図16(b)に示す如く、あらかじ
め引き出し用配線48を形成し設計外形にした多層フィ
ルム44のビア69に、電極62を異方性導電性シート
70を介して接続する。多層フィルム44として、例え
ば、ポリイミド膜65、引き出し用配線48、中間ポリ
イミド膜66、グランド層49およびポリイミド保護膜
68からなる配線用フィルムをあらかじめ形成すればよ
い。なお、前記ビア69と電極62を接続するには、例
えば、異方性導電性シート70としてアニソルム(日立
化成製)を用いるか、あるいは、はんだを介して接続す
ればよい。
【0053】次に、図16(c)に示す如く、シリコン
ウエハ80を除去することにより接続端子47を形成し
た多層フィルム44が得られる。なお、接触端子47を
形成したシリコンウエハ80の除去方法としては、シリ
コンおよび二酸化シリコンをエッチング除去する方法
と、導電性被覆83としてクロムを用いて、クロムを選
択的にエッチング除去することにより、接触端子の型材
であるシリコンウエハの表面を酸化して二酸化シリコン
膜82を形成したシリコンウエハ80から直接に接触端
子を形成したポリイミド膜84を剥離する方法とがあ
り、どちらの方法でも良い。なお、クロムを選択的にエ
ッチング除去する場合には、例えば、塩化アルミニウム
6結晶水と塩酸と水の混合液で、50℃で4時間程度の
エッチングを実施すればよい。
【0054】また、接触端子47を形成したシリコンウ
エハ80の除去方法としては、導電性被覆83として、
金、ロジウム等の貴金属膜を用いて、二酸化シリコン膜
の表面に形成して、導電性被覆83との界面を機械的に
剥離する方法を用いてもよい。
【0055】次に、図16(d)に示す如く、上記保護
用のポリイミド膜68の表面に、枠45および押さえ部
材53を位置合わせして接着固定し、接触端子47にロ
ジウムめっき91を施す。次に、図16(e)に示す如
く、シリコーン系のコーティング材を緩衝層46として
枠45の中に供給し、枠45に押さえ部材43をねじ止
めし、枠45と押さえ部材43との間隔を狭くして、多
層フィルム44における接触端子47を並設した領域部
44aを、押さえ部材43で緩衝層46を介して押し出
すことにより、適度に張ることによって多層フィルム自
身の弛みをなくして多数の接触端子に亘る該接触端子の
先端の平坦度を±2μm程度以下の高精度を確保するこ
とができる。なお、緩衝層46は、シ−ト状のエラスト
マであってもよいし、使用しなくてもよい。
【0056】次に、図2に示したように、配線基板50
に多層フィルム44を取り付け、センターピボット41
を押さえ部材43に取り付けて、薄膜プローブカードを
完成させる。なお、図5に示す接続装置(プロービング
装置)を組み立てる場合は、まず、センターピボット4
1を押さえ部材43に取り付けた後、配線基板50に多
層フィルム44を取り付ければよい。なお、図16に示
す製法では、多層フィルム44のビア69と、接触端子
用バンプ85上に形成した電極62との導通をとるため
に異方性導電性シート70を使用したが、はんだあるい
はSn−AgあるいはSn−Au等の金属接合により導
通を確保してもよいことはいうまでもない。
【0057】次に、図10に示す接続装置(プロービン
グ装置)を形成するための製造プロセスについて、図1
7を参照して説明する。なお、図14および図15に示
すプロセスと同じ工程については、説明を省略する。ま
ず、図17(a)に示す如く、前記図14(b)に示す
異方性エッチングしたシリコンウエハ80の表面の二酸
化シリコン膜82に導電性被覆83を形成し、該導電性
被覆83の表面の開口部を設けたポリイミド膜84に電
気めっきして接触端子用のバンプ85する。次に、図1
7(b)に示す如く、前記のポリイミド膜84をエッチ
ング除去する。
【0058】次に、図17(c)に示す如く、あらかじ
め引き出し用配線48を形成し、設計外形にした配線用
フィルム48のビア69に、接触端子用のバンプ85を
異方性導電性シート70を介して接続する。次に、図1
7(d)に示す如く、シリコンウエハ80を除去するこ
とにより、配線用フィルム64に接触端子47を形成し
た多層フィルム44を形成する。次に、図17(e)に
示す如く、前記図16(e)を用いて説明したプロセス
と同様な工程で、前記図16(e)に示すのと同様な構
造体を形成する。
【0059】その後のプロセスは、前記図16に示した
プロセスと同様な工程であるので、説明を省略する。な
お、図17に示す製法では、多層フィルム44のビア6
9と、接触端子用のバンプ85との導通をとるために異
方性導電性シート70を使用したが、はんだあるいはS
n−AgあるいはSn−Au等の金属接合により導通を
確保してもよいことはいうまでもない。次に、図19に
示す接続装置(プロービング装置)を形成するための製
造プロセスについて、図23を参照して説明する。な
お、図14および図15に示すプロセスと同じ工程につ
いては、説明を省略する。
【0060】まず、図23(a)に示す如く、前記図1
4(b)に示す異方性エッチングしたシリコンウエハ8
0の表面の二酸化シリコン膜82に導電性被覆83を形
成し、該導電性被覆83の表面の開口部を設けたポリイ
ミド膜84に電気めっきして接触端子用のバンプ85と
一体となった電極200を形成し、前記電極200に金
めっき211を形成する。次に、図23(b)に示す如
く、前記のポリイミド膜84をエッチング除去する。次
に、図23(c)に示す如く、あらかじめ引き出し用配
線48を形成し、設計外形にした多層フィルム44のビ
ア69に、接触端子用の電極200をはんだ201を介
して接続し、前記の多層フィルム44に枠45を接着固
定し、次に、シリコーン系のコーティング材を緩衝層4
6として枠45の中に供給する。
【0061】その後のプロセスは、前記図14に示した
プロセスと同様な工程で、図23(d)に示す工程が実
行される。この工程は、上記枠45に押さえ部材43を
ねじ56によりねじ止めし、ステンレス製の固定治具8
8に、前記押さえ部材43を枠45にねじ止めした多層
フィルム44を形成したシリコンウエハ80を、Oリン
グ89を介してステンレス製のふた90との間に装着
し、シリコンウエハ80および導電性被覆83をエッチ
ング除去するものである。
【0062】次に、図23(e)に示す工程が実行され
る。この工程は、上記ふた90、Oリング89および固
定治具88から、押さえ部材43を枠45にねじ止めし
た多層フィルムを取り外し、次にロジウムめっき91を
施し、多層フィルムの保護用のポリイミド膜87の周辺
に多層フィルム押さえ部材53を位置合わせして接着
し、次に、多層フィルムを設計外形に切り取り、次に枠
45と押さえ部材(押さえ板)43との間隔をねじ57
により調整し、ねじ56によるねじ締めによりねじ57
の先端が枠45の上面に当接するように押さえ部材43
を枠45に対して進めて緩衝層46を介して多層フィル
ム44における接触端子47を並設した領域部44aを
押さえ部材43で押すことにより、多層フィルムを適度
に張って多層フィルム自身の弛みをなくして多数の接触
端子に亘る該接触端子の先端の平坦度を確保するもので
ある。次に、組み付け工程が実行されて薄膜プローブカ
ードからなる接続装置(プロービング装置)が完成す
る。なお、図23に示す製法では、多層フィルム44の
ビア69と、接触端子用の電極200との導通をとるた
めにはんだ201を使用したが、図20(a)、図20
(b)のはんだビア電極203あるいは、図21
(a)、図21(b)のSn−Au等の金属接合により
導通を確保してもよいことはいうまでもない。
【0063】なお、図23は、シリコンウエハ80をエ
ッチングにより除去する製造プロセスを示したが、前述
のように、図23(c)の接触端子用の電極200に多
層フィルム44をはんだあるいは錫金合金等で接続した
後、導電性被覆83としてクロムを用いて、クロムを選
択的にエッチング除去することにより、接触端子の型材
であるシリコンウエハの表面を酸化して二酸化シリコン
膜82を形成したシリコンウエハ80から直接に接触端
子47を剥離してもよいことはいうまでもない。
【0064】次に、以上説明した本発明に係る接続装置
(プロービング装置)を用いて被検査対象である半導体
素子(チップ)に対する電気的特性検査について図18
を用いて説明する。図18は、本発明に係る検査装置の
全体構成を示す図である。検査装置は、半導体装置の製
造におけるウエハプローバとして構成されている。この
検査装置は、被検査対象である半導体ウエハ1を支持す
る試料支持系160と、被検査対象1の電極3に接触し
て電気信号の授受を行なうプローブ系120と、試料支
持系160の動作を制御する駆動制御系150と、被検
査対象1の温度制御を行なう温度制御系140と、半導
体素子(チップ)2の電気的特性の検査を行なうテスタ
170とで構成される。この半導体ウエハ1は、多数の
半導体素子(チップ)2が配列され、各半導体素子2の
表面には、半導体素子の高集積化に伴って外部接続電極
としての複数の電極3が高密度で、且つ狭ピッチで配列
されている。試料支持系160は、半導体ウエハ1を着
脱自在に載置してほぼ水平に設けられた試料台162
と、この試料台162を支持するように垂直に配置され
る昇降軸164と、この昇降軸164を昇降駆動する昇
降駆動部165と、この昇降駆動部165を支持するX
−Yステージ167とで構成される。X−Yステージ1
67は、筐体166の上に固定される。昇降駆動部16
5は、例えば、ステッピングモータなどから構成され
る。試料台162の水平および垂直方向における位置決
め動作は、X−Yステージ167の水平面内における移
動動作と、昇降駆動部165による上下動などとを組み
合わせることにより行われる。また、試料台162に
は、図示しない回動機構が設けられており、水平面内に
おける試料台162の回動変位が可能にされている。
【0065】試料台162の上方には、プローブ系12
0が配置される。すなわち、図2または図5または図6
または図8または図9または図10に示す接続装置12
0aおよび配線基板50は、当該試料台162に平行に
対向する姿勢で設けられる。この接続装置120aに
は、接触端子47を有する多層フィルム44と、緩衝層
46、枠45、押さえ部材(押さえ板)43、センター
ピボット41、スプリングプローブ42および支持部材
(上部固定板)40が一体的に設けられている。各々の
接触端子47は、該接続装置120aの多層フィルム4
4に設けられた引出し用配線48を介して、配線基板5
0の電極50aおよびビア50dと、内部配線50bと
を通して、該配線基板50に設けられた接続端子50c
に接続される。なお、本実施の形態では、接続端子50
cは、同軸コネクタで構成される。この接続端子50c
に接続されるケーブル171を介して、テスタ170と
接続される。ここで用いられる接続装置は、図2に示し
た構造のものであるが、これに限定されない。図5、図
6、図8、図9あるいは図10に示す構造のものを用い
ることができるのはいうまでもない。
【0066】駆動制御系150は、ケーブル172を介
してテスタ170と接続される。また、駆動制御系15
0は、試料支持系160の各駆動部のアクチュエータに
制御信号を送って、その動作を制御する。すなわち、駆
動制御系150は、内部にコンピュータを備え、ケーブ
ル172を介して伝達されるテスタ170のテスト動作
の進行情報に合わせて、試料支持系160の動作を制御
する。また、駆動制御系150は、操作部151を備
え、駆動制御に関する各種指示の入力の受付、例えば、
手動操作の指示を受け付ける。試料台162には、半導
体素子2についてバーイン試験を行うために、加熱させ
るためのヒータ141が備えられている。温度制御系1
40は、試料台162のヒータ141あるいは冷却治具
を制御することにより、試料台162に搭載された半導
体ウエハ1の温度を制御する。また、温度制御系140
は、操作部151を備え、温度制御に関する各種指示の
入力の受付、例えば、手動操作の指示を受け付ける。
【0067】以下、検査装置の動作について説明する。
まず、被検査対象である半導体ウエハ1は、試料台16
2の上に位置決めして載置される。次に試料台162に
載置された半導体ウエハ1上に離して形成された複数の
基準マークの光学像を、イメージセンサまたはTVカメ
ラ等の撮像装置(図示せず)で撮像し、この撮像によっ
て得られる画像信号から複数の基準マークの位置を検出
する。そして、駆動制御系150は、上記検出された半
導体ウエハ1上の複数の基準マークの位置情報から、テ
スタ170または駆動制御系150に格納された半導体
ウエハ1の品種に応じてCADデータから得られる半導
体ウエハ1上に配列された半導体素子2の配列情報およ
び各半導体素子2上に配列された電極3の配列情報に基
いて、電極群全体としての2次元の位置情報を算出す
る。更に多層フィルム44上に形成された多数の接触端
子47の内、特定の接触端子の先端の光学像または多層
フィルム44上に離して形成された複数の基準マークの
光学像を、イメージセンサまたはTVカメラ等の撮像装
置(図示せず)で撮像し、この撮像によって得られる画
像信号から特定の接触端子または複数の基準マークの位
置を検出する。そして、駆動制御系150は、上記検出
された多層フィルム44上の特定の接触端子または複数
の基準マークの位置情報から、操作部151によって入
力されて格納されたプローブの品種に応じた接触端子の
配列情報や高さ情報等のプローブ情報に基いて、接触端
子群全体としての2次元の位置情報を算出する。駆動制
御系150は、算出された接触端子群全体としての2次
元の位置情報に対する電極群全体としての2次元の位置
情報のずれ量を算出し、この算出された2次元のずれ量
に基いて、X−Yステージ167および回動機構を駆動
制御し、半導体ウエハ1上に配列された複数個の半導体
素子上に形成された電極3の群を、接続装置120aに
並設された多数の接触端子47の群の直下に位置決めす
る。その後、駆動制御系150は、例えば、試料台16
2上に設置されたギャップセンサ(図示せず)によって
測定された多層フィルム44における領域部44aの面
との間の間隙に基いて昇降駆動部165を作動させて、
多数の電極(被接触材)3の全体の面3aが接触端子の
先端に接触した時点から8〜20μm程度押し上げる状
態になるまで試料台162を上昇させることによって、
多層フィルム44において多数の接触端子47が並設さ
れた領域部44aを張り出させて平坦度を高精度に確保
された多数の接触端子47の群における各々の先端を、
図3または図7に示すように、コンプライアンス機構に
より目的の複数の半導体素子に亘っての各半導体素子に
配列された多数の電極3の群(全体)の面3aに追従す
るように倣って平行出しすると共に、個々の接触端子の
先端の高さの±2μm程度以下のバラツキを緩衝層46
の局部的な変形によって吸収して半導体ウエハ1上に配
列された各被接触材(電極)3に倣って均一な低荷重
(1ピン当たり3〜50mN程度)に基づく食い込みに
よる接触が行われ、各接触端子47と各電極3との間に
おいて低抵抗(0.01Ω〜0.1Ω)で接続されるこ
とになる。
【0068】駆動制御系150によるステージ167お
よび回動機構並びに昇降駆動部165に対する駆動制御
は、操作部151からの操作指示に従って実行される。
特に試料台162は、電極(被接触材)3の全体の面3
aが接触端子の先端に接触した時点から8〜100μm
程度押し上げる状態になるまで昇降駆動部16によって
上昇されて、多数の接触端子47の全体が多数の電極
(被接触材)3の全体の面3aに追従して平行出しされ
ると共に、個々の接触端子の先端の高さのバラツキを緩
衝層46によって吸収して均一な低荷重(1ピン当たり
3〜50mN程度)に基づく食い込みによる接触が行わ
れ、各接触端子47と各電極3との間において低抵抗
(0.01Ω〜0.1Ω)で接続されることになる。こ
の状態で、半導体素子2についてバーイン試験を行うと
きには、試料台162に搭載された半導体ウエハ1の温
度を制御すべく、温度制御系140によって試料台16
2のヒータ141あるいは冷却治具を制御することによ
り実行される。
【0069】さらに、ケーブル171、配線基板50、
多層フィルム44、および接触端子47を介して、半導
体ウエハ1に形成された半導体素子とテスタ170との
間で、動作電力や動作試験信号などの授受を行い、当該
半導体素子の動作特性の可否などを判別する。この際、
多層フィルム44において、図4に示す如く、各接触端
子47につながった引き出し用配線48に対して絶縁膜
66(74)を挾んで対向するグランド層49を設置
し、引き出し用配線48のインピーダンスZ0を50o
hm程度にしてテスタの回路とのマッチングをとること
により、引き出し用配線48を伝送する電気信号の乱
れ、減衰を防止して、半導体素子に対してテスタによる
高周波数(100MHz〜数10GHz程度)まで対応
できる高速電気信号による電気特性検査を実現すること
が可能となる。
【0070】さらに、上記の一連の試験動作が、半導体
ウエハ1に形成された複数の半導体素子の各々について
実施され、動作特性の可否などが判別される。
【0071】
【発明の効果】本発明によれば、半導体素子の高密度化
に伴う狭ピッチ多ピンへのプロービングを、被検査対象
物を損傷させることなく、低荷重で安定して実現し、し
かも高速電気信号、即ち高周波電気信号(100MHz
〜数10GHz程度の高周波数)の伝送を可能にするこ
とができる効果を奏する。また本発明によれば、多層フ
ィルムにおける尖った先端を有する接触端子を並設した
領域部の弛みをなくすと共に平行出しするコンプライア
ンス機構を設けることによって、尖った先端を有する接
触端子の群を被検査対象物上の電極の群に、1ピン当た
り低荷重(3〜50mN程度)で、単に押しつけること
によって、電極材料等のクズを発生させることなく、
0.05Ω〜0.1Ω程度の低抵抗で安定した接続を実
現することができる効果を奏する。
【0072】また本発明によれば、ウエハの状態におい
て、多数並設された半導体素子(チップ)の内、1個ま
たは多数個の半導体素子について同時に、小さな接触圧
(1ピン当たり3〜50mN程度)で表面に酸化物が形
成されたAlまたははんだ等の電極3と0.05Ω〜
0.1Ω程度の安定した低抵抗値で確実に接続させて、
テスタにより各半導体素子について動作試験を行うこと
ができる効果を奏する。即ち、本発明によれば、電極の
高密度化および狭ピッチ化に対応でき、しかも多数個チ
ップ同時プロービングによる検査を可能にし、高速電気
信号(100MHz〜数10GHz程度の高周波数)に
よる動作試験を可能にすることができる。また本発明に
よれば、多層フィルム(絶縁フィルム)の材料として、
ポリイミドのような高温で使用できる材料を用いること
により、バーイン試験のような高温での動作試験が可能
となる。また本発明によれば、先の尖った接続端子を異
方性導電シートあるいは金属接合を介して多層フィルム
の引き出し用配線と接続することによって、容易に多層
フィルム上に多数の先の尖った接続端子を並設すること
が可能となる。
【図面の簡単な説明】
【図1】半導体素子(チップ)が配列された被検査対象
物であるウエハを示す斜視図および半導体素子(チッ
プ)を示す斜視図である。
【図2】本発明に係る接続装置の第1の実施の形態の要
部を示す断面図である。
【図3】図2に示す接続装置の第1の実施の形態におい
て多層フィルムに並設された接触端子の先端を被検査対
象物上の電極の面に接触させた状態を示す断面図であ
る。
【図4】多層フィルムにおいて、絶縁膜を挾んで引き出
し用配線とグランド層とを対向して配設された部分断面
を示す図である。
【図5】本発明に係る接続装置の第2の実施の形態の要
部を示す断面図である。
【図6】本発明に係る接続装置の第3の実施の形態の要
部を示す断面図である。
【図7】図6に示す接続装置の第3の実施の形態におい
て多層フィルムに並設された接触端子の先端を被検査対
象物上の電極の面に接触させた状態を示す断面図であ
る。
【図8】本発明に係る接続装置の第4の実施の形態の要
部を示す断面図である。
【図9】本発明に係る接続装置の第5の実施の形態にお
ける多層フィルム上に接触端子が並設された部分を示す
断面図である。
【図10】本発明に係る接続装置の第6の実施の形態に
おける多層フィルム上に接触端子が並設された部分を示
す断面図である。
【図11】(a)は、本発明に係る接続装置における接
触端子および引き出し用配線を形成したポリイミド膜の
一実施例を示す平面図、(b)はその斜視図である。
【図12】(a)は、本発明に係る接続装置における接
触端子および引き出し用配線を形成したポリイミド膜の
他の一実施例を示す平面図、(b)はその斜視図であ
る。
【図13】本発明に係る接続装置における接触端子およ
び該接触端子を並設した多層フィルムについての寸法お
よび形状を示す断面図である。
【図14】本発明に係る接続装置の第1〜4の実施の形
態における押さえ部材および枠を含めて多層フィルムを
製造する製造プロセスの前半を示す断面図である。
【図15】本発明に係る接続装置の第1〜4の実施の形
態における押さえ部材および枠を含めて多層フィルムを
製造する製造プロセスの後半を示す断面図である。
【図16】本発明に係る接続装置の第5の実施の形態に
おける押さえ部材および枠を含めて多層フィルムを製造
する製造プロセスを示す断面図である。
【図17】本発明に係る接続装置の第6の実施の形態に
おける押さえ部材および枠を含めて多層フィルムを製造
する製造プロセスを示す断面図である。
【図18】本発明に係る検査システムの一実施の形態を
示す全体概略構成を示す図である。
【図19】(a)は、本発明に係る接続装置の第7の実
施の形態における多層フィルム上に接触端子が並設され
た部分を示す断面図、(b)は、本発明に係る接続装置
の第8の実施の形態における多層フィルム上に接触端子
が並設された部分を示す断面図である。
【図20】(a)は、本発明に係る接続装置の第9の実
施の形態における多層フィルム上に接触端子が並設され
た部分を示す断面図、(b)は、本発明に係る接続装置
の第10の実施の形態における多層フィルム上に接触端
子が並設された部分を示す断面図である。
【図21】(a)は、本発明に係る接続装置の第11の
実施の形態における多層フィルム上に接触端子が並設さ
れた部分を示す断面図、(b)は、本発明に係る接続装
置の第12の実施の形態における多層フィルム上に接触
端子が並設された部分を示す断面図である。
【図22】本発明に係る接続装置の第1〜4の実施の形
態における押さえ板を含めて多層フィルムを製造する製
造プロセスを示す断面図である。
【図23】本発明に係る接続装置の第5〜12の実施の
形態における押さえ部材および枠を含めて多層フィルム
を製造する製造プロセスを示す断面図である。
【符号の説明】
1…ウエハ、2…半導体素子(チップ)、3…電極(被
接触材)、40…支持部材(上部固定板)、41…セン
ターピボット、41a…下部球面、42…スプリングプ
ローブ、43…押さえ部材(押さえ板)、43a…突出
部、43b…下面、43c…テーパ(傾き)、44…多
層フィルム、44a…領域部、44b…周辺部、45…
枠、46…緩衝層、47…接触端子、48…引き出し用
配線、49…グランド層、50…配線基板、50a…電
極、50c…接続端子、50d…ビア、51…ビア、5
2…異方性導電シート、55…ノックピン、61…ポリ
イミド膜、62…電極、65…ポリイミド膜、66…中
間ポリイミド膜、68…ポリイミド保護膜、69…ビ
ア、70…異方性導電シート、71…ポリイミド膜、7
2…バンプ、73…めっき膜、74…ポリイミド膜、7
5…ポリイミド保護膜、91…ロジウムめっき、101
…LSI形成ウエハの領域、102…接触端子形成用型
材、103…切れ目、120…プロ−ブ系、120a…
接続装置、140…温度制御系、141…ヒータ、15
0…駆動制御系、151…操作部、160…試料支持
系、162…試料台、164…昇降軸、165…昇降駆
動部、167…X−Yステージ、170…テスタ、20
0…電極、201…はんだ、202…樹脂、203…は
んだビア電極、204…錫めっき、205…金めっき、
210…押さえ板、211…金めっき
───────────────────────────────────────────────────── フロントページの続き (72)発明者 志儀 英孝 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 渡部 隆好 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 河野 竜治 茨城県土浦市神立町502番地株式会社日立 製作所機械研究所内

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】被検査対象物上に配列された電極と電気的
    に接触して電気信号の授受を行うための接続装置におい
    て、 前記接続装置を支持する支持部材と、 先端を尖らせた接触端子をプロービング側の領域部に複
    数並設し、該各接触端子に電気的につながって周辺部に
    引き出される複数の引き出し用配線と該複数の引き出し
    用配線に対向するように絶縁層を挾んでグランド層とを
    有する多層フィルムと、 該多層フィルムにおける前記領域部の弛みをなくすよう
    にして多層フィルムを取り付ける押さえ部材と、 前記各接触端子の先端を各電極に接触させるための接触
    圧を前記支持部材から前記押さえ部材に対して付与する
    接触圧付与手段とを備えたことを特徴とする接続装置。
  2. 【請求項2】被検査対象物上に配列された電極と電気的
    に接触して電気信号の授受を行うための接続装置におい
    て、 前記接続装置を支持する支持部材と、 先端を尖らせた接触端子をプロービング側の領域部に複
    数並設し、該各接触端子に電気的につながって周辺部に
    引き出される複数の引き出し用配線と該複数の引き出し
    用配線に対向するように絶縁層を挾んでグランド層とを
    有する多層フィルムと、 該多層フィルムにおける前記領域部の弛みをなくすよう
    にして多層フィルムを取り付ける押さえ部材と、 前記各接触端子の先端を各電極に接触させるための接触
    圧を前記支持部材から前記押さえ部材に対して付与する
    接触圧付与手段と、 前記接触端子群の先端面を前記電極群の面に接触させる
    際、接触端子群の先端面が電極群の面に倣って平行出し
    されるように前記押さえ部材を前記支持部材に対して係
    合させるコンプライアンス機構とを備えたことを特徴と
    する接続装置。
  3. 【請求項3】被検査対象物上に配列された電極と電気的
    に接触して電気信号の授受を行うための接続装置におい
    て、 前記接続装置を支持する支持部材と、 先端を尖らせた接触端子をプロービング側の領域部に複
    数並設し、該各接触端子に電気的につながって周辺部に
    引き出される複数の引き出し用配線と該複数の引き出し
    用配線に対向するように絶縁層を挾んでグランド層とを
    有する多層フィルムと、 該多層フィルムにおけるプロービング側と反対の裏側に
    前記領域部を囲むように固定された枠と、 前記多層フィルムにおける前記領域部の弛みをなくすよ
    うに該領域部を張り出させる部分を有して前記枠を取付
    ける押さえ部材と、 前記各接触端子の先端を各電極に接触させるための接触
    圧を前記支持部材から前記押さえ部材に対して付与する
    接触圧付与手段と、 前記接触端子群の先端面を前記電極群の面に接触させる
    際、接触端子群の先端面が電極群の面に倣って平行出し
    されるように前記押さえ部材を前記支持部材に対して係
    合させるコンプライアンス機構とを備えたことを特徴と
    する接続装置。
  4. 【請求項4】請求項1または2または3記載の接続装置
    において、多層フィルムの領域部の裏面と押さえ部材と
    の間に緩衝層を備えたことを特徴とする接続装置。
  5. 【請求項5】請求項1または2または3または4記載の
    接続装置における多層フィルムにおいて、引き出し用配
    線と接触端子とを個別に形成し、その両者を接続して前
    記多層フィルムを構成することを特徴とする接続装置。
  6. 【請求項6】請求項5記載の接続装置において、引き出
    し用配線と接触端子との間を異方性導電シートあるいは
    はんだあるいは金属の熱拡散により接続したことを特徴
    とする接続装置。
  7. 【請求項7】請求項5記載の接続装置において、引き出
    し用配線と接触端子との間をはんだあるいは金属の熱拡
    散により接続し、前記引き出し用配線と該接触端子との
    接続部を絶縁樹脂で覆うことを特徴とする接続装置。
  8. 【請求項8】請求項1または2または3または4記載の
    接続装置における多層フィルムにおいて、引き出し用配
    線と接触端子に形成した接続用配線とを個別に形成し、
    その両者を接続して前記多層フィルムを構成することを
    特徴とする接続装置。
  9. 【請求項9】請求項8記載の接続装置において、引き出
    し用配線と接触端子に形成した接続用配線との間を異方
    性導電シートあるいははんだあるいは金属の熱拡散によ
    り接続したことを特徴とする接続装置。
  10. 【請求項10】請求項8記載の接続装置において、引き
    出し用配線と接触端子に形成した接続用配線との間をは
    んだあるいは金属の熱拡散により接続し、前記引き出し
    用配線と前記接触端子に形成した接続用配線との接続部
    を絶縁樹脂で覆うことを特徴とする接続装置。
  11. 【請求項11】請求項1または2または3記載の接続装
    置において、支持部材のプロービング側を配線基板に設
    置し、該配線基板に形成された電極と多層フィルムの周
    辺部に引き出された引き出し配線とを電気的に接続して
    構成したことを特徴とする接続装置。
  12. 【請求項12】被検査対象物を載置して支持する試料支
    持系を設け、 支持部材と、先端を尖らせた接触端子をプロービング側
    の領域部に複数並設し、該各接触端子に電気的につなが
    って周辺部に引き出される複数の引き出し用配線と該複
    数の引き出し用配線に対向するように絶縁層を挾んでグ
    ランド層とを有する多層フィルムと、該多層フィルムに
    おける前記領域部の弛みをなくすようにして多層フィル
    ムを取り付ける押さえ部材と、前記各接触端子の先端を
    各電極に接触させるための接触圧を前記支持部材から前
    記押さえ部材に対して付与する接触圧付与手段とを有す
    る接続装置を設置し、 該接続装置の多層フィルムの周辺部に引き出された引き
    出し用配線と電気的に接続されたテスタを設け、 前記接続装置の多層フィルムに並設された接触端子の群
    と被検査対象物に配列された電極の群とを位置合わせす
    る位置合わせ手段を設け、 該位置合わせ手段で位置合わせされた接触端子の群と電
    極の群とを接触させて前記テスタから被検査対象物に対
    して電気信号を授受して検査を行うように構成したこと
    を特徴とする検査システム。
  13. 【請求項13】被検査対象物を載置して支持する試料支
    持系を設け、 支持部材と、先端を尖らせた接触端子を異方性導電シー
    トあるいははんだ材料を介して電気的に接続してプロー
    ビング側の領域部に複数並設し、該各接触端子に前記異
    方性導電シートあるいははんだ材料を介して電気的につ
    ながって周辺部に引き出される複数の引き出し用配線と
    該複数の引き出し用配線に対向するように絶縁層を挾ん
    でグランド層とを有する多層フィルムと、該多層フィル
    ムにおける前記領域部の弛みをなくすようにして多層フ
    ィルムを取り付ける押さえ部材と、前記各接触端子の先
    端を各電極に接触させるための接触圧を前記支持部材か
    ら前記押さえ部材に対して付与する接触圧付与手段とを
    有する接続装置を設置し、該接続装置の多層フィルムの
    周辺部に引き出された引き出し用配線と電気的に接続さ
    れたテスタを設け、 前記接続装置の多層フィルムに並設された接触端子の群
    と被検査対象物に配列された電極の群とを位置合わせす
    る位置合わせ手段を設け、 該位置合わせ手段で位置合わせされた接触端子の群と電
    極の群とを接触させて前記テスタから被検査対象物に対
    して電気信号を授受して検査を行うように構成したこと
    を特徴とする検査システム。
  14. 【請求項14】被検査対象物を載置して支持する試料支
    持系を設け、 支持部材と、先端を尖らせた接触端子をプロービング側
    の領域部に複数並設し、該各接触端子に電気的につなが
    って周辺部に引き出される複数の引き出し用配線と該複
    数の引き出し用配線に対向するように絶縁層を挾んでグ
    ランド層とを有する多層フィルムと、該多層フィルムに
    おける前記領域部の弛みをなくすようにして多層フィル
    ムを取り付ける押さえ部材と、前記各接触端子の先端を
    各電極に接触させるための接触圧を前記支持部材から前
    記押さえ部材に対して付与する接触圧付与手段とを有す
    る接続装置を設置し、 該接続装置の多層フィルムの周辺部に引き出された引き
    出し用配線と電気的に接続されたテスタを設け、 前記接続装置の多層フィルムに並設された接触端子の群
    と被検査対象物に配列された電極の群とを位置合わせす
    る位置合わせ手段を設け、 前記試料支持系を所望の高さまで上昇させて前記位置合
    わせ手段で位置合わせされた接触端子の群と電極の群と
    を接触させて前記テスタから被検査対象物に対して電気
    信号を授受して検査を行うように構成したことを特徴と
    する検査システム。
JP10049912A 1997-05-09 1998-03-03 接続装置および検査システム Pending JPH1123615A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP10049912A JPH1123615A (ja) 1997-05-09 1998-03-03 接続装置および検査システム
KR10-1999-7010305A KR100375116B1 (ko) 1997-05-09 1998-04-15 접속 장치 및 검사 시스템
KR10-2001-7012962A KR100416675B1 (ko) 1997-05-09 1998-04-15 접속 장치 및 검사 시스템
PCT/JP1998/001722 WO1998052218A1 (fr) 1997-05-09 1998-04-15 Connecteur et systeme d'echantillonnage
US09/423,385 US6305230B1 (en) 1997-05-09 1998-05-14 Connector and probing system
US09/971,606 US6759258B2 (en) 1997-05-09 2001-10-09 Connection device and test system
US10/873,168 US7285430B2 (en) 1997-05-09 2004-06-23 Connection device and test system
US11/853,979 US7541202B2 (en) 1997-05-09 2007-09-12 Connection device and test system
US12/408,000 US20090209053A1 (en) 1997-05-09 2009-03-20 Connection device and test system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11910797 1997-05-09
JP9-119107 1997-05-09
JP10049912A JPH1123615A (ja) 1997-05-09 1998-03-03 接続装置および検査システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001257330A Division JP3645203B2 (ja) 1997-05-09 2001-08-28 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置

Publications (1)

Publication Number Publication Date
JPH1123615A true JPH1123615A (ja) 1999-01-29

Family

ID=26390358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10049912A Pending JPH1123615A (ja) 1997-05-09 1998-03-03 接続装置および検査システム

Country Status (4)

Country Link
US (5) US6305230B1 (ja)
JP (1) JPH1123615A (ja)
KR (2) KR100416675B1 (ja)
WO (1) WO1998052218A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189354A (ja) * 1999-11-03 2001-07-10 Infineon Technologies Ag ニードルカードの調整装置
JP2003066066A (ja) * 2001-08-30 2003-03-05 Yamaha Fine Technologies Co Ltd バンプ形プローブカード
JP2006118945A (ja) * 2004-10-20 2006-05-11 Renesas Technology Corp 薄膜プローブシートおよび半導体チップ検査装置
JP2007005405A (ja) * 2005-06-21 2007-01-11 Renesas Technology Corp 半導体集積回路装置の製造方法
US7219422B2 (en) 2003-03-19 2007-05-22 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
WO2007057944A1 (ja) * 2005-11-15 2007-05-24 Advantest Corporation 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
US7420380B2 (en) 2003-07-02 2008-09-02 Hitachi, Ltd. Probe card and semiconductor testing device using probe sheet or probe card semiconductor device producing method
US7501300B2 (en) 2005-06-29 2009-03-10 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7534629B2 (en) 2005-06-08 2009-05-19 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7537943B2 (en) 2006-10-24 2009-05-26 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
US7544522B2 (en) 2004-06-09 2009-06-09 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7598100B2 (en) 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7688086B2 (en) 2005-11-11 2010-03-30 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device and probe card
US7776626B2 (en) 2005-03-11 2010-08-17 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP2017022403A (ja) * 2009-03-25 2017-01-26 エイアー テスト システムズ デバイスの集積回路を試験するためのシステム及びその使用方法
KR102066678B1 (ko) * 2019-10-30 2020-01-15 김재길 범프필름 타입 프로브카드

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
JPH1123615A (ja) * 1997-05-09 1999-01-29 Hitachi Ltd 接続装置および検査システム
US7262611B2 (en) 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
FR2812400B1 (fr) * 2000-07-28 2002-09-27 Mesatronic Procede de fabrication d'une carte a pointes de contact multiple pour le test de circuits integres a microbilles, et dispositif de test utilisant la carte
JP2002110751A (ja) * 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
US6677771B2 (en) 2001-06-20 2004-01-13 Advantest Corp. Probe contact system having planarity adjustment mechanism
US6762612B2 (en) 2001-06-20 2004-07-13 Advantest Corp. Probe contact system having planarity adjustment mechanism
JP2003078310A (ja) * 2001-09-04 2003-03-14 Murata Mfg Co Ltd 高周波用線路変換器、部品、モジュールおよび通信装置
US6653825B2 (en) * 2001-11-29 2003-11-25 Theodore G. Munniksma Meter lead holder device
JP2003287553A (ja) * 2002-03-28 2003-10-10 Fujitsu Ltd プローブカード及びそれを製造するための基板
US6767817B2 (en) * 2002-07-11 2004-07-27 Micron Technology, Inc. Asymmetric plating
US20040051541A1 (en) * 2002-09-04 2004-03-18 Yu Zhou Contact structure with flexible cable and probe contact assembly using same
JP2004172588A (ja) * 2002-10-28 2004-06-17 Jsr Corp シート状コネクターおよびその製造方法並びにプローブ装置
TWI351524B (en) * 2003-07-28 2011-11-01 Nextest Systems Corp Apparatus for planarizing a probe card and method
US6859054B1 (en) * 2003-08-13 2005-02-22 Advantest Corp. Probe contact system using flexible printed circuit board
US6900649B1 (en) * 2003-09-23 2005-05-31 Keithley Instruments, Inc. High frequency RF interconnect for semiconductor automatic test equipment
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4723195B2 (ja) * 2004-03-05 2011-07-13 株式会社オクテック プローブの製造方法
TW200600795A (en) * 2004-03-31 2006-01-01 Jsr Corp Probe apparatus, wafer inspecting apparatus provided with the probe apparatus and wafer inspecting method
JP4521611B2 (ja) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6810752B1 (en) * 2004-04-23 2004-11-02 Jia-Yih Yen Block test stand
EP1744166A1 (en) * 2004-04-27 2007-01-17 JSR Corporation Sheet-like probe, method of producing the probe, and application of the probe
US7368927B2 (en) * 2004-07-07 2008-05-06 Cascade Microtech, Inc. Probe head having a membrane suspended probe
JP2006071486A (ja) * 2004-09-02 2006-03-16 Renesas Technology Corp 接続装置、半導体チップ検査装置および半導体装置の製造方法
JP4438601B2 (ja) * 2004-10-28 2010-03-24 株式会社ヨコオ 検査ユニットの製法
CN100348983C (zh) * 2005-02-07 2007-11-14 董玟昌 一种微机电探针电路薄膜及其制法
US7030636B1 (en) 2005-05-02 2006-04-18 Fargo Assembly Company Low pin testing system
US7498825B2 (en) * 2005-07-08 2009-03-03 Formfactor, Inc. Probe card assembly with an interchangeable probe insert
JP5065674B2 (ja) * 2006-12-28 2012-11-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7791361B2 (en) * 2007-12-10 2010-09-07 Touchdown Technologies, Inc. Planarizing probe card
DE202008010533U1 (de) * 2008-08-07 2008-10-30 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Kontaktlose Schleifensonde
JP5557547B2 (ja) * 2010-02-10 2014-07-23 株式会社アドバンテスト テストヘッド及びそれを備えた半導体ウェハ試験装置
TWI395366B (zh) * 2010-03-12 2013-05-01 Iner Aec Executive Yuan 固態氧化物燃料電池堆在封裝製程中元件間最佳接觸壓力量測方法及其量測裝置
JP2011196934A (ja) * 2010-03-23 2011-10-06 Hitachi Ltd 試験方法およびそれに用いられるインターポーザ
AT12317U1 (de) * 2010-04-13 2012-03-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte sowie leiterplatte mit einem darin integrierten elektronischen bauteil
JP2011242377A (ja) * 2010-05-19 2011-12-01 Kimoto Gunsei プローブ
US9244099B2 (en) 2011-05-09 2016-01-26 Cascade Microtech, Inc. Probe head assemblies, components thereof, test systems including the same, and methods of operating the same
US20120286818A1 (en) * 2011-05-11 2012-11-15 Qualcomm Incorporated Assembly for optical backside failure analysis of wire-bonded device during electrical testing
CN103454571B (zh) * 2012-05-30 2017-10-27 富泰华工业(深圳)有限公司 测试系统、测试方法以及使用该测试系统的测试设备
JP5949171B2 (ja) * 2012-05-31 2016-07-06 三菱電機株式会社 半導体装置の製造方法
TWI522621B (zh) * 2013-12-13 2016-02-21 Mpi Corp Test fixture
JP6525831B2 (ja) * 2015-09-15 2019-06-05 株式会社ヨコオ コンタクトユニット及び検査治具
US10361099B2 (en) * 2017-06-23 2019-07-23 Applied Materials, Inc. Systems and methods of gap calibration via direct component contact in electronic device manufacturing systems
JP7240317B2 (ja) * 2017-07-24 2023-03-15 株式会社ヨコオ 検査治具
US10705134B2 (en) * 2017-12-04 2020-07-07 International Business Machines Corporation High speed chip substrate test fixture
CN108672311B (zh) * 2018-05-09 2020-06-05 信丰达诚科技有限公司 一种电线路板生产用的成品自动测试装置
CN113406461A (zh) * 2021-08-02 2021-09-17 广东电网有限责任公司湛江供电局 一种配电线路绝缘检测装置
US20230065443A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Probe head structure and method for forming the same
CN114200278B (zh) * 2021-11-29 2022-12-27 强一半导体(苏州)有限公司 一种薄膜探针卡及其探针头
WO2023237546A1 (en) * 2022-06-07 2023-12-14 Technoprobe S.P.A. Improved measurement system for the testing of high-frequency devices
CN115184650B (zh) * 2022-09-14 2022-12-02 江苏玄博智能标识科技有限公司 一种多功能智能标识控制检测装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4743029Y1 (ja) 1969-07-25 1972-12-26
US3902003A (en) * 1974-05-20 1975-08-26 Rca Corp Electrical device with electrode connections
JPS60260861A (ja) 1984-06-08 1985-12-24 Hitachi Ltd プロ−ブ
US4747784A (en) * 1986-05-16 1988-05-31 Daymarc Corporation Contactor for integrated circuits
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
JPH0657476B2 (ja) * 1987-03-27 1994-08-03 三菱電機株式会社 Icカ−ドの外部機器用コネクタ
JPS6439559A (en) * 1987-08-06 1989-02-09 Nec Corp Probe card
JP2702507B2 (ja) 1988-05-31 1998-01-21 キヤノン株式会社 電気的接続部材及びその製造方法
JPH02126160A (ja) 1988-09-28 1990-05-15 Hewlett Packard Co <Hp> 試験プローブ
US4906920A (en) 1988-10-11 1990-03-06 Hewlett-Packard Company Self-leveling membrane probe
JPH02210269A (ja) * 1988-10-25 1990-08-21 Tokyo Electron Ltd プローブ装置
JP2585811B2 (ja) * 1989-10-02 1997-02-26 日本電子材料株式会社 プロ―ブカ―ド
US5055778A (en) 1989-10-02 1991-10-08 Nihon Denshizairyo Kabushiki Kaisha Probe card in which contact pressure and relative position of each probe end are correctly maintained
JPH04297050A (ja) 1991-03-12 1992-10-21 Mitsubishi Electric Corp 半導体検査装置およびその平板状基板の製造方法
JPH0529406A (ja) * 1991-07-18 1993-02-05 Mitsubishi Electric Corp 半導体検査装置
JPH05226430A (ja) 1992-02-10 1993-09-03 Nitto Denko Corp プローブカード構造体およびその製法
EP0544305A3 (en) 1991-11-28 1993-10-06 Nitto Denko Corporation Method of forming a contact bump using a composite film
US5180977A (en) 1991-12-02 1993-01-19 Hoya Corporation Usa Membrane probe contact bump compliancy system
JP3198135B2 (ja) * 1991-12-28 2001-08-13 ホーヤ株式会社 回路検査素子における探針付き絶縁性有機樹脂膜の製造方法、絶縁性有機樹脂膜および探針付き回路検査素子
JP3113089B2 (ja) * 1992-09-14 2000-11-27 株式会社東芝 配線基板
JPH06291239A (ja) 1993-04-06 1994-10-18 Fujitsu Ltd 半導体装置の製造方法
JPH0737935A (ja) 1993-07-16 1995-02-07 Matsushita Electric Ind Co Ltd フリップチップの実装方法
KR0140034B1 (ko) 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP3658029B2 (ja) 1994-02-21 2005-06-08 株式会社ルネサステクノロジ 接続装置およびその製造方法
JPH07288271A (ja) * 1994-04-19 1995-10-31 Aging Tesuta Kaihatsu Kyodo Kumiai 集積回路用測定電極
EP0779989A4 (en) 1994-09-09 1998-01-07 Micromodule Systems Inc SCANING CIRCUITS WITH A MEMBRANE PROBE
JP2978720B2 (ja) 1994-09-09 1999-11-15 東京エレクトロン株式会社 プローブ装置
JP2689938B2 (ja) 1995-02-14 1997-12-10 日本電気株式会社 プローブカード
JP2691875B2 (ja) 1995-02-14 1997-12-17 日本電子材料株式会社 プローブカード及びそれに用いられるプローブの製造方法
JPH08316641A (ja) 1995-05-12 1996-11-29 Hitachi Ltd 一括接続法による多層配線基板
JP3838381B2 (ja) * 1995-11-22 2006-10-25 株式会社アドバンテスト プローブカード
US5707881A (en) * 1996-09-03 1998-01-13 Motorola, Inc. Test structure and method for performing burn-in testing of a semiconductor product wafer
JP3315339B2 (ja) * 1997-05-09 2002-08-19 株式会社日立製作所 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
JPH1123615A (ja) * 1997-05-09 1999-01-29 Hitachi Ltd 接続装置および検査システム

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189354A (ja) * 1999-11-03 2001-07-10 Infineon Technologies Ag ニードルカードの調整装置
JP2003066066A (ja) * 2001-08-30 2003-03-05 Yamaha Fine Technologies Co Ltd バンプ形プローブカード
US7219422B2 (en) 2003-03-19 2007-05-22 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7351597B2 (en) 2003-03-19 2008-04-01 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7420380B2 (en) 2003-07-02 2008-09-02 Hitachi, Ltd. Probe card and semiconductor testing device using probe sheet or probe card semiconductor device producing method
US7544522B2 (en) 2004-06-09 2009-06-09 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
JP4535494B2 (ja) * 2004-10-20 2010-09-01 ルネサスエレクトロニクス株式会社 薄膜プローブシートの製造方法および半導体チップの検査方法
KR100740026B1 (ko) 2004-10-20 2007-07-18 가부시끼가이샤 르네사스 테크놀로지 박막 프로브 시트 및 반도체 칩 검사 장치
KR100801395B1 (ko) * 2004-10-20 2008-02-05 가부시끼가이샤 르네사스 테크놀로지 프로브 시트의 제조 방법
JP2006118945A (ja) * 2004-10-20 2006-05-11 Renesas Technology Corp 薄膜プローブシートおよび半導体チップ検査装置
US7598100B2 (en) 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US8357933B2 (en) 2005-03-11 2013-01-22 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
US7776626B2 (en) 2005-03-11 2010-08-17 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7534629B2 (en) 2005-06-08 2009-05-19 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP2007005405A (ja) * 2005-06-21 2007-01-11 Renesas Technology Corp 半導体集積回路装置の製造方法
US7407823B2 (en) 2005-06-21 2008-08-05 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7501300B2 (en) 2005-06-29 2009-03-10 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7688086B2 (en) 2005-11-11 2010-03-30 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device and probe card
WO2007057990A1 (ja) * 2005-11-15 2007-05-24 Advantest Corporation 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
US8013624B2 (en) 2005-11-15 2011-09-06 Advantest Corporation Electronic device test apparatus and method of mounting of performance board in electronic device test apparatus
WO2007057944A1 (ja) * 2005-11-15 2007-05-24 Advantest Corporation 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
US8710855B2 (en) 2005-11-15 2014-04-29 Advantest Corporation Probe card holding apparatus with probe card engagement structure
US7537943B2 (en) 2006-10-24 2009-05-26 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
JP2017022403A (ja) * 2009-03-25 2017-01-26 エイアー テスト システムズ デバイスの集積回路を試験するためのシステム及びその使用方法
KR102066678B1 (ko) * 2019-10-30 2020-01-15 김재길 범프필름 타입 프로브카드

Also Published As

Publication number Publication date
US7541202B2 (en) 2009-06-02
KR100416675B1 (ko) 2004-01-31
KR100375116B1 (ko) 2003-03-08
WO1998052218A1 (fr) 1998-11-19
US20080009082A1 (en) 2008-01-10
US20020129323A1 (en) 2002-09-12
KR20010012353A (ko) 2001-02-15
US6305230B1 (en) 2001-10-23
US20040235207A1 (en) 2004-11-25
US6759258B2 (en) 2004-07-06
US7285430B2 (en) 2007-10-23
US20090209053A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
JPH1123615A (ja) 接続装置および検査システム
JP3315339B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
JP4465995B2 (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JP3553791B2 (ja) 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
EP0999451A2 (en) Connecting apparatus, method of fabricating wiring film with holder, inspection system and method of fabricating semiconductor element
TWI425215B (zh) A probe card, a semiconductor inspection apparatus, and a semiconductor device
US7423439B2 (en) Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device
JP3502874B2 (ja) 接続装置およびその製造方法
KR100938038B1 (ko) 전송 회로, 접속용 시트, 프로브 시트, 프로브 카드,반도체 검사 장치, 및 반도체 장치의 제조 방법
JP2001159643A (ja) 接続装置および検査システム
JP3645203B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置
JP3839347B2 (ja) 半導体装置の製造方法
JP2681850B2 (ja) プローブボード
JP3677027B2 (ja) 接続装置
JP2009098153A (ja) 薄膜プローブの製造方法
JP4246558B2 (ja) プローブ用配線基板及び半導体素子の製造方法
JP2002098736A (ja) 半導体デバイス試験装置
JP2004132699A (ja) 接続装置、半導体チップ検査装置及び接続装置の製造方法
JP2006071486A (ja) 接続装置、半導体チップ検査装置および半導体装置の製造方法
JP3563361B2 (ja) 半導体装置の製造方法
JP2004157127A (ja) 半導体装置の製造方法
JP4343853B2 (ja) 接続装置および接続装置の製造方法
JP3581677B2 (ja) 接続装置およびその製造方法
JP2008185596A (ja) 接続装置
JP2002139517A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040803