JP2001159643A - 接続装置および検査システム - Google Patents

接続装置および検査システム

Info

Publication number
JP2001159643A
JP2001159643A JP34291999A JP34291999A JP2001159643A JP 2001159643 A JP2001159643 A JP 2001159643A JP 34291999 A JP34291999 A JP 34291999A JP 34291999 A JP34291999 A JP 34291999A JP 2001159643 A JP2001159643 A JP 2001159643A
Authority
JP
Japan
Prior art keywords
contact
group
support member
pressing
multilayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34291999A
Other languages
English (en)
Other versions
JP3715160B2 (ja
Inventor
Susumu Kasukabe
進 春日部
Terutaka Mori
照享 森
Katsuhisa Tanaka
勝久 田中
Taro Hagiwara
太郎 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP34291999A priority Critical patent/JP3715160B2/ja
Publication of JP2001159643A publication Critical patent/JP2001159643A/ja
Application granted granted Critical
Publication of JP3715160B2 publication Critical patent/JP3715160B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【課題】接触端子群のならい動作を確実にして、接触端
子及び半導体素子等の電極の損傷を防止する接続装置及
び検査システムの提供。 【解決手段】被検査対象物上に電極と接触して電気信号
の授受を行うための接続装置において、支持部材7と、
多層フィルム6と、多層フィルムの押さえ部材8、22
と、押さえ部材の仮平行だし支え部材10と、各接触端
子先端を各電極に接触させる接触圧付与手段13と、複
数のスプリング性を有した押圧機構13、14で押さえ
部材を仮平行だし支え部材に押し当てて支えた状態か
ら、接触端子群4の先端面を電極群の面に接触させるこ
とによって、押さえ部材を仮平行だし支え部材から浮上
させて接触端子群の先端面が電極群の面に倣って平行出
しされるように押さえ部材を支持部材に対して係合させ
るコンプライアンス機構13a、14aとを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、対接する電極に接
触した接触端子を通して電極に電気信号を伝送して半導
体素子あるいは配線基板等の被検査対象物の良否判定を
実施する接続装置および検査システムに関し、特に、半
導体素子等の被検査対象物の狭ピッチ多ピンの電極に対
して、所望の荷重を加えて確実に接触し、半導体素子等
の被検査対象物の電気信号検査を行う接続装置および検
査システムに関するものである。
【0002】
【従来の技術】半導体素子の製造方法および半導体素子
へのプロービング方法を含めて接続装置および検査シス
テムの従来技術としては、特開平7−7056号公報
(従来技術1)、特開平10−308423号公報(従
来技術2)および特開平11−23615号公報(従来
技術3)等において知られている。従来技術1には、薄
膜支持フレームと、この支持フレームに固定されたフレ
キシブルな薄膜と、試験される装置の接触パッド上に加
圧されるように薄膜の外面の中央領域に設けられた複数
の試験プローブ接触子と、各プローブ接触子を試験回路
へ接続する薄膜上の複数の導電性トレースと、プローブ
試験接触子が試験されるべき装置の接触パッド上に加圧
されたときに前記薄膜中央領域を自動的に回動させる手
段(中央領域の薄膜の内面に固定された加圧プレートと
この加圧プレートの中央をピボット的に加圧する頭部が
半球形のピボットポストとからなる)とを具備した自己
水平化薄膜試験プローブが記載されている。
【0003】また、従来技術2、3には、支持部材と、
先端を尖らせた接触端子をプロービング側の領域部に複
数並設し、該各接触端子に電気的につながって引き出さ
れる複数の引き出し用配線と絶縁膜を挾んでグランド層
とを有する多層フィルムと、多層フィルムにおける裏側
に前記領域を囲むように固定された枠と、前記多層フィ
ルムにおける前記領域の弛みをなくすように領域部を張
り出させる部分を有して前記枠を取り付ける押さえ部材
と、前記各接触端子の先端を各電極に接触させるための
接触圧を前記支持部材から前記押さえ部材に対して付与
する接触圧付与手段と、前記接触端子群の先端面を前記
電極群の面に接触させる際、接触端子群の先端面が電極
群の面に倣って平行出しされるように前記押さえ部材を
前記支持部材に対して係合させるコンプライアンス機構
とを備えた接続装置が記載されている。
【0004】
【発明が解決しようとする課題】上記従来技術1は、接
触端子を加圧するために薄膜の周辺部を完全に固定し、
薄膜全体が伸びた状態で、加圧する方式である。したが
って加圧プレートと被検査対象物との平行出しは薄膜の
張力に依存しており、動作できる角度にも限界がある。
加圧時にはより多くの引っ張り力が薄膜にかかってしま
うため、断線してしまう可能性がある。また、薄膜が伸
びた状態であるため、接触端子個別の変位も小さくなっ
てしまう。さらに、ピボットポストと加圧プレートに
は、初期的な平行だし機構がなく、かなり傾いた状態で
被検査対象物に片当たりしてしまう可能性もあり、被検
査対象物を損傷する恐れが大きい。
【0005】また、従来技術2および3では、接触端子
群が被検査対象面に接触していない初期の状態での押さ
え部材の平行出しを多層フィルムの周辺の弛みに頼って
いるため、不安定であり、実際に接触端子群を被検査対
象面に対して接触させた際、片当たりが生じて平行出し
ならいが円滑に実行することが難しい課題を有してい
る。しかも、従来技術2および3では、接触圧荷重も、
平行出しならいも、センターピボットの周囲に設けられ
たスプリングプローブで行われるため、両立するように
スプリング圧を設定することも難しく、さらに押さえ部
材が横方向に大きくずれてしまうという課題を有してい
た。以上説明したように、何れの従来技術においても、
半導体素子等の被検査対象物の高密度化に伴う狭ピッチ
多ピンへのプロービングを、被検査対象物および接触端
子を損傷させることなく、低荷重で安定して実現しよう
とする点について、十分考慮されていなかった。
【0006】本発明の目的は、上記課題を解決すべく、
接触端子群を半導体素子等の電極群に対して低荷重で平
行に近い状態で加圧しはじめるようにして接触端子群の
ならい動作を確実にして、接触端子および半導体素子等
の電極の損傷を防止することができるようにした接続装
置および検査システムを提供することにある。また、本
発明の他の目的は、接触端子群が被接触対象の電極群に
接触しはじめてから、全接触端子群が全電極群に接触し
て、その後もある程度加圧する(押し込まれる)までの
微小な変位(100〜200μm程度)の間、ほぼ一定
の所望の荷重を保持でき、しかも接触端子群のならい動
作を確実にして、接触端子および半導体素子等の電極の
損傷を防止することができるようにした接続装置および
検査システムを提供することにある。また、本発明の更
に他の目的は、接触端子群が半導体素子等の電極群と接
触する際の位置精度を良好にして、接触端子群が確実に
半導体素子等の電極群にプロービングができるようにし
た接続装置および検査システムを提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、被検査対象物上に配列された電極と電気
的に接触して電気信号の授受を行うための接続装置およ
びその検査システムにおいて、前記接続装置を支持する
支持部材と、前記接続装置の接触端子をプロービング側
の領域部に複数並設し、該各接触端子に電気的につなが
って周辺部に引き出される複数の引き出し用配線を有す
る多層フィルムと、該多層フィルムを取り付ける押さえ
部材と、前記支持部材に取り付けられ、前記押さえ部材
をスプリング性を有した押圧機構で押圧した際、前記押
さえ部材の一部を押しつけることにより仮平行だしして
支える仮平行だし支え部材と、前記各接触端子の先端を
各電極に接触させるための接触圧を前記支持部材から前
記押さえ部材に対して付与する接触圧付与手段と、前記
接触端子群の先端面を前記電極群の面に接触させる際、
前記押圧機構で押圧される押さえ部材を前記仮平行だし
支え部材から浮上させて接触端子群の先端面が電極群の
面に倣って平行出しされるように前記押さえ部材を前記
支持部材に対して係合させるコンプライアンス機構とを
備えたことを特徴とする接続装置およびその検査システ
ムである。
【0008】また、本発明は、被検査対象物上に配列さ
れた電極と電気的に接触して電気信号の授受を行うため
の接続装置およびその検査システムにおいて、前記接続
装置を支持する支持部材と、前記接続装置の接触端子を
プロービング側の領域部に複数並設し、該各接触端子に
電気的につながって周辺部に引き出される複数の引き出
し用配線を有する多層フィルムと、前記多層フィルムに
おける前記領域部の弛みをなくすようにして多層フィル
ムを取り付ける押さえ部材と、前記支持部材に取り付け
られ、前記押さえ部材をスプリング性を有した押圧機構
で押圧した際、前記押さえ部材の一部を押しつけること
により仮平行だしして支える仮平行だし支え部材と、前
記各接触端子の先端を各電極に接触させるための接触圧
を前記支持部材から前記押さえ部材に対して付与する接
触圧付与手段と、前記接触端子群の先端面を前記電極群
の面に接触させる際、前記押圧機構で押圧される押さえ
部材を前記仮平行だし支え部材から浮上させて接触端子
群の先端面が電極群の面に倣って平行出しされるように
前記押さえ部材を前記支持部材に対して係合させるコン
プライアンス機構とを備えたことを特徴とする接続装置
およびその検査システムである。
【0009】また、本発明は、前記接続装置およびその
検査システムにおける接触圧付与手段は、前記支持部材
から前記押さえ部材の中心部に対して押圧力を付与する
ようにスプリング性を有する押圧機構(例えばスプリン
グプランジャ)で構成することを特徴とする。また、本
発明は、前記接続装置およびその検査システムにおける
仮平行だし支え部材は、前記押さえ部材が所望の値以上
に横ずれが生じないように前記押さえ部材を上下動可能
に案内する機能を有することを特徴とする。また、本発
明は、前記接続装置およびその検査システムにおける仮
平行だし支え部材は、下端に支え部を有する筒状体で形
成することを特徴とする。以上説明したように、前記構
成によれば、半導体素子の高密度化に伴う狭ピッチ多ピ
ンへのプロービングを、被検査対象物および接触端子を
損傷させることなく、低荷重で安定してすることができ
る。
【0010】また、前記構成によれば、多層フィルムに
おける接触端子を並設した領域部の弛みをなくすと共
に、あらかじめある程度平行出ししておく機構および傾
きを補正してならわせるためのコンプライアンス機構を
設けることによって、接触端子の群を被検査対象物上の
電極の群に、1ピン当たり低荷重(3〜150mN程
度)で、単に押しつけることによって、安定した接続を
実現することができる。特に、多層フィルムを取り付け
た押さえ部材を、仮平行だし支え部材に複数のスプリン
グプランジャで押し当てることにより、機械精度および
組立精度の範囲であらかじめある程度平行だししておく
ことができ、片当たりを極力少なくして、直ちに被接触
対象面に安定してならわせることができ、その結果、半
導体素子の高密度化に伴う狭ピッチ多ピンへのプロービ
ングを、被検査対象物および接触端子を損傷させること
なく、低荷重で安定してすることができる。
【0011】
【発明の実施の形態】本発明に係る接続装置および検査
システムの実施の形態について図面を用いて説明する。
被検査対象の一例であるLSI用の半導体素子(チッ
プ)2は、図6に示すようにウエハ1に多数並設されて
形成され、その後切り離されて使用に供される。図6
(a)はLSI用の半導体素子2が多数並設されたウエ
ハ1を示す斜視図であり、図6(b)は1個の半導体素
子2を拡大して示した斜視図である。半導体素子2の表
面には、周辺に沿って多数の電極3が配列されている。
ところで、半導体素子は高集積化に伴って上記電極3が
高密度化および狭ピッチ化が更に進む状況にある。電極
の狭ピッチ化としては、0.2mm程度以下で、例え
ば、0.13mm、0.1mm、それ以下となってきて
おり、電極の高密度化としては、周辺に沿って、1列か
ら2列へ、更に全面に配列される傾向となってきてい
る。
【0012】本発明に係る接続装置(プロービング装
置)は、ウエハの状態において、多数並設された半導体
素子の内、1個または多数個の半導体素子について同時
に、所望の接触圧(1ピン当たり3〜150mN程度)
で半導体素子の電極に確実に接続させて、テスタにより
各半導体素子について動作試験を行うものである。即
ち、本発明に係る接続装置(プロービング装置)は、上
記電極の高密度化および狭ピッチ化に対応でき、しかも
多数個チップ同時プロービングによる検査を可能にする
ものである。
【0013】まず、本発明に係る接続装置の第1の実施
の形態について図1および図3を用いて説明する。図1
(a)は、本発明に係る接続装置の第1の実施の形態の
要部を示す断面図であり、図1(b)は、その主要部品
を分解して図示した斜視図である。本接続装置の第1の
実施の形態は、支持部材(上部固定板)7と、該支持部
材7の中央部に高さ方向に調整可能に固定され、下部先
端に球13aを有してセンターピボットの働きをし、押
圧力を付与するばね13bを装填したセンタースプリン
グプランジャ13と、該センタースプリングプランジャ
13を中心に3方向に対称に上記支持部材7に固定設置
され、下部先端に球14aを有し、押圧力を付与するば
ね14bを装填した3個のスプリングプランジャ14
と、多層フィルム6に接着固定された押さえ板8aと該
押さえ板8aにねじ止め固定した押さえ板保持基板8b
とからなる押さえ部材8と、上記多層フィルム6の中央
に形成された接触端子群4が半導体素子2の電極群3
(被接触対象面)と接触していないとき、各スプリング
プランジャ13および14の先端の球と上記押さえ板保
持基板8bとの係合を維持させるために上記押さえ板保
持基板8bの下方への動きを規制し、しかも上記押さえ
板保持基板8bの横方向のずれを±5μm〜±15μm
程度に規制するように案内(ガイド)し、上記支持部材
7の下面に取付けられた下部に支え部を有する筒状体か
らなる仮平行だし支え部材10とを備え、上記スプリン
グプランジャ13および14を、装填しているばね(ス
プリング)13b、14bによる押圧力により球13
a、14bを介して押さえ板保持基板8bに対して押し
付け係合させながら、押さえ部材8を中央部に設置した
センタースプリングプランジャ13の先端の球13aに
より微傾動可能に保持し、該センタースプリングプラン
ジャ13および周囲に設置した低荷重(1プランジャ当
たり1.5N程度)のスプリングプランジャ14によ
り、所望のほぼ一定の押付け力(例えば、図4に示す2
50ピン程度の場合、押し込み量150μmで30N程
度、図3に示す500ピン程度の場合、押し込み量15
0μmで70N程度)を付与する(押圧する)構造のコ
ンプライアンス機構である。なお、押さえ板保持基板8
bの上面中央には、球13aと係合する円錐溝が形成さ
れている。
【0014】上記多層フィルム6は、図1(a)(b)
に示すように、シートのプロービング側の中央領域部に
半導体素子2の電極群3と接触するための接触端子群4
を形成し、4つの周辺部に多層配線基板50との信号授
受のための電極群5を形成し、該接触端子群4と電極群
5との間に多数の引き出し配線20と絶縁層を挾んでグ
ランド層とを形成した多層薄膜で形成される。更に、上
記接触端子群4を形成した領域の多層フィルム6の裏面
には、押さえ板8aが接着固定され、信号授受のための
多層フィルム6の周辺の電極群5を形成した部分の裏面
には、電極押さえ板9が接着固定される。更に、上記押
さえ板8aは、押さえ板保持基板8bにねじ止めされ
る。この押さえ板保持基板8bは、仮平行だし支え部材
10によって横方向のずれを±5μm〜±20μm程度
に規制するように案内(ガイド)され、常に、センター
スプリングプランジャ13の下部先端の球13aが、押
さえ板保持基板8bの上面中央に形成された円錐溝と係
合するように構成される。この場合、押さえ板保持基板
8bの外径(外形が四角、多角形、円、楕円等の形状を
含む)と仮平行だし支え部材(下部に支え部を有する筒
状体からなる。)10の内径(内形が四角、多角形、
円、楕円等の形状を含む)との間の間隙が片側で5μm
〜20μm程度である。特に、押さえ板保持基板8bが
仮平行だし支え部材10によって、2次元的に高精度
(片側で5μm〜20μm程度以下)に位置決めされる
ので、接触端子群4を半導体素子2の電極群3に対して
高精度にプロービングをすることができる。押さえ板保
持基板8bの外径および仮平行だし支え部材10の内径
が円形でも2次元的に位置決めされるので、使用するこ
とが可能となる。このように円形形状にすれば、加工は
容易となる。
【0015】また、押さえ板保持基板8bの下部の四角
形部分8cの形状に合わせて、仮平行だし支え部材10
の下部の押し付け部分10aの形状を、該押さえ板保持
基板8bの下部の四角形部分8cとのクリアランス(5
〜20μm程度)を確保した四角形形状にすれば、図2
(b)に示すように押さえ板保持基板8bの上部の外径
および仮平行だし支え部材10の上部の内径が両者とも
加工が容易な円形としても高精度に位置決めが可能とな
る。そして、多層フィルム6の周辺の電極群5を多層配
線基板50の内周部に配列された電極群に接触させ、つ
いで上記支持部材7の外枠部分を多層配線基板50の内
周部に取り付けることにより、図1(a)に示す接続装
置が得られる。なお、多層フィルム6の周辺の電極群5
と多層配線基板50の内周部に配列された電極群との接
続は、電極押さえ板9をねじで押圧することによって行
われる。なお、多層フィルム6については、例えば、特
開平10−308423号公報および特開平11−23
615号公報に記載された方法を用いて製造することが
できる。
【0016】ところで、従来技術(特開平10−308
423号公報、特開平11−23615号公報)と比較
して本接続装置の特徴とするところは、次に説明するこ
とである。 (1)押さえ部材8を微傾動可能に球13aを介して係
合させる中央部のセンタースプリングプランジャ13に
も、微小な変位(例えば、0.2mm程度のストロー
ク)の範囲ではほぼ一定のばね圧を有するばね(押圧手
段)13bを内蔵したことにある。これにより、センタ
ースプリングプランジャ13は、その先端の球13aに
より、ならい機構(コンプライアンス機構)の働きをす
ると同時に、内蔵したばね(押圧手段)13bにより、
微小な変位(例えば、0.2mm程度のストローク)の
範囲では、ほぼ所望の一定の接触荷重を付加することが
できる。即ち、センタースプリングプランジャ13によ
り、押さえ部材8の微傾動に関係無く中心部から接触端
子群4に対して所望の一定の接触荷重を付与することが
できる。
【0017】(2)接触端子群4を形成した領域の多層
フィルム6の裏面に接着固定された押さえ部材8は、接
触端子群4が被接触対象面(半導体素子2の電極群3)
と接触していないとき仮平行だし支え部材10によって
下方向の動きが規制されて平行だしされると共にスプリ
ングプランジャ13および14との係合を維持し、しか
も仮平行だし支え部材10によって横方向にずれが生じ
ないように上下動可能に案内されるので、3つのスプリ
ングプランジャ14からの押圧力によって接触端子群4
の被接触対象面に対して平行だしならい(左右の接触圧
の均一化)がなされる。なお、接触端子群4が被接触対
象面に接触して所望の接触荷重を付与した際、押さえ板
保持基板8bの下面は、仮平行だし支え部材10から離
間(浮上)することになる。また、押さえ部材8は、仮
平行だし支え部材10に対して、仮平行維持が可能なよ
うに、あらかじめ機械精度および組立精度(40μm以
内程度)で、取り付けられている。即ち、初期状態で
は、押さえ部材8の両端が仮平行だし支え部材10で支
えられるので、接触端子群4を被接触対象面(半導体素
子等の電極群)に対して低荷重で平行に近い状態で加圧
をしはじめることが可能なり、その結果被接触対象面に
対する接触端子群のならい動作を確実にして、片当たり
による接触端子および半導体素子等の電極の損傷を防止
することができる。
【0018】このように押さえ部材8の下方向の動きを
仮平行だし支え部材10で支え、上記押さえ部材8に対
して上記センタースプリングプランジャ13を主に接触
荷重を付与すると共に微傾動可能に係合させ、スプリン
グプランジャ14で左右の接触圧の均一化(平行だしな
らい)を図ることにある。即ち、複数のスプリングプラ
ンジャ14で押さえ部材8を、接続装置本体である支持
部材7に固定された仮平行だし支え部材10に押し当て
ることにより、機械精度および組立精度の範囲(例え
ば、20〜40μm程度)であらかじめある程度平行だ
ししておくことができるので、実際に接触端子群4を被
接触対象面に接触させて食い込ませた際片当たりを極力
少なくして、直ちに被接触対象面にならわせることが可
能となる。
【0019】その結果、図3に示すような押し込み量
(変位)と荷重との関係が得られる。即ち、接触端子群
4を被接触対象面に接触させた際、主としてセンタース
プリングプランジャ13による押圧力により0.15m
m程度のストロークで、1ピン当たり0.145N程度
(500ピンで72.5N程度)のほぼ一定値を実現す
ることが可能となり、しかも予め押さえ板保持基板8b
の両端を仮平行だし支え部材10で支えて40μm以下
で平行だしされた状態から、センタースプリングプラン
ジャ13の周辺に等角度間隔で配置された複数のスプリ
ングプランジャ14からの低荷重の押圧力によって接触
端子群4が被接触対象面に対して平行だしならいに移行
されるので、接触端子群4の被接触対象面に対する平行
だしならい(左右の接触圧の均一化)を確実に高信頼度
で実現することができる。
【0020】次に、本発明に係る接続装置の第2の実施
の形態を図2および図4を用いて説明する。図2(a)
は、本発明に係る接続装置の第2の実施の形態の要部を
示す断面図であり、図2(b)は、その主要部品を分解
して図示した斜視図である。本接続装置の第2の実施の
形態における第1の実施の形態と相違する点は、多層フ
ィルム6の裏面への押さえ部材22の取付け方法および
その構造にある。即ち、局部押さえ部材22を、多層フ
ィルム6の接触端子群4が形成された領域の外側の裏面
に接着固定された枠21と、多層フィルム6の接触端子
群4が形成された領域の裏面との間にシリコーンシート
などの緩衝材23を挾むための局所的な凸部(例えば枠
状の突起)を中央部に有し、上記枠21にねじ止めされ
る局部押さえ部材22aと、該局部押さえ部材22aに
ねじ止めされる局部押さえ板保持基板22bとにより構
成する。そして、この局部押さえ板保持基板22bと仮
平行だし支え部材10との関係は、第1の実施の形態に
おける押さえ板保持基板8bと仮平行だし支え部材10
との関係と同様である。図2に示す場合、局部押さえ板
保持基板22bの側面(外周面)には、局部押さえ板保
持基板22bが仮平行だし支え部材10に対してより多
く傾動可能なように円弧形状に形成している。第1の実
施の形態においても、押さえ板保持基板8bの側面(外
周面)を円弧形状に形成してもよい。このように、局部
押さえ板保持基板22bおよび押さえ板保持基板8bの
側面(外周面)を円弧形状に形成した場合、局部押さえ
板保持基板22bおよび押さえ板保持基板8bの外径
(外形が四角、多角形、円、楕円等の形状を含む)と仮
平行だし支え部材10の内径(内形が四角、多角形、
円、楕円等の形状を含む)との間の間隙を片側で例えば
5μm程度に狭めることも可能となる。
【0021】以上説明した第2の実施の形態において
も、第1の実施の形態と同様な作用効果を得ることがで
きる。その結果、図4に示すような押し込み量(変位)
と荷重との関係が得られる。即ち、接触端子群4を被接
触対象面に接触させた際、主としてセンタースプリング
プランジャ13による押圧力により0.15mm程度の
ストロークで、1ピン当たり0.145N程度(250
ピンで36N程度)のほぼ一定値を実現することが可能
となり、しかも予め局部押さえ板保持基板22bの両端
を仮平行だし支え部材10で支えて40μm以下で平行
だしされた状態から、センタースプリングプランジャ1
3の周辺に等角度間隔で配置された複数のスプリングプ
ランジャ14からの低荷重の押圧力によって接触端子群
4が被接触対象面に対して平行だしならいに移行される
ので、接触端子群4の被接触対象面に対する平行だしな
らい(左右の接触圧の均一化)を確実に高信頼度で実現
することができる。
【0022】更に、第2の実施の形態の場合、中央部に
局所的な凸部を有する局部押さえ部材22aを枠21に
ねじ締め固定する際、多層フィルム6における接触端子
群4が形成された領域がシリコーンシートなどの緩衝材
23を介して適宜に押し出されて張り出されて弛みをな
くすことが可能なる。その結果、弛みがなくなることに
より、第1の実施の形態よりも、接触端子群4の均一性
を良くすること、即ち接触端子群4の平坦度を高精度に
確保することが可能となる。また、緩衝材23は、当
然、接触端子群4が被接触対象面に接触した際の緩衝の
役目も果たすことができる。
【0023】次に、以上説明した本発明に係る接続装置
(プロービング装置)を用いて被検査対象である半導体
素子(チップ)に対する電気的特性検査について図5を
用いて説明する。図5は、本発明に係る検査装置の全体
構成を示す図である。検査装置は、半導体装置の製造に
おけるウエハプローバとして構成されている。この検査
装置は、被検査対象である半導体ウエハ1を支持する試
料支持系160と、被検査対象(ウエハ)1の電極群3
に接触して電気信号の授受を行なうプローブ系120
と、試料支持系160の動作を制御する駆動制御系15
0と、被検査対象1の温度制御を行なう温度制御系14
0と、半導体素子(チップ)2の電気的特性の検査を行
なうテスタ170とで構成される。この半導体ウエハ1
は、多数の半導体素子(チップ)が配列され、各半導体
素子の表面には、半導体素子の高集積化に伴って外部接
続電極としての電極群3が配列されている。試料支持系
160は、半導体ウエハ1を着脱自在に載置してほぼ水
平に設けられた試料台162と、この試料台162を支
持するように垂直に配置される昇降軸164と、この昇
降軸164を昇降駆動する昇降駆動部165と、この昇
降駆動部165を支持するX−Yステージ167とで構
成される。X−Yステージ167は、筐体166の上に
固定される。昇降駆動部165は、例えば、ステッピン
グモータなどから構成される。試料台162の水平およ
び垂直方向における位置決め動作は、X−Yステージ1
67の水平面内における移動動作と、昇降駆動部165
による上下動などとを組み合わせることにより行われ
る。また、試料台162には、図示しない回動機構が設
けられており、水平面内における試料台162の回動変
位が可能にされている。
【0024】試料台162の上方には、プローブ系12
0が配置される。即ち、ブローブ系120は、図1また
は図2に示す如く筐体166上に取り付けられる多層配
線基板50に装着された接続装置(プロービング装置)
によって構成され、試料台162に平行に対向する姿勢
で設けられる。多層フィルム6に設けられた接触端子群
4は、引出し用配線20を介して、多層配線基板50の
電極50aおよびビア50dと、内部配線50bとを通
して、多層配線基板50に設けられた接続端子50cに
接続され、該接続端子50cに接続されるケーブル17
1を介して、テスタ170と接続される。駆動制御系1
50は、ケーブル172を介してテスタ170と接続さ
れる。また、駆動制御系150は、試料支持系160の
各駆動部のアクチュエータに制御信号を送って、その動
作を制御する。すなわち、駆動制御系150は、内部に
コンピュータを備え、ケーブル172を介して伝達され
るテスタ170のテスト動作の進行情報に合わせて、試
料支持系160の動作を制御する。また、駆動制御系1
50は、操作部151を備え、駆動制御に関する各種指
示の入力の受付、例えば、手動操作の指示を受け付け
る。試料台162には、半導体素子2を加熱させるため
のヒータ141が備えられている。温度制御系140
は、試料台162のヒータ141あるいは冷却治具を制
御することにより、試料台162に搭載された半導体ウ
エハ1の温度を制御する。また、温度制御系140は、
操作部151を備え、温度制御に関する各種指示の入力
の受付、例えば、手動操作の指示を受け付ける。
【0025】以下、検査装置の動作について説明する。
まず、被検査対象である半導体ウエハ1は、試料台16
2の上に位置決めして載置され、X−Yステージ167
および回動機構を駆動制御し、半導体ウエハ1上に配列
された複数個の半導体素子上に形成された電極群3を、
接続装置に並設された多数の接触端子群4の直下に位置
決めする。その後、駆動制御系150は、昇降駆動部1
65を作動させて、多数の電極(被接触材)3の全体の
面が接触端子の先端に接触した時点から150μm程度
押し上げる状態になるまで試料台162を上昇させるこ
とによって、多層フィルム6において多数の接触端子が
並設された領域部4aを張り出させて平坦度を高精度に
確保された接触端子群4における接触端子の各々の先端
を、コンプライアンス機構により半導体素子に配列され
た多数の電極群(全体)3の面に追従するように倣って
平行出しすると共に、主にスプリングプランジャ13の
押圧力により0.15mm程度のストロークで、1ピン
当たり0.145N程度のほぼ一定値の接触荷重を付与
することによって半導体ウエハ1上に配列された各被接
触材(電極)に倣って均一な荷重(1ピン当たり3〜1
50mN程度)に基づく押し込みによる接触が行われ、
接触端子群4と電極群3との間において低抵抗(0.0
1Ω〜0.1Ω)で接続されることになる。
【0026】特に、本発明に係る接続装置においては、
前述したように、主にセンタースプリングプランジャ1
3の押圧力により0.15mm程度のストロークで、1
ピン当たり0.145N程度のほぼ一定値の接触荷重を
付与し、しかも周辺に設けられた複数のスプリングプラ
ンジャ14からの低荷重の押圧力で容易に平行出し倣い
ができるように構成したので、従来技術(特開平10−
308423号公報、特開平11−23615号公報)
のようにセンタピボットの周辺に設けられた複数のスプ
リングプローブで接触荷重と平行出し倣いとを併用する
場合に比較して、確実に高信頼度で所望の接触荷重と平
行だしならいとを得ることができ、その結果、均一な荷
重(1ピン当たり3〜150mN程度)に基づく押し込
みによる接触が確実に行われ、接触端子群4と電極群3
との間において確実に高信頼度で低抵抗(0.01Ω〜
0.1Ω)で接続させることが可能となる。
【0027】さらに、ケーブル171、配線基板50、
多層フィルム6、および接触端子4を介して、半導体ウ
エハ1に形成された半導体素子とテスタ170との間
で、動作電力や動作試験信号などの授受を行い、当該半
導体素子の動作特性の可否などを判別する。さらに、上
記の一連の試験動作が、半導体ウエハ1に形成された複
数の半導体素子の各々について実施され、動作特性の可
否などが判別される。
【0028】本実施の形態によれば、多層フィルムに接
触端子を形成した領域部の弛みをなくすと共に平行出し
するコンプライアンス機構を設けることによって、接触
端子の群を被検査対象物上の電極の群に、1ピン当たり
低荷重(3〜150mN程度)で、単に押しつけること
によって、0.05Ω〜0.1Ω程度の低抵抗で安定し
た接続を実現することができる。
【0029】即ち、本実施の形態によれば、以下の諸効
果を実現した。本実施の形態によれば、多層フィルムに
おける接触端子を並設した領域部の弛みをなくすと共
に、あらかじめある程度平行出ししておく機構および傾
きを補正してならわせるためのコンプライアンス機構を
設けることによって、接触端子の群を被検査対象物上の
電極の群に、1ピン当たり低荷重(3〜150mN程
度)で、単に押しつけることによって、安定した接続を
実現することができる。特に、多層フィルムを取り付け
た押さえ部材を、該押さえ部材の該多層フィルムを取り
付けた反対部分でつり下げるように接続装置本体に固定
された押さえ部材仮平行だし板に複数のスプリングプラ
ンジャーで、該押さえ部材を押さえ部材仮平行だし板に
押し当てることにより、機械精度および組立精度の範囲
(例えば、20〜40μm程度)であらかじめある程度
平行だししておくことができ、片当たりを極力少なくし
て、直ちに被接触面にならわせることができる。
【0030】また、本実施の形態によれば、多層フィル
ムを取り付けた押さえ部材と接続装置本体に固定された
押さえ部材平行だし板とのクリアランスを小さく(例え
ば、15μm程度)することにより、接触端子が半導体
素子の電極群と接触する位置精度が良好な(例えば、3
0μm以内)接続装置を実現することができる。また、
本実施の形態によれば、球状の先端部を有したスプリン
グプランジャーを使用することにより、コンプライアン
ス機構にばね性を付加させることにより、接続装置の接
触端子を被接触対象の電極に接触させる場合に、該接触
端子が該電極に接触しはじめてから、全接触端子が全電
極に接触して、その後もある程度加圧する(押し込まれ
る)までの微小な変位(100〜200μm程度)の
間、ほぼ一定の所望の荷重を保持できる加圧機構を実現
することができる。
【0031】
【発明の効果】本発明によれば、接触端子群を半導体素
子等の電極群に対して低荷重で平行に近い状態で加圧し
はじめるようにして接触端子群のならい動作を確実にし
て、接触端子および半導体素子等の電極の損傷を防止す
ることができ、その結果、接触端子の群を被検査対象物
上の電極の群に、1ピン当たり低荷重(3〜150mN
程度)で、単に押しつけることによって、0.05Ω〜
0.1Ω程度の低抵抗で安定した接続を実現することが
できる効果を奏する。
【0032】また、本発明によれば、接触端子群が被接
触対象の電極群に接触しはじめてから、全接触端子群を
全電極群に接触して、その後もある程度加圧する(押し
込まれる)までの微小な変位(100〜200μm程
度)の間、ほぼ一定の所望の荷重を保持でき、しかも接
触端子群のならい動作を確実にして、接触端子および半
導体素子等の電極の損傷を防止することができるように
した接続装置および検査システムを実現することができ
る。
【0033】また、本発明によれば、接触端子群が半導
体素子等の電極群と接触する際の位置精度を良好にし
て、接触端子群が確実に半導体素子等の電極群にプロー
ビングができるようにした接続装置および検査システム
を実現することができる。また、本発明によれば、ウエ
ハの状態において、多数並設された半導体素子(チッ
プ)の内、1個または多数個の半導体素子の電極に確実
に接続させて、テスタにより各半導体素子について動作
試験を行うことができる。即ち、前記構成によれば、電
極の高密度化および狭ピッチ化に対しても、チップ電極
に損傷を与えない状態で多数個チップ同時プロービング
による検査を可能にすることができる。
【図面の簡単な説明】
【図1】(a)は、本発明に係る接続装置の第1の実施
の形態における押さえ部材を含んだ多層フィルムの要部
を示す断面図であり、(b)はその主要部品を分解して
図示した斜視図である。
【図2】(a)は、本発明に係る接続装置の第2の実施
の形態における局所押さえ部材および枠を含んだ多層フ
ィルムの要部を示す断面図であり、(b)はその主要部
品を分解して図示した斜視図である。
【図3】本発明に係る接続装置の第1の実施の形態の接
続装置の押し込み量と荷重の関係を示す図である。
【図4】本発明に係る接続装置の第2の実施の形態の接
続装置の押し込み量と荷重の関係を示す図である。
【図5】本発明に係る検査システムの一実施の形態を示
す全体概略構成を示す図である。
【図6】(a)は、半導体素子(チップ)が配列された
被接触対象であるウエハを示す斜視図であり、(b)は
半導体素子(チップ)を示す斜視図である。
【符号の説明】
1…ウエハ、2…半導体素子(チップ)、3…電極群
(被接触材)、4…接触端子群、5…電極、6…多層フ
ィルム、7…支持部材(上部固定板)、8…押さえ部
材、8a…押さえ板、8b…押さえ板保持基板、9…電
極押さえ板、10…仮平行だし支え部材、13…センタ
ースプリングプランジャ、13a…球、13b…ばね、
14…スプリングプランジャ、14a…球、14b…ば
ね、20…引き出し配線、21…枠、22a…局部押さ
え部材、22b…局部押さえ部材保持基板、23…緩衝
材、50…多層配線基板、50a…電極、50b…内部
配線、50c…接続端子、50d…ビア、120…プロ
−ブ系、140…温度制御系、141…ヒータ、150
…駆動制御系、151…操作部、160…試料支持系、
162…試料台、164…昇降軸、165…昇降駆動
部、166…、167…X−Yステージ、170…テス
タ、171…ケーブル、172…ケーブル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 勝久 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 萩原 太郎 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 2G003 AA07 AA10 AB01 AG04 AG12 AG16 AG20 AH05 2G011 AA17 AB01 AB04 AC06 AC14 AC31 AD01 AE03 AE11 AF07 2G032 AF01 AL03 4M106 AA01 AA02 BA01 DD06 DD10 DD13 DD17

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】被検査対象物上に配列された電極と電気的
    に接触して電気信号の授受を行うための接続装置におい
    て、 前記接続装置を支持する支持部材と、 前記接続装置の接触端子をプロービング側の領域部に複
    数並設し、該各接触端子に電気的につながって周辺部に
    引き出される複数の引き出し用配線を有する多層フィル
    ムと、 該多層フィルムを取り付ける押さえ部材と、 前記支持部材に取り付けられ、前記押さえ部材をスプリ
    ング性を有した押圧機構で押圧した際、前記押さえ部材
    を仮平行だしして支える仮平行だし支え部材と、 前記各接触端子の先端を各電極に接触させるための接触
    圧を前記支持部材から前記押さえ部材に対して付与する
    接触圧付与手段と、 前記接触端子群の先端面を前記電極群の面に接触させる
    際、前記押圧機構で押圧される押さえ部材を前記仮平行
    だし支え部材から浮上させて接触端子群の先端面が電極
    群の面に倣って平行出しされるように前記押さえ部材を
    前記支持部材に対して係合させるコンプライアンス機構
    とを備えたことを特徴とする接続装置。
  2. 【請求項2】被検査対象物上に配列された電極と電気的
    に接触して電気信号の授受を行うための接続装置におい
    て、 前記接続装置を支持する支持部材と、 前記接続装置の接触端子をプロービング側の領域部に複
    数並設し、該各接触端子に電気的につながって周辺部に
    引き出される複数の引き出し用配線を有する多層フィル
    ムと、 前記多層フィルムにおける前記領域部の弛みをなくすよ
    うにして多層フィルムを取り付ける押さえ部材と、 前記支持部材に取り付けられ、前記押さえ部材をスプリ
    ング性を有した押圧機構で押圧した際、前記押さえ部材
    を仮平行だしして支える仮平行だし支え部材と、 前記各接触端子の先端を各電極に接触させるための接触
    圧を前記支持部材から前記押さえ部材に対して付与する
    接触圧付与手段と、 前記接触端子群の先端面を前記電極群の面に接触させる
    際、前記押圧機構で押圧される押さえ部材を前記仮平行
    だし支え部材から浮上させて接触端子群の先端面が電極
    群の面に倣って平行出しされるように前記押さえ部材を
    前記支持部材に対して係合させるコンプライアンス機構
    とを備えたことを特徴とする接続装置。
  3. 【請求項3】前記接触圧付与手段は、前記支持部材から
    前記押さえ部材の中心部に対して押圧力を付与するよう
    にスプリング性を有する押圧機構で構成することを特徴
    とする請求項1または2記載の接続装置。
  4. 【請求項4】前記仮平行だし支え部材は、前記押さえ部
    材が所望の値以上に横ずれが生じないように前記押さえ
    部材を上下動可能に案内する機能を有することを特徴と
    する請求項1または2記載の接続装置。
  5. 【請求項5】前記仮平行だし支え部材は、下端に支え部
    を有する筒状体で形成することを特徴とする請求項1ま
    たは2記載の接続装置。
  6. 【請求項6】被検査対象物を載置して支持する試料支持
    系を設け、 支持部材と、接触端子をプロービング側の領域部に複数
    並設し、該各接触端子に電気的につながって周辺部に引
    き出される複数の引き出し用配線を有する多層フィルム
    と、該多層フィルムを取り付ける押さえ部材と、前記支
    持部材に取り付けられ、前記押さえ部材をスプリング性
    を有した押圧機構で押圧した際、前記押さえ部材を仮平
    行だしして支える仮平行だし支え部材と、前記各接触端
    子の先端を各電極に接触させるための接触圧を前記支持
    部材から前記押さえ部材に対して付与する接触圧付与手
    段と、前記接触端子群の先端面を前記電極群の面に接触
    させる際、前記押圧機構で押圧される押さえ部材を前記
    仮平行だし支え部材から浮上させて接触端子群の先端面
    が電極群の面に倣って平行出しされるように前記押さえ
    部材を前記支持部材に対して係合させるコンプライアン
    ス機構とを有する接続装置を設置し、 該接続装置の多層フィルムの周辺部に引き出された引き
    出し用配線と電気的に接続されたテスタを設け、 前記接続装置の多層フィルムに並設された接触端子の群
    と被検査対象物に配列された電極の群とを位置合わせす
    る位置合わせ手段を設け、 該位置合わせ手段で位置合わせされた接触端子の群と電
    極の群とを接触させて前記テスタから被検査対象物に対
    して電気信号を授受して検査を行うように構成したこと
    を特徴とする検査システム。
  7. 【請求項7】被検査対象物を載置して支持する試料支持
    系を設け、 支持部材と、接触端子をプロービング側の領域部に複数
    並設し、該各接触端子に電気的につながって周辺部に引
    き出される複数の引き出し用配線を有する多層フィルム
    と、前記多層フィルムにおける前記領域部の弛みをなく
    すようにして多層フィルムを取り付ける押さえ部材と、
    前記支持部材に取り付けられ、前記押さえ部材をスプリ
    ング性を有した押圧機構で押圧した際、前記押さえ部材
    を仮平行だしして支える仮平行だし支え部材と、前記各
    接触端子の先端を各電極に接触させるための接触圧を前
    記支持部材から前記押さえ部材に対して付与する接触圧
    付与手段と、前記接触端子群の先端面を前記電極群の面
    に接触させる際、前記押圧機構で押圧される押さえ部材
    を前記仮平行だし支え部材から浮上させて接触端子群の
    先端面が電極群の面に倣って平行出しされるように前記
    押さえ部材を前記支持部材に対して係合させるコンプラ
    イアンス機構とを有する接続装置を設置し、 該接続装置の多層フィルムの周辺部に引き出された引き
    出し用配線と電気的に接続されたテスタを設け、 前記接続装置の多層フィルムに並設された接触端子の群
    と被検査対象物に配列された電極の群とを位置合わせす
    る位置合わせ手段を設け、 該位置合わせ手段で位置合わせされた接触端子の群と電
    極の群とを接触させて前記テスタから被検査対象物に対
    して電気信号を授受して検査を行うように構成したこと
    を特徴とする検査システム。
JP34291999A 1999-12-02 1999-12-02 プロービング装置及び半導体素子の製造方法 Expired - Fee Related JP3715160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34291999A JP3715160B2 (ja) 1999-12-02 1999-12-02 プロービング装置及び半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34291999A JP3715160B2 (ja) 1999-12-02 1999-12-02 プロービング装置及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2001159643A true JP2001159643A (ja) 2001-06-12
JP3715160B2 JP3715160B2 (ja) 2005-11-09

Family

ID=18357543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34291999A Expired - Fee Related JP3715160B2 (ja) 1999-12-02 1999-12-02 プロービング装置及び半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP3715160B2 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510044A (ja) * 2001-08-13 2005-04-14 フィニザー コーポレイション 電子デバイスのウェハレベルバーンインを実施する方法
JP2005302917A (ja) * 2004-04-09 2005-10-27 Renesas Technology Corp 半導体集積回路の製造方法及びプローブカード
JP2005322669A (ja) * 2004-05-06 2005-11-17 Nittoku Eng Co Ltd 巻線機のセンター押さえ装置および方法
WO2005122238A1 (ja) * 2004-06-09 2005-12-22 Renesas Technology Corp. 半導体集積回路装置の製造方法
WO2006054344A1 (ja) * 2004-11-18 2006-05-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
WO2006075361A1 (ja) * 2005-01-12 2006-07-20 Renesas Technology Corp. 半導体集積回路装置の製造方法
WO2006097982A1 (ja) * 2005-03-11 2006-09-21 Renesas Technology Corp. 半導体集積回路装置の製造方法
JP2006294660A (ja) * 2005-04-06 2006-10-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007005405A (ja) * 2005-06-21 2007-01-11 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007051907A (ja) * 2005-08-17 2007-03-01 Japan Electronic Materials Corp プローブカード
JP2007051906A (ja) * 2005-08-17 2007-03-01 Japan Electronic Materials Corp プローブカード
JP2007212471A (ja) * 2007-03-28 2007-08-23 Renesas Technology Corp 半導体集積回路の製造方法及びプローブカード
JP2007212472A (ja) * 2007-03-28 2007-08-23 Renesas Technology Corp 半導体集積回路の製造方法及びプローブカード
JP2009042008A (ja) * 2007-08-07 2009-02-26 Renesas Technology Corp プローブカード、半導体検査装置および半導体装置の製造方法
US7501300B2 (en) 2005-06-29 2009-03-10 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP2009058448A (ja) * 2007-08-31 2009-03-19 Tokyo Electron Ltd 検査装置及び検査方法
US7537943B2 (en) 2006-10-24 2009-05-26 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
US7688086B2 (en) 2005-11-11 2010-03-30 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device and probe card
US7700379B2 (en) 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
JP2010122201A (ja) * 2008-02-15 2010-06-03 Sharp Corp 半導体機能試験電気接続装置
JP2010249841A (ja) * 2010-07-29 2010-11-04 Renesas Electronics Corp 半導体集積回路の製造方法
JP2011064705A (ja) * 2010-12-16 2011-03-31 Renesas Electronics Corp 半導体集積回路の製造方法
JP2011107155A (ja) * 2011-01-20 2011-06-02 Renesas Electronics Corp プローブカードおよび検査装置
US8039277B2 (en) 2001-08-13 2011-10-18 Finisar Corporation Providing current control over wafer borne semiconductor devices using overlayer patterns
JP2012122919A (ja) * 2010-12-10 2012-06-28 Mitsubishi Electric Corp アレイ型半導体レーザ素子の通電試験装置
JP2017515126A (ja) * 2014-03-06 2017-06-08 テクノプローベ エス.ピー.エー. 電子デバイステスト装置用極端温度プローブカード

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7662650B2 (en) 2001-08-13 2010-02-16 Finisar Corporation Providing photonic control over wafer borne semiconductor devices
JP2005510044A (ja) * 2001-08-13 2005-04-14 フィニザー コーポレイション 電子デバイスのウェハレベルバーンインを実施する方法
US8039277B2 (en) 2001-08-13 2011-10-18 Finisar Corporation Providing current control over wafer borne semiconductor devices using overlayer patterns
US8129253B2 (en) 2001-08-13 2012-03-06 Finisar Corporation Providing current control over wafer borne semiconductor devices using trenches
US7700379B2 (en) 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
JP2005302917A (ja) * 2004-04-09 2005-10-27 Renesas Technology Corp 半導体集積回路の製造方法及びプローブカード
JP4521611B2 (ja) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2005322669A (ja) * 2004-05-06 2005-11-17 Nittoku Eng Co Ltd 巻線機のセンター押さえ装置および方法
JP4504731B2 (ja) * 2004-05-06 2010-07-14 日特エンジニアリング株式会社 巻線機のセンター押さえ装置および方法
WO2005122238A1 (ja) * 2004-06-09 2005-12-22 Renesas Technology Corp. 半導体集積回路装置の製造方法
US7544522B2 (en) 2004-06-09 2009-06-09 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
WO2006054344A1 (ja) * 2004-11-18 2006-05-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
US7598100B2 (en) 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
WO2006075361A1 (ja) * 2005-01-12 2006-07-20 Renesas Technology Corp. 半導体集積回路装置の製造方法
US8357933B2 (en) 2005-03-11 2013-01-22 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
US7776626B2 (en) 2005-03-11 2010-08-17 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JPWO2006097982A1 (ja) * 2005-03-11 2008-08-21 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4829879B2 (ja) * 2005-03-11 2011-12-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
WO2006097982A1 (ja) * 2005-03-11 2006-09-21 Renesas Technology Corp. 半導体集積回路装置の製造方法
JP2006294660A (ja) * 2005-04-06 2006-10-26 Renesas Technology Corp 半導体集積回路装置の製造方法
US7534629B2 (en) 2005-06-08 2009-05-19 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
US7407823B2 (en) 2005-06-21 2008-08-05 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP2007005405A (ja) * 2005-06-21 2007-01-11 Renesas Technology Corp 半導体集積回路装置の製造方法
US7501300B2 (en) 2005-06-29 2009-03-10 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP2007051906A (ja) * 2005-08-17 2007-03-01 Japan Electronic Materials Corp プローブカード
JP2007051907A (ja) * 2005-08-17 2007-03-01 Japan Electronic Materials Corp プローブカード
US7688086B2 (en) 2005-11-11 2010-03-30 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device and probe card
US7537943B2 (en) 2006-10-24 2009-05-26 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
JP2007212471A (ja) * 2007-03-28 2007-08-23 Renesas Technology Corp 半導体集積回路の製造方法及びプローブカード
JP2007212472A (ja) * 2007-03-28 2007-08-23 Renesas Technology Corp 半導体集積回路の製造方法及びプローブカード
US8314624B2 (en) 2007-08-07 2012-11-20 Renesas Electronics Corporation Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device
TWI425215B (zh) * 2007-08-07 2014-02-01 Renesas Electronics Corp A probe card, a semiconductor inspection apparatus, and a semiconductor device
US7956627B2 (en) 2007-08-07 2011-06-07 Renesas Electronics Corporation Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device
JP2009042008A (ja) * 2007-08-07 2009-02-26 Renesas Technology Corp プローブカード、半導体検査装置および半導体装置の製造方法
JP2009058448A (ja) * 2007-08-31 2009-03-19 Tokyo Electron Ltd 検査装置及び検査方法
JP2010122201A (ja) * 2008-02-15 2010-06-03 Sharp Corp 半導体機能試験電気接続装置
JP2010249841A (ja) * 2010-07-29 2010-11-04 Renesas Electronics Corp 半導体集積回路の製造方法
JP4716454B2 (ja) * 2010-07-29 2011-07-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2012122919A (ja) * 2010-12-10 2012-06-28 Mitsubishi Electric Corp アレイ型半導体レーザ素子の通電試験装置
JP2011064705A (ja) * 2010-12-16 2011-03-31 Renesas Electronics Corp 半導体集積回路の製造方法
JP2011107155A (ja) * 2011-01-20 2011-06-02 Renesas Electronics Corp プローブカードおよび検査装置
JP2017515126A (ja) * 2014-03-06 2017-06-08 テクノプローベ エス.ピー.エー. 電子デバイステスト装置用極端温度プローブカード

Also Published As

Publication number Publication date
JP3715160B2 (ja) 2005-11-09

Similar Documents

Publication Publication Date Title
JP3715160B2 (ja) プロービング装置及び半導体素子の製造方法
JP4465995B2 (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JP3315339B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
US8049525B2 (en) Parallelism adjusting mechanism of probe card
US6476626B2 (en) Probe contact system having planarity adjustment mechanism
US5825192A (en) Probe card device used in probing apparatus
KR100375116B1 (ko) 접속 장치 및 검사 시스템
KR100196195B1 (ko) 프로우브 카드
JP2978720B2 (ja) プローブ装置
US7737709B2 (en) Methods for planarizing a semiconductor contactor
KR100459050B1 (ko) 반도체 접촉자를 평탄화하기 위한 방법 및 장치
JPH0661318A (ja) 半導体試験装置
KR20000004854A (ko) 멀티핀장치의 검사에 적합한 프로브카드
US7382143B2 (en) Wafer probe interconnect system
US6426636B1 (en) Wafer probe interface arrangement with nonresilient probe elements and support structure
JP2966671B2 (ja) プローブカード
JPH0943276A (ja) プローブ装置に用いられるプローブカードデバイス
JP3645203B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置
US7084651B2 (en) Probe card assembly
JPH0936188A (ja) プローブ装置に用いられるプローブカードデバイス
US6486688B2 (en) Semiconductor device testing apparatus having a contact sheet and probe for testing high frequency characteristics
JPH0782032B2 (ja) 表示パネル用プローブとその組み立て方法
JP2000097985A (ja) 間隔が密な試験場所用走査試験機
JP3839347B2 (ja) 半導体装置の製造方法
JP2005049254A (ja) 検査装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees