JPH0661318A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH0661318A JPH0661318A JP4235258A JP23525892A JPH0661318A JP H0661318 A JPH0661318 A JP H0661318A JP 4235258 A JP4235258 A JP 4235258A JP 23525892 A JP23525892 A JP 23525892A JP H0661318 A JPH0661318 A JP H0661318A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- electrode
- test
- tested
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体ウエハの電気的特定の試験を効率よく
行う。 【構成】 試験装置用半導体ウエハ２１の下面には、試
験対象となる半導体ウエハＷの各回路素子の電極パッド
１３と同じ位置関係で、バンプ電極２２が形成されてい
る。半導体ウエハ２１の上面には、切り換え回路２５を
介してバンプ電極２２と接続される取り出し電極２３
と、切り換え回路２５の制御電極２４とが形成されてい
る。電極２３，２４はポゴピン３２を介してテスターと
接続されている。半導体ウエハＷの一括測定にあたって
は、モータ４１を駆動することにより、半導体ウエハ２
１を下降させて、バンプ電極２２と電極パッド１３とを
電気的に接続させ、切り換え回路２５を順次切り換え
て、バンプ電極２２と電極パッド１３との間で電気信号
の授受を行う。
行う。 【構成】 試験装置用半導体ウエハ２１の下面には、試
験対象となる半導体ウエハＷの各回路素子の電極パッド
１３と同じ位置関係で、バンプ電極２２が形成されてい
る。半導体ウエハ２１の上面には、切り換え回路２５を
介してバンプ電極２２と接続される取り出し電極２３
と、切り換え回路２５の制御電極２４とが形成されてい
る。電極２３，２４はポゴピン３２を介してテスターと
接続されている。半導体ウエハＷの一括測定にあたって
は、モータ４１を駆動することにより、半導体ウエハ２
１を下降させて、バンプ電極２２と電極パッド１３とを
電気的に接続させ、切り換え回路２５を順次切り換え
て、バンプ電極２２と電極パッド１３との間で電気信号
の授受を行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウエハ上に形成
された多数の回路素子の電気的特性を試験するための半
導体試験装置に関する。
された多数の回路素子の電気的特性を試験するための半
導体試験装置に関する。
【０００２】
【従来の技術】一般に半導体製造工程において、半導体
ウエハに形成された多数の回路素子の電気的特定を試験
するための装置として、ウエハプローバと称される検査
装置が用いられている。以下、図２を参照して従来装置
の構成を簡単に説明する。
ウエハに形成された多数の回路素子の電気的特定を試験
するための装置として、ウエハプローバと称される検査
装置が用いられている。以下、図２を参照して従来装置
の構成を簡単に説明する。
【０００３】図中、符号１は、検査対象である半導体ウ
エハＷを吸着保持するインデックステーブルであり、直
交２軸（Ｘ，Ｙ）方向に水平移動、および鉛直軸周り
（θ方向）に回転変位がそれぞれ可能で、設定ストロー
クで上下動するように構成されている。このインデック
ステーブル１の上方にプローブカード２が配備されてい
る。プローブカード２の中央部下面には、タングステン
のような弾性のある金属材料から形成された複数本のプ
ローブ針３が放射状に取り付けられている。各プローブ
針３は、その先端が半導体ウエハＷ中の回路素子（１チ
ップ）内の各電極パッドに対応するように配置されてい
る。そして、各プローブ針３は、図示しない電気特性測
定器（テスター）に電気的に接続されている。
エハＷを吸着保持するインデックステーブルであり、直
交２軸（Ｘ，Ｙ）方向に水平移動、および鉛直軸周り
（θ方向）に回転変位がそれぞれ可能で、設定ストロー
クで上下動するように構成されている。このインデック
ステーブル１の上方にプローブカード２が配備されてい
る。プローブカード２の中央部下面には、タングステン
のような弾性のある金属材料から形成された複数本のプ
ローブ針３が放射状に取り付けられている。各プローブ
針３は、その先端が半導体ウエハＷ中の回路素子（１チ
ップ）内の各電極パッドに対応するように配置されてい
る。そして、各プローブ針３は、図示しない電気特性測
定器（テスター）に電気的に接続されている。
【０００４】以上のように構成されたウエハプローバを
使って半導体ウエハＷ上の各回路素子の電気的特性を試
験するにあたり、まず、インデックステーブル１をＸ，
Ｙ，θ方向に変位させて、プローブカード２と半導体ウ
エハＷとの位置合わせを行い、各プローブ針３が回路素
子の各電極パッドに対向するようにセッテイングする。
そして、インデックステーブル１を上昇させて、回路素
子の電極パッドに各プローブ針３を押圧接触させて、回
路素子の電気特性を試験する。各回路素子の試験は、図
２に示すように、半導体ウエハＷの端に位置する回路素
子から順に、回路素子の配列ピッチに応じてインデック
ステーブル１をＸ，Ｙ方向にピッチ送りすることによっ
て１回路素子ずつ行われる。
使って半導体ウエハＷ上の各回路素子の電気的特性を試
験するにあたり、まず、インデックステーブル１をＸ，
Ｙ，θ方向に変位させて、プローブカード２と半導体ウ
エハＷとの位置合わせを行い、各プローブ針３が回路素
子の各電極パッドに対向するようにセッテイングする。
そして、インデックステーブル１を上昇させて、回路素
子の電極パッドに各プローブ針３を押圧接触させて、回
路素子の電気特性を試験する。各回路素子の試験は、図
２に示すように、半導体ウエハＷの端に位置する回路素
子から順に、回路素子の配列ピッチに応じてインデック
ステーブル１をＸ，Ｙ方向にピッチ送りすることによっ
て１回路素子ずつ行われる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する従来例の場合には、次のような問題が
ある。すなわち、従来の半導体試験装置は、半導体ウエ
ハＷに形成された多数の回路素子を一つずつ試験してい
くものであるので、インデックステーブル１をピッチ送
りする必要がある。そのため、テスターによる測定自体
は短時間に行われても、インデックステーブル１をピッ
チ送りするのに相当の時間を要し、その結果として、半
導体ウエハＷ内の全ての回路素子を測定するのに要する
時間が長くなり、試験処理効率が悪いという問題点があ
る。
うな構成を有する従来例の場合には、次のような問題が
ある。すなわち、従来の半導体試験装置は、半導体ウエ
ハＷに形成された多数の回路素子を一つずつ試験してい
くものであるので、インデックステーブル１をピッチ送
りする必要がある。そのため、テスターによる測定自体
は短時間に行われても、インデックステーブル１をピッ
チ送りするのに相当の時間を要し、その結果として、半
導体ウエハＷ内の全ての回路素子を測定するのに要する
時間が長くなり、試験処理効率が悪いという問題点があ
る。
【０００６】本発明は、このような事情に鑑みてなされ
たものであって、半導体ウエハの電気的特定の試験を効
率よく行うことができる半導体試験装置を提供すること
を目的としている。
たものであって、半導体ウエハの電気的特定の試験を効
率よく行うことができる半導体試験装置を提供すること
を目的としている。
【０００７】
【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、請求項１に記載の発明は、半導体ウエハ上に形成さ
れた多数の回路素子の電気的特性を試験するための半導
体試験装置であって、試験対象となる半導体ウエハとは
別の試験装置用半導体ウエハと、試験対象となる半導体
ウエハ上に形成された複数個の回路素子の各電極パッド
と同じ位置関係で、前記試験装置用半導体ウエハの一方
面に形成された一群のパンプ電極と、前記試験装置用半
導体ウエハの他方面に形成され、前記各パンプ電極と電
気的に接続している一群の取り出し電極と、前記各取り
出し電極を電気特性測定器（テスター）に接続する接続
機構と、を備えたものである。
的を達成するために、次のような構成をとる。すなわ
ち、請求項１に記載の発明は、半導体ウエハ上に形成さ
れた多数の回路素子の電気的特性を試験するための半導
体試験装置であって、試験対象となる半導体ウエハとは
別の試験装置用半導体ウエハと、試験対象となる半導体
ウエハ上に形成された複数個の回路素子の各電極パッド
と同じ位置関係で、前記試験装置用半導体ウエハの一方
面に形成された一群のパンプ電極と、前記試験装置用半
導体ウエハの他方面に形成され、前記各パンプ電極と電
気的に接続している一群の取り出し電極と、前記各取り
出し電極を電気特性測定器（テスター）に接続する接続
機構と、を備えたものである。
【０００８】請求項２に記載の発明は、請求項１に記載
の半導体試験装置において、前記試験装置用半導体ウエ
ハに、任意のバンプ電極を選択的に取り出し電極に接続
する切り換え回路を形成したものである。
の半導体試験装置において、前記試験装置用半導体ウエ
ハに、任意のバンプ電極を選択的に取り出し電極に接続
する切り換え回路を形成したものである。
【０００９】
【作用】請求項１に記載の発明の作用は次のとおりであ
る。試験対象となる半導体ウエハに形成された複数個の
回路素子の各電極パッドに、試験装置用半導体ウエハの
一方面に形成された一群のバンプ電極が押圧接触して電
気的に接続する。テスターから出力された測定用電気信
号は、接続機構、取り出し電極、およびパンプ電極を介
して、試験対象となる半導体ウエハの複数個の回路素子
に一斉に与えられる。これに基づき各回路素子の所定の
電極パッドから出力された応答信号は、バンプ電極、取
り出し電極、および接続機構を介してテスターに与えら
れ、複数個の回路素子の電気的特性が一括して試験され
る。
る。試験対象となる半導体ウエハに形成された複数個の
回路素子の各電極パッドに、試験装置用半導体ウエハの
一方面に形成された一群のバンプ電極が押圧接触して電
気的に接続する。テスターから出力された測定用電気信
号は、接続機構、取り出し電極、およびパンプ電極を介
して、試験対象となる半導体ウエハの複数個の回路素子
に一斉に与えられる。これに基づき各回路素子の所定の
電極パッドから出力された応答信号は、バンプ電極、取
り出し電極、および接続機構を介してテスターに与えら
れ、複数個の回路素子の電気的特性が一括して試験され
る。
【００１０】請求項２に記載の発明の作用は次のとおり
である。試験装置用半導体ウエハに形成された切り換え
回路が、任意のバンプ電極を選択的に取り出し電極に接
続するので、バンプ電極の個数に対して、取り出し電極
の個数を少なくでき、したがって、取り出し電極に接続
する接続機構の構成も簡素化される。
である。試験装置用半導体ウエハに形成された切り換え
回路が、任意のバンプ電極を選択的に取り出し電極に接
続するので、バンプ電極の個数に対して、取り出し電極
の個数を少なくでき、したがって、取り出し電極に接続
する接続機構の構成も簡素化される。
【００１１】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１は、本発明に係る半導体試験装置の一実施
例の構成を示した概略図である。図中、符号１１は、試
験対象となる半導体ウエハＷを吸着保持するテーブルで
あり、水平移動可能に構成されている。半導体ウエハＷ
上には、多数の回路素子１２が形成されており、各回路
素子１２上には一群の電極パッド１３がある。
明する。図１は、本発明に係る半導体試験装置の一実施
例の構成を示した概略図である。図中、符号１１は、試
験対象となる半導体ウエハＷを吸着保持するテーブルで
あり、水平移動可能に構成されている。半導体ウエハＷ
上には、多数の回路素子１２が形成されており、各回路
素子１２上には一群の電極パッド１３がある。
【００１２】符号２１は試験装置用半導体ウエハであ
り。この半導体ウエハ２１の下面には、半導体ウエハＷ
の各回路素子１２の電極パッド１３と同じ位置関係で、
多数のバンプ電極２２が形成されている。バンプ電極２
２は、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｓｉ等を含む
合金で構成され、直径が約５０μｍ、厚みが２５μｍ程
度に設定されている。バンプ電極２２の厚みのバラツキ
が大きいと、全てのバンプ電極２２が対応する電極パッ
ド１３に良好に電気的に接続されなくなるので、各バン
プ電極２２の厚みのバラツキは±２μｍ程度に抑えるの
が好ましい。
り。この半導体ウエハ２１の下面には、半導体ウエハＷ
の各回路素子１２の電極パッド１３と同じ位置関係で、
多数のバンプ電極２２が形成されている。バンプ電極２
２は、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｓｉ等を含む
合金で構成され、直径が約５０μｍ、厚みが２５μｍ程
度に設定されている。バンプ電極２２の厚みのバラツキ
が大きいと、全てのバンプ電極２２が対応する電極パッ
ド１３に良好に電気的に接続されなくなるので、各バン
プ電極２２の厚みのバラツキは±２μｍ程度に抑えるの
が好ましい。
【００１３】半導体ウエハ２１の上面には取り出し電極
２３と制御電極２４とが形成されている。取り出し電極
２３は、半導体ウエハ２１に形成された切り換え回路２
５を介して、任意のバンプ電極２２に選択的に接続され
るようになっている。なお、図１では、切り換え回路２
５を等価回路で示しているが、切り換え回路２５は半導
体ウエハ２１に周知の不純物拡散等を行うことにより形
成される固体回路素子であることは言うまでもない。前
記制御電極２４は、切り換え回路２５に切り換え制御信
号を与えるために設けられている。
２３と制御電極２４とが形成されている。取り出し電極
２３は、半導体ウエハ２１に形成された切り換え回路２
５を介して、任意のバンプ電極２２に選択的に接続され
るようになっている。なお、図１では、切り換え回路２
５を等価回路で示しているが、切り換え回路２５は半導
体ウエハ２１に周知の不純物拡散等を行うことにより形
成される固体回路素子であることは言うまでもない。前
記制御電極２４は、切り換え回路２５に切り換え制御信
号を与えるために設けられている。
【００１４】ここで、半導体ウエハ２１に切り換え回路
２５を形成したのは、試験対象となる半導体ウエハＷ上
の数十個の回路素子（チップ）１２の電極パッド１３を
マトリクスのように各回路素子１２ごとに切り換えるた
めである。また、同一回路素子１２上でも、同一系統内
の信号切り換えとして用いることも可能である。
２５を形成したのは、試験対象となる半導体ウエハＷ上
の数十個の回路素子（チップ）１２の電極パッド１３を
マトリクスのように各回路素子１２ごとに切り換えるた
めである。また、同一回路素子１２上でも、同一系統内
の信号切り換えとして用いることも可能である。
【００１５】符号３１は、本発明における接続機構とし
ての多数のポゴピン３２を固定支持するための支持板で
ある。この支持板３１は、ステー３３を介して基台３４
に支持されている。各ポゴピン３２は、下方に付勢され
た出没自在の接続ピン３２ａを備え、各接続ピン３２ａ
の先端は半導体ウエハ２１の取り出し電極２３や制御電
極２４に押圧接触して電気的に接続されている。また、
各ポゴピン３２は、ケーブル３５を介して、図示しない
電気特性測定器（テスター）に電気的に接続されてい
る。
ての多数のポゴピン３２を固定支持するための支持板で
ある。この支持板３１は、ステー３３を介して基台３４
に支持されている。各ポゴピン３２は、下方に付勢され
た出没自在の接続ピン３２ａを備え、各接続ピン３２ａ
の先端は半導体ウエハ２１の取り出し電極２３や制御電
極２４に押圧接触して電気的に接続されている。また、
各ポゴピン３２は、ケーブル３５を介して、図示しない
電気特性測定器（テスター）に電気的に接続されてい
る。
【００１６】支持板３１と基台３４と間には、対角状に
配置された一対の螺軸３６と、同じく対角状に配置され
た一対のガイド軸３７とが架設されている（但し、図１
では、一方の螺軸３６とガイド軸３７のみが現れてい
る）。螺軸３６には可動部材３８が螺合し、ガイド軸３
７には可動部材３９が摺動可能に嵌合されている。上述
した試験装置用半導体ウエハ２１は、クランプ機構４０
を介して可動部材３８，３９に連結支持されている。上
述した一対の螺軸３６の一端は、支持板３１の上面に配
備された一対のモータ４１（但し、図１では一方のモー
タのみが現れている）にそれぞれ連結され、二つのモー
タ４１を同期駆動して一対の螺軸３６を回転させること
により、半導体ウエハ２１が水平状態で昇降するように
構成されている。
配置された一対の螺軸３６と、同じく対角状に配置され
た一対のガイド軸３７とが架設されている（但し、図１
では、一方の螺軸３６とガイド軸３７のみが現れてい
る）。螺軸３６には可動部材３８が螺合し、ガイド軸３
７には可動部材３９が摺動可能に嵌合されている。上述
した試験装置用半導体ウエハ２１は、クランプ機構４０
を介して可動部材３８，３９に連結支持されている。上
述した一対の螺軸３６の一端は、支持板３１の上面に配
備された一対のモータ４１（但し、図１では一方のモー
タのみが現れている）にそれぞれ連結され、二つのモー
タ４１を同期駆動して一対の螺軸３６を回転させること
により、半導体ウエハ２１が水平状態で昇降するように
構成されている。
【００１７】次に上述した実施例装置の動作を説明す
る。図示しないウエハセッティング位置において、試験
対象となる半導体ウエハＷがテーブル１１に吸着保持さ
れると、テーブル１１は図示しないアライメント位置に
移動する。アライメント位置では、例えば、半導体ウエ
ハＷに形成されている複数個のモニターパッドを光学的
に検出して、パターン認識することにより、半導体ウエ
ハＷの位置ズレを検出し、そのズレ量に応じてテーブル
１１をＸ，Ｙ，θ方向に変位させることにより、半導体
ウエハＷの位置合わせを行う。
る。図示しないウエハセッティング位置において、試験
対象となる半導体ウエハＷがテーブル１１に吸着保持さ
れると、テーブル１１は図示しないアライメント位置に
移動する。アライメント位置では、例えば、半導体ウエ
ハＷに形成されている複数個のモニターパッドを光学的
に検出して、パターン認識することにより、半導体ウエ
ハＷの位置ズレを検出し、そのズレ量に応じてテーブル
１１をＸ，Ｙ，θ方向に変位させることにより、半導体
ウエハＷの位置合わせを行う。
【００１８】半導体ウエハＷの位置合わせを行った後、
テーブル１１を試験装置用半導体ウエハ２１の下方の所
定位置に移動させる。次に、モータ４１を正転駆動する
ことにより、半導体ウエハ２１を所定量下降させて、半
導体ウエハＷの各電極パッド１３に、試験装置用半導体
ウエハ２１の各バンプ電極２２を押圧接触させる。半導
体ウエハ２１の下降に伴って、ポゴピン３２の接続ピン
３２ａも下降変位するので、接続ピン３２ａと、取り出
し電極２３および制御電極２４との電気的接続は確保さ
れている。
テーブル１１を試験装置用半導体ウエハ２１の下方の所
定位置に移動させる。次に、モータ４１を正転駆動する
ことにより、半導体ウエハ２１を所定量下降させて、半
導体ウエハＷの各電極パッド１３に、試験装置用半導体
ウエハ２１の各バンプ電極２２を押圧接触させる。半導
体ウエハ２１の下降に伴って、ポゴピン３２の接続ピン
３２ａも下降変位するので、接続ピン３２ａと、取り出
し電極２３および制御電極２４との電気的接続は確保さ
れている。
【００１９】試験装置用半導体ウエハ２１の各バンプ電
極２２を半導体ウエハＷの各電極パッド１３を接触させ
た後、図示しないテスターからケーブル３５、ポゴピン
３２、取り出し電極２３、切り換え回路２５、およびバ
ンプ電極２２を介して、半導体ウエハＷの電極パッド１
３に測定用電気信号を出力する。これに基づき所定の電
極パッド１３から出力される応答信号は、バンプ電極２
２、切り換え回路２５、取り出し電極２３、ポゴピン３
２、およびケーブル３５を介してテスターに伝送され、
電気的特性が試験される。なお、上述の電気的特性の試
験は、テスターから送られている制御信号を、制御電極
２４を介して切り換え回路２５に与えることにより、切
り換え回路２５の接点を切り換えて、所定の電極パッド
１３を順次選択しながら行われる。
極２２を半導体ウエハＷの各電極パッド１３を接触させ
た後、図示しないテスターからケーブル３５、ポゴピン
３２、取り出し電極２３、切り換え回路２５、およびバ
ンプ電極２２を介して、半導体ウエハＷの電極パッド１
３に測定用電気信号を出力する。これに基づき所定の電
極パッド１３から出力される応答信号は、バンプ電極２
２、切り換え回路２５、取り出し電極２３、ポゴピン３
２、およびケーブル３５を介してテスターに伝送され、
電気的特性が試験される。なお、上述の電気的特性の試
験は、テスターから送られている制御信号を、制御電極
２４を介して切り換え回路２５に与えることにより、切
り換え回路２５の接点を切り換えて、所定の電極パッド
１３を順次選択しながら行われる。
【００２０】以上のように、上述した実施例によれば、
試験対象である半導体ウエハＷ内の多数の回路素子の電
気的特性が一括して試験されるので、従来例のように、
テーブル１１をピッチ送りする必要がなく、試験処理効
率を著しく向上することができる。
試験対象である半導体ウエハＷ内の多数の回路素子の電
気的特性が一括して試験されるので、従来例のように、
テーブル１１をピッチ送りする必要がなく、試験処理効
率を著しく向上することができる。
【００２１】なお、上述の実施例では、螺子送り機構に
よって試験装置用半導体ウエハ２１を昇降させるように
構成したが、エアーシリンダ等のアクチュエータを使っ
て半導体ウエハ２１を昇降させてもよい。また、必ずし
も試験装置用半導体ウエハ２１を昇降させる必要はな
く、半導体ウエハ２１を固定維持した状態で、半導体ウ
エハＷを吸着保持したテーブル１１を所定ストロークで
昇降させるようにしてもよい。
よって試験装置用半導体ウエハ２１を昇降させるように
構成したが、エアーシリンダ等のアクチュエータを使っ
て半導体ウエハ２１を昇降させてもよい。また、必ずし
も試験装置用半導体ウエハ２１を昇降させる必要はな
く、半導体ウエハ２１を固定維持した状態で、半導体ウ
エハＷを吸着保持したテーブル１１を所定ストロークで
昇降させるようにしてもよい。
【００２２】さらに、実施例では、半導体ウエハＷ内の
全ての回路素子を一括測定できるように試験装置用半導
体ウエハ２１を構成したが、本発明はこれに限らず、半
導体ウエハＷ内の複数個の回路素子を一括測定できるよ
うに試験装置用半導体ウエハ２１を構成し、前記複数個
の回路素子の一括測定が終了すると、テーブル１１を所
定ピッチだけ水平移動させ、次の一群の回路素子を一括
測定するようにしてもよい。このような測定装置であっ
ても、回路素子を一つずつ測定していく従来装置に比べ
て、試験処理の効率を向上させることができる。
全ての回路素子を一括測定できるように試験装置用半導
体ウエハ２１を構成したが、本発明はこれに限らず、半
導体ウエハＷ内の複数個の回路素子を一括測定できるよ
うに試験装置用半導体ウエハ２１を構成し、前記複数個
の回路素子の一括測定が終了すると、テーブル１１を所
定ピッチだけ水平移動させ、次の一群の回路素子を一括
測定するようにしてもよい。このような測定装置であっ
ても、回路素子を一つずつ測定していく従来装置に比べ
て、試験処理の効率を向上させることができる。
【００２３】また、実施例では、試験装置用半導体ウエ
ハ２１内にバンプ電極２２を選択切り換えするための切
り換え回路２５を形成したが、この他にも、バンプ電極
２２から取り込まれた応答信号を増幅する増幅回路を周
知の拡散技術で半導体ウエハ２１内に作り込んでもよ
い。このように本発明では、電極パッド１３に電気接続
するバンプ電極２２を半導体ウエハ２１に形成している
ので、この半導体ウエハ２１に、試験に必要な任意の回
路を作り込むことができる。
ハ２１内にバンプ電極２２を選択切り換えするための切
り換え回路２５を形成したが、この他にも、バンプ電極
２２から取り込まれた応答信号を増幅する増幅回路を周
知の拡散技術で半導体ウエハ２１内に作り込んでもよ
い。このように本発明では、電極パッド１３に電気接続
するバンプ電極２２を半導体ウエハ２１に形成している
ので、この半導体ウエハ２１に、試験に必要な任意の回
路を作り込むことができる。
【００２４】
【発明の効果】以上の説明から明らかなように、本発明
によれば次のような効果を奏する。すなわち、請求項１
に記載の発明によれば、試験対象となる半導体ウエハ内
の複数個の回路素子の電気的特性を一括して試験するこ
とができるので、従来装置のように１回路素子ずつ半導
体ウエハをピッチ送りする必要がなく、その分、半導体
ウエハの各回路素子の電気的特性の試験を効率よく行う
ことができる。
によれば次のような効果を奏する。すなわち、請求項１
に記載の発明によれば、試験対象となる半導体ウエハ内
の複数個の回路素子の電気的特性を一括して試験するこ
とができるので、従来装置のように１回路素子ずつ半導
体ウエハをピッチ送りする必要がなく、その分、半導体
ウエハの各回路素子の電気的特性の試験を効率よく行う
ことができる。
【００２５】また、請求項２に記載の発明によれば、試
験装置用半導体ウエハに、任意のバンプ電極を選択的に
取り出し電極に接続する切り換え回路を設けたので、バ
ンプ電極が多数個あっても、取り出し電極の数を少なく
することができ、したがって、前記取り出し電極をテス
ターに接続するための接続機構の構成も簡素化すること
ができる。
験装置用半導体ウエハに、任意のバンプ電極を選択的に
取り出し電極に接続する切り換え回路を設けたので、バ
ンプ電極が多数個あっても、取り出し電極の数を少なく
することができ、したがって、前記取り出し電極をテス
ターに接続するための接続機構の構成も簡素化すること
ができる。
【図１】本発明に係る半導体試験装置の一実施例の概略
構成を示した図である。
構成を示した図である。
【図２】従来装置の概略構成を示した図である。
【図３】従来装置による測定方法を説明するための図で
ある。
ある。
Ｗ…試験対象となる半導体ウエハ １１…テーブル １２…回路素子 １３…電極パッド ２１…試験装置用半導体ウエハ ２２…バンプ電極 ２３…取り出し電極 ２５…切り換え回路 ３２…ポゴピン（接続機構）
Claims (2)
- 【請求項１】 半導体ウエハ上に形成された多数の回路
素子の電気的特性を試験するための半導体試験装置であ
って、 試験対象となる半導体ウエハとは別の試験装置用半導体
ウエハと、 試験対象となる半導体ウエハ上に形成された複数個の回
路素子の各電極パッドと同じ位置関係で、前記試験装置
用半導体ウエハの一方面に形成された一群のパンプ電極
と、 前記試験装置用半導体ウエハの他方面に形成され、前記
各パンプ電極と電気的に接続している一群の取り出し電
極と、 前記各取り出し電極を電気特性測定器（テスター）に接
続する接続機構と、 を備えたことを特徴とする半導体試験装置。 - 【請求項２】 請求項１に記載の半導体試験装置におい
て、 前記試験装置用半導体ウエハに、任意のバンプ電極を選
択的に取り出し電極に接続する切り換え回路を形成した
半導体試験装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04235258A JP3135378B2 (ja) | 1992-08-10 | 1992-08-10 | 半導体試験装置 |
| US08/323,054 US5434513A (en) | 1992-08-10 | 1994-10-14 | Semiconductor wafer testing apparatus using intermediate semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04235258A JP3135378B2 (ja) | 1992-08-10 | 1992-08-10 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661318A true JPH0661318A (ja) | 1994-03-04 |
| JP3135378B2 JP3135378B2 (ja) | 2001-02-13 |
Family
ID=16983423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04235258A Expired - Fee Related JP3135378B2 (ja) | 1992-08-10 | 1992-08-10 | 半導体試験装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5434513A (ja) |
| JP (1) | JP3135378B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0832438A1 (en) * | 1995-06-07 | 1998-04-01 | LEEDY, Glenn J. | Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus |
| JP2007132846A (ja) * | 2005-11-11 | 2007-05-31 | Tokyo Electron Ltd | プローブ装置 |
| JP2008141211A (ja) * | 1996-05-17 | 2008-06-19 | Formfactor Inc | ウェーハレベルのバーンインおよびテスト |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5829128A (en) * | 1993-11-16 | 1998-11-03 | Formfactor, Inc. | Method of mounting resilient contact structures to semiconductor devices |
| US5476211A (en) | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
| US5646522A (en) * | 1992-09-24 | 1997-07-08 | Hughes Electronics | Wireless test fixture for high frequency testing |
| US20020053734A1 (en) | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
| US6525555B1 (en) * | 1993-11-16 | 2003-02-25 | Formfactor, Inc. | Wafer-level burn-in and test |
| JP3442137B2 (ja) * | 1993-12-17 | 2003-09-02 | 日本発条株式会社 | 導電性接触子ユニット |
| JP3005426B2 (ja) * | 1994-07-25 | 2000-01-31 | 大日本スクリーン製造株式会社 | 半導体ウェハ電気的測定装置 |
| US5708222A (en) * | 1994-08-01 | 1998-01-13 | Tokyo Electron Limited | Inspection apparatus, transportation apparatus, and temperature control apparatus |
| WO1996013967A1 (en) * | 1994-10-28 | 1996-05-09 | Micromodule Systems | Programmable high density electronic testing device |
| US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
| DE19627801C1 (de) * | 1996-07-10 | 1998-03-26 | Atg Test Systems Gmbh | Vorrichtung zum Prüfen von elektrischen Leiterplatten |
| US5757201A (en) * | 1996-09-11 | 1998-05-26 | Micron Electronics, Inc. | Universal testing device for electronic modules with different configurations and operating parameters |
| US6552563B1 (en) | 1996-11-14 | 2003-04-22 | Si Diamond Technology, Inc. | Display panel test device |
| US5940278A (en) * | 1997-04-30 | 1999-08-17 | Hewlett-Packard Company | Backing plate for gate arrays or the like carries auxiliary components and provides probe access to electrical test points |
| US6245444B1 (en) | 1997-10-02 | 2001-06-12 | New Jersey Institute Of Technology | Micromachined element and method of fabrication thereof |
| US6316954B1 (en) | 1998-07-13 | 2001-11-13 | Ohio Associated Enterprises, Inc. | High performance test interface |
| US6717429B2 (en) * | 2000-06-30 | 2004-04-06 | Texas Instruments Incorporated | IC having comparator inputs connected to core circuitry and output pad |
| JP3878449B2 (ja) * | 2001-10-17 | 2007-02-07 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2003282789A (ja) * | 2002-03-26 | 2003-10-03 | Umc Japan | 半導体装置と半導体装置特性測定用治具及びそれを備えた半導体装置特性測定装置 |
| US6768331B2 (en) | 2002-04-16 | 2004-07-27 | Teradyne, Inc. | Wafer-level contactor |
| US20040177995A1 (en) * | 2003-03-12 | 2004-09-16 | Nexcleon, Inc. | Structures for testing circuits and methods for fabricating the structures |
| US6924654B2 (en) * | 2003-03-12 | 2005-08-02 | Celerity Research, Inc. | Structures for testing circuits and methods for fabricating the structures |
| US7170306B2 (en) * | 2003-03-12 | 2007-01-30 | Celerity Research, Inc. | Connecting a probe card and an interposer using a compliant connector |
| US20040177985A1 (en) * | 2003-03-12 | 2004-09-16 | Nexcleon, Inc. | Structures for testing circuits and methods for fabricating the structures |
| US6946859B2 (en) * | 2003-03-12 | 2005-09-20 | Celerity Research, Inc. | Probe structures using clamped substrates with compliant interconnectors |
| US7307433B2 (en) * | 2004-04-21 | 2007-12-11 | Formfactor, Inc. | Intelligent probe card architecture |
| US7259581B2 (en) * | 2005-02-14 | 2007-08-21 | Micron Technology, Inc. | Method for testing semiconductor components |
| TW200729373A (en) * | 2006-01-20 | 2007-08-01 | Advanced Semiconductor Eng | Test module for wafer |
| US7508226B2 (en) * | 2006-10-19 | 2009-03-24 | International Business Machines Corporation | Versatile materials probe |
| JP2008130905A (ja) * | 2006-11-22 | 2008-06-05 | Toshiba Corp | 半導体装置の製造方法及びそのテスト装置 |
| US7888955B2 (en) * | 2007-09-25 | 2011-02-15 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled resources |
| US7977959B2 (en) | 2007-09-27 | 2011-07-12 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled intelligent switches |
| US20090164931A1 (en) * | 2007-12-19 | 2009-06-25 | Formfactor, Inc. | Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System |
| JP4450081B2 (ja) * | 2008-02-13 | 2010-04-14 | セイコーエプソン株式会社 | 部品試験装置 |
| US20090224793A1 (en) * | 2008-03-07 | 2009-09-10 | Formfactor, Inc. | Method And Apparatus For Designing A Custom Test System |
| US8122309B2 (en) * | 2008-03-11 | 2012-02-21 | Formfactor, Inc. | Method and apparatus for processing failures during semiconductor device testing |
| US8095841B2 (en) * | 2008-08-19 | 2012-01-10 | Formfactor, Inc. | Method and apparatus for testing semiconductor devices with autonomous expected value generation |
| US7944225B2 (en) | 2008-09-26 | 2011-05-17 | Formfactor, Inc. | Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test |
| US8400176B2 (en) * | 2009-08-18 | 2013-03-19 | Formfactor, Inc. | Wafer level contactor |
| TWM418384U (en) * | 2011-01-24 | 2011-12-11 | Chunghwa Prec Test Tech Co Ltd | Wafer test structure |
| KR102016427B1 (ko) * | 2013-09-10 | 2019-09-02 | 삼성전자주식회사 | 포고 핀 및 이를 포함하는 프로브 카드 |
| KR102077608B1 (ko) * | 2013-09-26 | 2020-02-17 | 에스케이하이닉스 주식회사 | 반도체 칩 및 이를 갖는 스택 패키지 |
| EP3185026B1 (en) * | 2015-12-23 | 2020-10-28 | IMEC vzw | Probing device for testing integrated circuits |
| KR20180138472A (ko) * | 2017-06-21 | 2018-12-31 | 에스케이하이닉스 주식회사 | 테스트 회로를 포함하는 반도체 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4038599A (en) * | 1974-12-30 | 1977-07-26 | International Business Machines Corporation | High density wafer contacting and test system |
| US5034685A (en) * | 1988-05-16 | 1991-07-23 | Leedy Glenn J | Test device for testing integrated circuits |
| US5172050A (en) * | 1991-02-15 | 1992-12-15 | Motorola, Inc. | Micromachined semiconductor probe card |
| US5177438A (en) * | 1991-08-02 | 1993-01-05 | Motorola, Inc. | Low resistance probe for semiconductor |
-
1992
- 1992-08-10 JP JP04235258A patent/JP3135378B2/ja not_active Expired - Fee Related
-
1994
- 1994-10-14 US US08/323,054 patent/US5434513A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838896B2 (en) | 1988-05-16 | 2005-01-04 | Elm Technology Corporation | Method and system for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus |
| US6891387B2 (en) | 1988-05-16 | 2005-05-10 | Elm Technology Corporation | System for probing, testing, burn-in, repairing and programming of integrated circuits |
| EP0832438A1 (en) * | 1995-06-07 | 1998-04-01 | LEEDY, Glenn J. | Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus |
| EP0832438A4 (en) * | 1995-06-07 | 1998-09-09 | Glenn J Leedy | METHOD AND DEVICE FOR TESTING, TESTING, BURNING, REPAIRING AND PROGRAMMING INTEGRATED CIRCUITS IN A CLOSED ENVIRONMENT BY MEANS OF A SINGLE DEVICE |
| JP2008141211A (ja) * | 1996-05-17 | 2008-06-19 | Formfactor Inc | ウェーハレベルのバーンインおよびテスト |
| JP2007132846A (ja) * | 2005-11-11 | 2007-05-31 | Tokyo Electron Ltd | プローブ装置 |
| US8063652B2 (en) | 2005-11-11 | 2011-11-22 | Tokyo Electron Ltd. | Probing apparatus and method for adjusting probing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5434513A (en) | 1995-07-18 |
| JP3135378B2 (ja) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0661318A (ja) | 半導体試験装置 | |
| KR100272187B1 (ko) | 프로우브장치 | |
| JP2978720B2 (ja) | プローブ装置 | |
| KR100187559B1 (ko) | 전기적특성의 측정방법 및 그의 측정장치 | |
| JP3715160B2 (ja) | プロービング装置及び半導体素子の製造方法 | |
| JPH09321102A (ja) | 検査装置 | |
| CN115274484B (zh) | 一种晶圆检测装置及其检测方法 | |
| JP4207690B2 (ja) | プローバー装置及びその探針高さ調整方法、半導体装置の製造方法 | |
| JPH0936188A (ja) | プローブ装置に用いられるプローブカードデバイス | |
| CN202275092U (zh) | 一种对位装置 | |
| JPH04207047A (ja) | プローブ検査装置 | |
| TWI742934B (zh) | 針測系統 | |
| JPH04115544A (ja) | 半導体試験装置とその試験方法 | |
| JP2000097985A (ja) | 間隔が密な試験場所用走査試験機 | |
| JP2933331B2 (ja) | 半導体装置の検査装置 | |
| JPH09326426A (ja) | ウェーハの検査装置および方法 | |
| JP2767291B2 (ja) | 検査装置 | |
| JPH03290940A (ja) | プロービングマシンのウエハ載置台 | |
| JP2003258044A (ja) | プローブカード、プローブ装置、プローブ試験方法及びプローブ針 | |
| JP3115112B2 (ja) | 半導体検査装置 | |
| JPH05160210A (ja) | プローブ装置 | |
| JPH0758168A (ja) | プローブ装置 | |
| JPH0778853A (ja) | 加圧リミッタ付きプローブカード | |
| JPH0661317A (ja) | プローブ装置 | |
| JPH0362938A (ja) | 検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |