JP3715160B2 - プロービング装置及び半導体素子の製造方法 - Google Patents

プロービング装置及び半導体素子の製造方法 Download PDF

Info

Publication number
JP3715160B2
JP3715160B2 JP34291999A JP34291999A JP3715160B2 JP 3715160 B2 JP3715160 B2 JP 3715160B2 JP 34291999 A JP34291999 A JP 34291999A JP 34291999 A JP34291999 A JP 34291999A JP 3715160 B2 JP3715160 B2 JP 3715160B2
Authority
JP
Japan
Prior art keywords
group
contact
pressing
electrodes
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34291999A
Other languages
English (en)
Other versions
JP2001159643A (ja
Inventor
進 春日部
照享 森
勝久 田中
太郎 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP34291999A priority Critical patent/JP3715160B2/ja
Publication of JP2001159643A publication Critical patent/JP2001159643A/ja
Application granted granted Critical
Publication of JP3715160B2 publication Critical patent/JP3715160B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、対接する電極に接触した接触端子を通して電極に電気信号を伝送して半導体素子あるいは配線基板等の被検査対象物の良否判定を実施する接続装置および検査システムに関し、特に、半導体素子等の被検査対象物の狭ピッチ多ピンの電極に対して、所望の荷重を加えて確実に接触し、半導体素子等の被検査対象物の電気信号検査を行う接続装置および検査システムに関するものである。
【0002】
【従来の技術】
半導体素子の製造方法および半導体素子へのプロービング方法を含めて接続装置および検査システムの従来技術としては、特開平7−7056号公報(従来技術1)、特開平10−308423号公報(従来技術2)および特開平11−23615号公報(従来技術3)等において知られている。
従来技術1には、薄膜支持フレームと、この支持フレームに固定されたフレキシブルな薄膜と、試験される装置の接触パッド上に加圧されるように薄膜の外面の中央領域に設けられた複数の試験プローブ接触子と、各プローブ接触子を試験回路へ接続する薄膜上の複数の導電性トレースと、プローブ試験接触子が試験されるべき装置の接触パッド上に加圧されたときに前記薄膜中央領域を自動的に回動させる手段(中央領域の薄膜の内面に固定された加圧プレートとこの加圧プレートの中央をピボット的に加圧する頭部が半球形のピボットポストとからなる)とを具備した自己水平化薄膜試験プローブが記載されている。
【0003】
また、従来技術2、3には、支持部材と、先端を尖らせた接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって引き出される複数の引き出し用配線と絶縁膜を挾んでグランド層とを有する多層フィルムと、多層フィルムにおける裏側に前記領域を囲むように固定された枠と、前記多層フィルムにおける前記領域の弛みをなくすように領域部を張り出させる部分を有して前記枠を取り付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与する接触圧付与手段と、前記接触端子群の先端面を前記電極群の面に接触させる際、接触端子群の先端面が電極群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して係合させるコンプライアンス機構とを備えた接続装置が記載されている。
【0004】
【発明が解決しようとする課題】
上記従来技術1は、接触端子を加圧するために薄膜の周辺部を完全に固定し、薄膜全体が伸びた状態で、加圧する方式である。したがって加圧プレートと被検査対象物との平行出しは薄膜の張力に依存しており、動作できる角度にも限界がある。加圧時にはより多くの引っ張り力が薄膜にかかってしまうため、断線してしまう可能性がある。また、薄膜が伸びた状態であるため、接触端子個別の変位も小さくなってしまう。さらに、ピボットポストと加圧プレートには、初期的な平行だし機構がなく、かなり傾いた状態で被検査対象物に片当たりしてしまう可能性もあり、被検査対象物を損傷する恐れが大きい。
【0005】
また、従来技術2および3では、接触端子群が被検査対象面に接触していない初期の状態での押さえ部材の平行出しを多層フィルムの周辺の弛みに頼っているため、不安定であり、実際に接触端子群を被検査対象面に対して接触させた際、片当たりが生じて平行出しならいが円滑に実行することが難しい課題を有している。しかも、従来技術2および3では、接触圧荷重も、平行出しならいも、センターピボットの周囲に設けられたスプリングプローブで行われるため、両立するようにスプリング圧を設定することも難しく、さらに押さえ部材が横方向に大きくずれてしまうという課題を有していた。
以上説明したように、何れの従来技術においても、半導体素子等の被検査対象物の高密度化に伴う狭ピッチ多ピンへのプロービングを、被検査対象物および接触端子を損傷させることなく、低荷重で安定して実現しようとする点について、十分考慮されていなかった。
【0006】
本発明の目的は、上記課題を解決すべく、接触端子群を半導体素子等の電極群に対して低荷重で平行に近い状態で加圧しはじめるようにして接触端子群のならい動作を確実にして、接触端子および半導体素子等の電極の損傷を防止することができるようにした接続装置および検査システムを提供することにある。
また、本発明の他の目的は、接触端子群が被接触対象の電極群に接触しはじめてから、全接触端子群が全電極群に接触して、その後もある程度加圧する(押し込まれる)までの微小な変位(100〜200μm程度)の間、ほぼ一定の所望の荷重を保持でき、しかも接触端子群のならい動作を確実にして、接触端子および半導体素子等の電極の損傷を防止することができるようにした接続装置および検査システムを提供することにある。
また、本発明の更に他の目的は、接触端子群が半導体素子等の電極群と接触する際の位置精度を良好にして、接触端子群が確実に半導体素子等の電極群にプロービングができるようにした接続装置および検査システムを提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明は、被検査対象物上に配列された電極と電気的に接触して電気信号の授受を行うための接続装置およびその検査システムにおいて、前記接続装置を支持する支持部材と、前記接続装置の接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線を有する多層フィルムと、該多層フィルムを取り付ける押さえ部材と、前記支持部材に取り付けられ、前記押さえ部材をスプリング性を有した押圧機構で押圧した際、前記押さえ部材の一部を押しつけることにより仮平行だしして支える仮平行だし支え部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与する接触圧付与手段と、前記接触端子群の先端面を前記電極群の面に接触させる際、前記押圧機構で押圧される押さえ部材を前記仮平行だし支え部材から浮上させて接触端子群の先端面が電極群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して係合させるコンプライアンス機構とを備えたことを特徴とする接続装置およびその検査システムである。
【0008】
また、本発明は、被検査対象物上に配列された電極と電気的に接触して電気信号の授受を行うための接続装置およびその検査システムにおいて、前記接続装置を支持する支持部材と、前記接続装置の接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線を有する多層フィルムと、前記多層フィルムにおける前記領域部の弛みをなくすようにして多層フィルムを取り付ける押さえ部材と、前記支持部材に取り付けられ、前記押さえ部材をスプリング性を有した押圧機構で押圧した際、前記押さえ部材の一部を押しつけることにより仮平行だしして支える仮平行だし支え部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与する接触圧付与手段と、前記接触端子群の先端面を前記電極群の面に接触させる際、前記押圧機構で押圧される押さえ部材を前記仮平行だし支え部材から浮上させて接触端子群の先端面が電極群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して係合させるコンプライアンス機構とを備えたことを特徴とする接続装置およびその検査システムである。
【0009】
また、本発明は、前記接続装置およびその検査システムにおける接触圧付与手段は、前記支持部材から前記押さえ部材の中心部に対して押圧力を付与するようにスプリング性を有する押圧機構(例えばスプリングプランジャ)で構成することを特徴とする。
また、本発明は、前記接続装置およびその検査システムにおける仮平行だし支え部材は、前記押さえ部材が所望の値以上に横ずれが生じないように前記押さえ部材を上下動可能に案内する機能を有することを特徴とする。
また、本発明は、前記接続装置およびその検査システムにおける仮平行だし支え部材は、下端に支え部を有する筒状体で形成することを特徴とする。
以上説明したように、前記構成によれば、半導体素子の高密度化に伴う狭ピッチ多ピンへのプロービングを、被検査対象物および接触端子を損傷させることなく、低荷重で安定してすることができる。
【0010】
また、前記構成によれば、多層フィルムにおける接触端子を並設した領域部の弛みをなくすと共に、あらかじめある程度平行出ししておく機構および傾きを補正してならわせるためのコンプライアンス機構を設けることによって、接触端子の群を被検査対象物上の電極の群に、1ピン当たり低荷重(3〜150mN程度)で、単に押しつけることによって、安定した接続を実現することができる。特に、多層フィルムを取り付けた押さえ部材を、仮平行だし支え部材に複数のスプリングプランジャで押し当てることにより、機械精度および組立精度の範囲であらかじめある程度平行だししておくことができ、片当たりを極力少なくして、直ちに被接触対象面に安定してならわせることができ、その結果、半導体素子の高密度化に伴う狭ピッチ多ピンへのプロービングを、被検査対象物および接触端子を損傷させることなく、低荷重で安定してすることができる。
【0011】
【発明の実施の形態】
本発明に係る接続装置および検査システムの実施の形態について図面を用いて説明する。
被検査対象の一例であるLSI用の半導体素子(チップ)2は、図6に示すようにウエハ1に多数並設されて形成され、その後切り離されて使用に供される。図6(a)はLSI用の半導体素子2が多数並設されたウエハ1を示す斜視図であり、図6(b)は1個の半導体素子2を拡大して示した斜視図である。半導体素子2の表面には、周辺に沿って多数の電極3が配列されている。
ところで、半導体素子は高集積化に伴って上記電極3が高密度化および狭ピッチ化が更に進む状況にある。電極の狭ピッチ化としては、0.2mm程度以下で、例えば、0.13mm、0.1mm、それ以下となってきており、電極の高密度化としては、周辺に沿って、1列から2列へ、更に全面に配列される傾向となってきている。
【0012】
本発明に係る接続装置(プロービング装置)は、ウエハの状態において、多数並設された半導体素子の内、1個または多数個の半導体素子について同時に、所望の接触圧(1ピン当たり3〜150mN程度)で半導体素子の電極に確実に接続させて、テスタにより各半導体素子について動作試験を行うものである。即ち、本発明に係る接続装置(プロービング装置)は、上記電極の高密度化および狭ピッチ化に対応でき、しかも多数個チップ同時プロービングによる検査を可能にするものである。
【0013】
まず、本発明に係る接続装置の第1の実施の形態について図1および図3を用いて説明する。図1(a)は、本発明に係る接続装置の第1の実施の形態の要部を示す断面図であり、図1(b)は、その主要部品を分解して図示した斜視図である。
本接続装置の第1の実施の形態は、支持部材(上部固定板)7と、該支持部材7の中央部に高さ方向に調整可能に固定され、下部先端に球13aを有してセンターピボットの働きをし、押圧力を付与するばね13bを装填したセンタースプリングプランジャ13と、該センタースプリングプランジャ13を中心に3方向に対称に上記支持部材7に固定設置され、下部先端に球14aを有し、押圧力を付与するばね14bを装填した3個のスプリングプランジャ14と、多層フィルム6に接着固定された押さえ板8aと該押さえ板8aにねじ止め固定した押さえ板保持基板8bとからなる押さえ部材8と、上記多層フィルム6の中央に形成された接触端子群4が半導体素子2の電極群3(被接触対象面)と接触していないとき、各スプリングプランジャ13および14の先端の球と上記押さえ板保持基板8bとの係合を維持させるために上記押さえ板保持基板8bの下方への動きを規制し、しかも上記押さえ板保持基板8bの横方向のずれを±5μm〜±15μm程度に規制するように案内(ガイド)し、上記支持部材7の下面に取付けられた下部に支え部を有する筒状体からなる仮平行だし支え部材10とを備え、上記スプリングプランジャ13および14を、装填しているばね(スプリング)13b、14bによる押圧力により球13a、14bを介して押さえ板保持基板8bに対して押し付け係合させながら、押さえ部材8を中央部に設置したセンタースプリングプランジャ13の先端の球13aにより微傾動可能に保持し、該センタースプリングプランジャ13および周囲に設置した低荷重(1プランジャ当たり1.5N程度)のスプリングプランジャ14により、所望のほぼ一定の押付け力(例えば、図4に示す250ピン程度の場合、押し込み量150μmで30N程度、図3に示す500ピン程度の場合、押し込み量150μmで70N程度)を付与する(押圧する)構造のコンプライアンス機構である。なお、押さえ板保持基板8bの上面中央には、球13aと係合する円錐溝が形成されている。
【0014】
上記多層フィルム6は、図1(a)(b)に示すように、シートのプロービング側の中央領域部に半導体素子2の電極群3と接触するための接触端子群4を形成し、4つの周辺部に多層配線基板50との信号授受のための電極群5を形成し、該接触端子群4と電極群5との間に多数の引き出し配線20と絶縁層を挾んでグランド層とを形成した多層薄膜で形成される。更に、上記接触端子群4を形成した領域の多層フィルム6の裏面には、押さえ板8aが接着固定され、信号授受のための多層フィルム6の周辺の電極群5を形成した部分の裏面には、電極押さえ板9が接着固定される。更に、上記押さえ板8aは、押さえ板保持基板8bにねじ止めされる。この押さえ板保持基板8bは、仮平行だし支え部材10によって横方向のずれを±5μm〜±20μm程度に規制するように案内(ガイド)され、常に、センタースプリングプランジャ13の下部先端の球13aが、押さえ板保持基板8bの上面中央に形成された円錐溝と係合するように構成される。この場合、押さえ板保持基板8bの外径(外形が四角、多角形、円、楕円等の形状を含む)と仮平行だし支え部材(下部に支え部を有する筒状体からなる。)10の内径(内形が四角、多角形、円、楕円等の形状を含む)との間の間隙が片側で5μm〜20μm程度である。特に、押さえ板保持基板8bが仮平行だし支え部材10によって、2次元的に高精度(片側で5μm〜20μm程度以下)に位置決めされるので、接触端子群4を半導体素子2の電極群3に対して高精度にプロービングをすることができる。押さえ板保持基板8bの外径および仮平行だし支え部材10の内径が円形でも2次元的に位置決めされるので、使用することが可能となる。このように円形形状にすれば、加工は容易となる。
【0015】
また、押さえ板保持基板8bの下部の四角形部分8cの形状に合わせて、仮平行だし支え部材10の下部の押し付け部分10aの形状を、該押さえ板保持基板8bの下部の四角形部分8cとのクリアランス(5〜20μm程度)を確保した四角形形状にすれば、図2(b)に示すように押さえ板保持基板8bの上部の外径および仮平行だし支え部材10の上部の内径が両者とも加工が容易な円形としても高精度に位置決めが可能となる。
そして、多層フィルム6の周辺の電極群5を多層配線基板50の内周部に配列された電極群に接触させ、ついで上記支持部材7の外枠部分を多層配線基板50の内周部に取り付けることにより、図1(a)に示す接続装置が得られる。なお、多層フィルム6の周辺の電極群5と多層配線基板50の内周部に配列された電極群との接続は、電極押さえ板9をねじで押圧することによって行われる。なお、多層フィルム6については、例えば、特開平10−308423号公報および特開平11−23615号公報に記載された方法を用いて製造することができる。
【0016】
ところで、従来技術(特開平10−308423号公報、特開平11−23615号公報)と比較して本接続装置の特徴とするところは、次に説明することである。
(1)押さえ部材8を微傾動可能に球13aを介して係合させる中央部のセンタースプリングプランジャ13にも、微小な変位(例えば、0.2mm程度のストローク)の範囲ではほぼ一定のばね圧を有するばね(押圧手段)13bを内蔵したことにある。これにより、センタースプリングプランジャ13は、その先端の球13aにより、ならい機構(コンプライアンス機構)の働きをすると同時に、内蔵したばね(押圧手段)13bにより、微小な変位(例えば、0.2mm程度のストローク)の範囲では、ほぼ所望の一定の接触荷重を付加することができる。即ち、センタースプリングプランジャ13により、押さえ部材8の微傾動に関係無く中心部から接触端子群4に対して所望の一定の接触荷重を付与することができる。
【0017】
(2)接触端子群4を形成した領域の多層フィルム6の裏面に接着固定された押さえ部材8は、接触端子群4が被接触対象面(半導体素子2の電極群3)と接触していないとき仮平行だし支え部材10によって下方向の動きが規制されて平行だしされると共にスプリングプランジャ13および14との係合を維持し、しかも仮平行だし支え部材10によって横方向にずれが生じないように上下動可能に案内されるので、3つのスプリングプランジャ14からの押圧力によって接触端子群4の被接触対象面に対して平行だしならい(左右の接触圧の均一化)がなされる。なお、接触端子群4が被接触対象面に接触して所望の接触荷重を付与した際、押さえ板保持基板8bの下面は、仮平行だし支え部材10から離間(浮上)することになる。また、押さえ部材8は、仮平行だし支え部材10に対して、仮平行維持が可能なように、あらかじめ機械精度および組立精度(40μm以内程度)で、取り付けられている。即ち、初期状態では、押さえ部材8の両端が仮平行だし支え部材10で支えられるので、接触端子群4を被接触対象面(半導体素子等の電極群)に対して低荷重で平行に近い状態で加圧をしはじめることが可能なり、その結果被接触対象面に対する接触端子群のならい動作を確実にして、片当たりによる接触端子および半導体素子等の電極の損傷を防止することができる。
【0018】
このように押さえ部材8の下方向の動きを仮平行だし支え部材10で支え、上記押さえ部材8に対して上記センタースプリングプランジャ13を主に接触荷重を付与すると共に微傾動可能に係合させ、スプリングプランジャ14で左右の接触圧の均一化(平行だしならい)を図ることにある。即ち、複数のスプリングプランジャ14で押さえ部材8を、接続装置本体である支持部材7に固定された仮平行だし支え部材10に押し当てることにより、機械精度および組立精度の範囲(例えば、20〜40μm程度)であらかじめある程度平行だししておくことができるので、実際に接触端子群4を被接触対象面に接触させて食い込ませた際片当たりを極力少なくして、直ちに被接触対象面にならわせることが可能となる。
【0019】
その結果、図3に示すような押し込み量(変位)と荷重との関係が得られる。即ち、接触端子群4を被接触対象面に接触させた際、主としてセンタースプリングプランジャ13による押圧力により0.15mm程度のストロークで、1ピン当たり0.145N程度(500ピンで72.5N程度)のほぼ一定値を実現することが可能となり、しかも予め押さえ板保持基板8bの両端を仮平行だし支え部材10で支えて40μm以下で平行だしされた状態から、センタースプリングプランジャ13の周辺に等角度間隔で配置された複数のスプリングプランジャ14からの低荷重の押圧力によって接触端子群4が被接触対象面に対して平行だしならいに移行されるので、接触端子群4の被接触対象面に対する平行だしならい(左右の接触圧の均一化)を確実に高信頼度で実現することができる。
【0020】
次に、本発明に係る接続装置の第2の実施の形態を図2および図4を用いて説明する。図2(a)は、本発明に係る接続装置の第2の実施の形態の要部を示す断面図であり、図2(b)は、その主要部品を分解して図示した斜視図である。本接続装置の第2の実施の形態における第1の実施の形態と相違する点は、多層フィルム6の裏面への押さえ部材22の取付け方法およびその構造にある。即ち、局部押さえ部材22を、多層フィルム6の接触端子群4が形成された領域の外側の裏面に接着固定された枠21と、多層フィルム6の接触端子群4が形成された領域の裏面との間にシリコーンシートなどの緩衝材23を挾むための局所的な凸部(例えば枠状の突起)を中央部に有し、上記枠21にねじ止めされる局部押さえ部材22aと、該局部押さえ部材22aにねじ止めされる局部押さえ板保持基板22bとにより構成する。そして、この局部押さえ板保持基板22bと仮平行だし支え部材10との関係は、第1の実施の形態における押さえ板保持基板8bと仮平行だし支え部材10との関係と同様である。図2に示す場合、局部押さえ板保持基板22bの側面(外周面)には、局部押さえ板保持基板22bが仮平行だし支え部材10に対してより多く傾動可能なように円弧形状に形成している。第1の実施の形態においても、押さえ板保持基板8bの側面(外周面)を円弧形状に形成してもよい。このように、局部押さえ板保持基板22bおよび押さえ板保持基板8bの側面(外周面)を円弧形状に形成した場合、局部押さえ板保持基板22bおよび押さえ板保持基板8bの外径(外形が四角、多角形、円、楕円等の形状を含む)と仮平行だし支え部材10の内径(内形が四角、多角形、円、楕円等の形状を含む)との間の間隙を片側で例えば5μm程度に狭めることも可能となる。
【0021】
以上説明した第2の実施の形態においても、第1の実施の形態と同様な作用効果を得ることができる。その結果、図4に示すような押し込み量(変位)と荷重との関係が得られる。即ち、接触端子群4を被接触対象面に接触させた際、主としてセンタースプリングプランジャ13による押圧力により0.15mm程度のストロークで、1ピン当たり0.145N程度(250ピンで36N程度)のほぼ一定値を実現することが可能となり、しかも予め局部押さえ板保持基板22bの両端を仮平行だし支え部材10で支えて40μm以下で平行だしされた状態から、センタースプリングプランジャ13の周辺に等角度間隔で配置された複数のスプリングプランジャ14からの低荷重の押圧力によって接触端子群4が被接触対象面に対して平行だしならいに移行されるので、接触端子群4の被接触対象面に対する平行だしならい(左右の接触圧の均一化)を確実に高信頼度で実現することができる。
【0022】
更に、第2の実施の形態の場合、中央部に局所的な凸部を有する局部押さえ部材22aを枠21にねじ締め固定する際、多層フィルム6における接触端子群4が形成された領域がシリコーンシートなどの緩衝材23を介して適宜に押し出されて張り出されて弛みをなくすことが可能なる。その結果、弛みがなくなることにより、第1の実施の形態よりも、接触端子群4の均一性を良くすること、即ち接触端子群4の平坦度を高精度に確保することが可能となる。また、緩衝材23は、当然、接触端子群4が被接触対象面に接触した際の緩衝の役目も果たすことができる。
【0023】
次に、以上説明した本発明に係る接続装置(プロービング装置)を用いて被検査対象である半導体素子(チップ)に対する電気的特性検査について図5を用いて説明する。
図5は、本発明に係る検査装置の全体構成を示す図である。
検査装置は、半導体装置の製造におけるウエハプローバとして構成されている。この検査装置は、被検査対象である半導体ウエハ1を支持する試料支持系160と、被検査対象(ウエハ)1の電極群3に接触して電気信号の授受を行なうプローブ系120と、試料支持系160の動作を制御する駆動制御系150と、被検査対象1の温度制御を行なう温度制御系140と、半導体素子(チップ)2の電気的特性の検査を行なうテスタ170とで構成される。この半導体ウエハ1は、多数の半導体素子(チップ)が配列され、各半導体素子の表面には、半導体素子の高集積化に伴って外部接続電極としての電極群3が配列されている。試料支持系160は、半導体ウエハ1を着脱自在に載置してほぼ水平に設けられた試料台162と、この試料台162を支持するように垂直に配置される昇降軸164と、この昇降軸164を昇降駆動する昇降駆動部165と、この昇降駆動部165を支持するX−Yステージ167とで構成される。X−Yステージ167は、筐体166の上に固定される。昇降駆動部165は、例えば、ステッピングモータなどから構成される。試料台162の水平および垂直方向における位置決め動作は、X−Yステージ167の水平面内における移動動作と、昇降駆動部165による上下動などとを組み合わせることにより行われる。また、試料台162には、図示しない回動機構が設けられており、水平面内における試料台162の回動変位が可能にされている。
【0024】
試料台162の上方には、プローブ系120が配置される。即ち、ブローブ系120は、図1または図2に示す如く筐体166上に取り付けられる多層配線基板50に装着された接続装置(プロービング装置)によって構成され、試料台162に平行に対向する姿勢で設けられる。多層フィルム6に設けられた接触端子群4は、引出し用配線20を介して、多層配線基板50の電極50aおよびビア50dと、内部配線50bとを通して、多層配線基板50に設けられた接続端子50cに接続され、該接続端子50cに接続されるケーブル171を介して、テスタ170と接続される。
駆動制御系150は、ケーブル172を介してテスタ170と接続される。また、駆動制御系150は、試料支持系160の各駆動部のアクチュエータに制御信号を送って、その動作を制御する。すなわち、駆動制御系150は、内部にコンピュータを備え、ケーブル172を介して伝達されるテスタ170のテスト動作の進行情報に合わせて、試料支持系160の動作を制御する。また、駆動制御系150は、操作部151を備え、駆動制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
試料台162には、半導体素子2を加熱させるためのヒータ141が備えられている。温度制御系140は、試料台162のヒータ141あるいは冷却治具を制御することにより、試料台162に搭載された半導体ウエハ1の温度を制御する。また、温度制御系140は、操作部151を備え、温度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
【0025】
以下、検査装置の動作について説明する。まず、被検査対象である半導体ウエハ1は、試料台162の上に位置決めして載置され、X−Yステージ167および回動機構を駆動制御し、半導体ウエハ1上に配列された複数個の半導体素子上に形成された電極群3を、接続装置に並設された多数の接触端子群4の直下に位置決めする。その後、駆動制御系150は、昇降駆動部165を作動させて、多数の電極(被接触材)3の全体の面が接触端子の先端に接触した時点から150μm程度押し上げる状態になるまで試料台162を上昇させることによって、多層フィルム6において多数の接触端子が並設された領域部4aを張り出させて平坦度を高精度に確保された接触端子群4における接触端子の各々の先端を、コンプライアンス機構により半導体素子に配列された多数の電極群(全体)3の面に追従するように倣って平行出しすると共に、主にスプリングプランジャ13の押圧力により0.15mm程度のストロークで、1ピン当たり0.145N程度のほぼ一定値の接触荷重を付与することによって半導体ウエハ1上に配列された各被接触材(電極)に倣って均一な荷重(1ピン当たり3〜150mN程度)に基づく押し込みによる接触が行われ、接触端子群4と電極群3との間において低抵抗(0.01Ω〜0.1Ω)で接続されることになる。
【0026】
特に、本発明に係る接続装置においては、前述したように、主にセンタースプリングプランジャ13の押圧力により0.15mm程度のストロークで、1ピン当たり0.145N程度のほぼ一定値の接触荷重を付与し、しかも周辺に設けられた複数のスプリングプランジャ14からの低荷重の押圧力で容易に平行出し倣いができるように構成したので、従来技術(特開平10−308423号公報、特開平11−23615号公報)のようにセンタピボットの周辺に設けられた複数のスプリングプローブで接触荷重と平行出し倣いとを併用する場合に比較して、確実に高信頼度で所望の接触荷重と平行だしならいとを得ることができ、その結果、均一な荷重(1ピン当たり3〜150mN程度)に基づく押し込みによる接触が確実に行われ、接触端子群4と電極群3との間において確実に高信頼度で低抵抗(0.01Ω〜0.1Ω)で接続させることが可能となる。
【0027】
さらに、ケーブル171、配線基板50、多層フィルム6、および接触端子4を介して、半導体ウエハ1に形成された半導体素子とテスタ170との間で、動作電力や動作試験信号などの授受を行い、当該半導体素子の動作特性の可否などを判別する。さらに、上記の一連の試験動作が、半導体ウエハ1に形成された複数の半導体素子の各々について実施され、動作特性の可否などが判別される。
【0028】
本実施の形態によれば、多層フィルムに接触端子を形成した領域部の弛みをなくすと共に平行出しするコンプライアンス機構を設けることによって、接触端子の群を被検査対象物上の電極の群に、1ピン当たり低荷重(3〜150mN程度)で、単に押しつけることによって、0.05Ω〜0.1Ω程度の低抵抗で安定した接続を実現することができる。
【0029】
即ち、本実施の形態によれば、以下の諸効果を実現した。
本実施の形態によれば、多層フィルムにおける接触端子を並設した領域部の弛みをなくすと共に、あらかじめある程度平行出ししておく機構および傾きを補正してならわせるためのコンプライアンス機構を設けることによって、接触端子の群を被検査対象物上の電極の群に、1ピン当たり低荷重(3〜150mN程度)で、単に押しつけることによって、安定した接続を実現することができる。特に、多層フィルムを取り付けた押さえ部材を、該押さえ部材の該多層フィルムを取り付けた反対部分でつり下げるように接続装置本体に固定された押さえ部材仮平行だし板に複数のスプリングプランジャーで、該押さえ部材を押さえ部材仮平行だし板に押し当てることにより、機械精度および組立精度の範囲(例えば、20〜40μm程度)であらかじめある程度平行だししておくことができ、片当たりを極力少なくして、直ちに被接触面にならわせることができる。
【0030】
また、本実施の形態によれば、多層フィルムを取り付けた押さえ部材と接続装置本体に固定された押さえ部材平行だし板とのクリアランスを小さく(例えば、15μm程度)することにより、接触端子が半導体素子の電極群と接触する位置精度が良好な(例えば、30μm以内)接続装置を実現することができる。
また、本実施の形態によれば、球状の先端部を有したスプリングプランジャーを使用することにより、コンプライアンス機構にばね性を付加させることにより、接続装置の接触端子を被接触対象の電極に接触させる場合に、該接触端子が該電極に接触しはじめてから、全接触端子が全電極に接触して、その後もある程度加圧する(押し込まれる)までの微小な変位(100〜200μm程度)の間、ほぼ一定の所望の荷重を保持できる加圧機構を実現することができる。
【0031】
【発明の効果】
本発明によれば、接触端子群を半導体素子等の電極群に対して低荷重で平行に近い状態で加圧しはじめるようにして接触端子群のならい動作を確実にして、接触端子および半導体素子等の電極の損傷を防止することができ、その結果、接触端子の群を被検査対象物上の電極の群に、1ピン当たり低荷重(3〜150mN程度)で、単に押しつけることによって、0.05Ω〜0.1Ω程度の低抵抗で安定した接続を実現することができる効果を奏する。
【0032】
また、本発明によれば、接触端子群が被接触対象の電極群に接触しはじめてから、全接触端子群を全電極群に接触して、その後もある程度加圧する(押し込まれる)までの微小な変位(100〜200μm程度)の間、ほぼ一定の所望の荷重を保持でき、しかも接触端子群のならい動作を確実にして、接触端子および半導体素子等の電極の損傷を防止することができるようにした接続装置および検査システムを実現することができる。
【0033】
また、本発明によれば、接触端子群が半導体素子等の電極群と接触する際の位置精度を良好にして、接触端子群が確実に半導体素子等の電極群にプロービングができるようにした接続装置および検査システムを実現することができる。
また、本発明によれば、ウエハの状態において、多数並設された半導体素子(チップ)の内、1個または多数個の半導体素子の電極に確実に接続させて、テスタにより各半導体素子について動作試験を行うことができる。即ち、前記構成によれば、電極の高密度化および狭ピッチ化に対しても、チップ電極に損傷を与えない状態で多数個チップ同時プロービングによる検査を可能にすることができる。
【図面の簡単な説明】
【図1】(a)は、本発明に係る接続装置の第1の実施の形態における押さえ部材を含んだ多層フィルムの要部を示す断面図であり、(b)はその主要部品を分解して図示した斜視図である。
【図2】(a)は、本発明に係る接続装置の第2の実施の形態における局所押さえ部材および枠を含んだ多層フィルムの要部を示す断面図であり、(b)はその主要部品を分解して図示した斜視図である。
【図3】本発明に係る接続装置の第1の実施の形態の接続装置の押し込み量と荷重の関係を示す図である。
【図4】本発明に係る接続装置の第2の実施の形態の接続装置の押し込み量と荷重の関係を示す図である。
【図5】本発明に係る検査システムの一実施の形態を示す全体概略構成を示す図である。
【図6】(a)は、半導体素子(チップ)が配列された被接触対象であるウエハを示す斜視図であり、(b)は半導体素子(チップ)を示す斜視図である。
【符号の説明】
1…ウエハ、2…半導体素子(チップ)、3…電極群(被接触材)、4…接触端子群、5…電極、6…多層フィルム、7…支持部材(上部固定板)、8…押さえ部材、8a…押さえ板、8b…押さえ板保持基板、9…電極押さえ板、10…仮平行だし支え部材、13…センタースプリングプランジャ、13a…球、13b…ばね、14…スプリングプランジャ、14a…球、14b…ばね、20…引き出し配線、21…枠、22a…局部押さえ部材、22b…局部押さえ部材保持基板、23…緩衝材、50…多層配線基板、50a…電極、50b…内部配線、50c…接続端子、50d…ビア、120…プロ−ブ系、140…温度制御系、141…ヒータ、150…駆動制御系、151…操作部、160…試料支持系、162…試料台、164…昇降軸、165…昇降駆動部、166…、167…X−Yステージ、170…テスタ、171…ケーブル、172…ケーブル。

Claims (5)

  1. 被検査対象物上に配列された電極の群と電気的に接触して電気信号の授受を行うためのプロービング装置において、
    配線基板に取り付けられた支持部材と、
    複数の接触端子をプロービング側の領域部に並設し、該各接触端子に電気的につながって周辺部に引き出されて前記配線基板に接続される複数の引き出し配線を有する多層フィルムと、
    該多層フィルムの前記領域部の裏面に接着固定される押さえ板及び該押さえ板に固定される押さえ板保持基板から構成される押さえ部材と、
    前記支持部材の中央部に高さ方向に調整可能に固定され、前記押さえ板保持基板の上面中央に対してセンター押圧力を付与するばねを装着したセンタースプリングプランジャと、
    該センタースプリングプランジャを中心にしてその周辺に等角度間隔で配置され、前記センター押圧力よりも低荷重で、前記接触端子の群の先端面を前記電極の群の被接触面に対して平行だし倣い動作をするように押圧力を付与するばねを装着した複数のスプリングプランジャと、
    前記接触端子の群の先端面が前記電極の群の被接触面と接触していないとき、前記各スプリングプランジャの下部先端部で前記押さえ板保持基板の上面に押圧力を付与して前記押さえ板保持基板の下方への動きを規制するように前記押さえ部材を支え、さらに前記押さえ板保持基板の横方向のずれを規制して前記押さえ板保持基板を上方に可動できるように前記押さえ部材を案内する仮平行だし支え部材とを備え、
    前記電極の群を前記接触端子の群に対して相対的に上昇させることによって、前記各スプリングプランジャによって押圧力が付与された押さえ部材が前記仮平行だし支え部材に平行だしされて支えらた状態で前記電極の群の被接触面を前記接触端子の群の先端面に接触を開始させ、さらに前記押さえ部材を前記仮平行だし支え部材から浮上させることによって前記センタースプリングプランジャ及び前記各スプリングプランジャによって押圧力が付与されて前記接触端子の群を前記電極の群に加圧して接触させるように構成したことを特徴とするプロービング装置。
  2. 被検査対象物上に配列された電極の群と電気的に接触して電気信号の授受を行うためのプロービング装置において、
    配線基板に取り付けられた支持部材と、
    複数の接触端子をプロービング側の領域部に並設し、該各接触端子に電気的につながって周辺部に引き出されて前記配線基板に接続される複数の引き出し配線を有する多層フィルムと、
    該多層フィルムの前記領域部の外側の裏面に接着固定される枠、前記領域部の裏面との間に緩衝材を挟むように前記枠内に局所的な凸部を有して前記枠に固定される局部押さえ部材及び該局部押さえ部材に固定される局部押さえ部材保持基板から構成される押さえ部材と、
    前記支持部材の中央部に高さ方向に調整可能に固定され、前記局部押さえ部材保持基板の上面中央に対してセンター押圧力を付与するばねを装着したセンタースプリングプランジャと、
    該センタースプリングプランジャを中心にしてその周辺に等角度間隔で配置され、前記センター押圧力よりも低荷重で、前記接触端子の群の先端面を前記電極の群の被接触面に対して平行だし倣い動作をするように押圧力を付与するばねを装着した複数のスプリングプランジャと、
    前記接触端子の群の先端面が前記電極の群の被接触面と接触していないとき、前記各スプリングプランジャの下部先端部で前記局部押さえ部材保持基板の上面に押圧力を付与して前記局部押さえ部材保持基板の下方への動きを規制するように前記押さえ部材を支え、 さらに前記局部押さえ部材保持基板の横方向のずれを規制して前記局部押さえ部材保持基板を上方に可動できるように前記押さえ部材を案内する仮平行だし支え部材とを備え、
    前記電極の群を前記接触端子の群に対して相対的に上昇させることによって、前記各スプリングプランジャによって押圧力が付与された押さえ部材が前記仮平行だし支え部材に平行だしされて支えらた状態で前記電極の群の被接触面を前記接触端子の群の先端面に接触を開始させ、さらに前記押さえ部材を前記仮平行だし支え部材から浮上させることによって前記センタースプリングプランジャ及び前記各スプリングプランジャによって押圧力が付与されて前記接触端子の群を前記電極の群に加圧して接触させるように構成したことを特徴とするプロービング装置。
  3. 前記仮平行だし支え部材は、下部に支え部を有する筒状体から構成することを特徴とする請求項1または2記載のプロービング装置
  4. 配線基板に取り付けられた支持部材と、複数の接触端子をプロービング側の領域部に並設し、該各接触端子に電気的につながって周辺部に引き出されて前記配線基板に接続される複数の引き出し配線を有する多層フィルムと、該多層フィルムの前記領域部の裏面に接着固定される押さえ板及び該押さえ板に固定される押さえ板保持基板から構成される押さえ部材と、前記支持部材の中央部に高さ方向に調整可能に固定され、前記押さえ板保持基板の上面中央に対してセンター押圧力を付与するばねを装着したセンタースプリングプランジャと、該センタースプリングプランジャを中心にしてその周辺に等角度間隔で配置され、前記センター押圧力よりも低荷重で、前記接触端子の群の先端面を前記電極の群の被接触面に対して平行だし倣い動作をするように押圧力を付与するばねを装着した複数のスプリングプランジャと、前記接触端子の群の先端面が前記電極の群の被接触面と接触していないとき、前記各スプリングプランジャの下部先端部で前記押さえ板保持基板の上面に押圧力を付与して前記押さえ板保持基板の下方への動きを規制するように前記押さえ部材を支え、さらに前記押さえ板保持基板の横方向のずれを規制して前記押さえ板保持基板を上方に可動できるように前記押さえ部材を案内する仮平行だし支え部材とを備えて構成されたプロービング装置を用いて、前記引き出し配線および前記配線基板を介してテスタに接続された接触端子の群と、半導体素子に配列された電極の群とを、相対的に位置合せを行って前記電極の群を前記接触端子の群に対して相対的に上昇させることによって、前記各スプリングプランジャによって押圧力が付与された押さえ部材が前記仮平行だし支え部材に平行だしされて支えらた状態で前記電極の群の被接触面を前記接触端子の群の先端面に接触を開始させ、さらに前記押さえ部材を前記仮平行だし支え部材から浮上させることによって前記センタースプリングプランジャ及び前記各スプリングプランジャによって押圧力が付与されて前記接触端子の群を前記電極の群に加圧して接触させて電気的に接続し、この接続されたテスタと前記電極との間で電気信号の授受を行って前記半導体素子の電気的特性について検査して半導体素子を製造することを特徴とする半導体素子の製造方法
  5. 配線基板に取り付けられた支持部材と、複数の接触端子をプロービング側の領域部に並設し、該各接触端子に電気的につながって周辺部に引き出されて前記配線基板に接続される複数の引き出し配線を有する多層フィルムと、該多層フィルムの前記領域部の外側の裏面に接着固定される枠、前記領域部の裏面との間に緩衝材を挟むように前記枠内に局所的な凸部を有して前記枠に固定される局部押さえ部材及び該局部押さえ部材に固定される局部押さえ部材保持基板から構成される押さえ部材と、前記支持部材の中央部に高さ方向に調整可能に固定され、前記局部押さえ部材保持基板の上面中央に対してセンター押圧力を付与するばねを装着したセンタースプリングプランジャと、該センタースプリングプランジャを中心にしてその周辺に等角度間隔で配置され、前記センター押圧力よりも低荷重で、前記接触端子の群の先端面を前記電極の群の被接触面に対して平行だし倣い動作をするように押圧力を付与するばねを装着した複数のスプリングプランジャと、前記接触端子の 群の先端面が前記電極の群の被接触面と接触していないとき、前記各スプリングプランジャの下部先端部で前記局部押さえ部材保持基板の上面に押圧力を付与して前記局部押さえ部材保持基板の下方への動きを規制するように前記押さえ部材を支え、さらに前記局部押さえ部材保持基板の横方向のずれを規制して前記局部押さえ部材保持基板を上方に可動できるように前記押さえ部材を案内する仮平行だし支え部材とを備えて構成されたプロービング装置を用いて、前記引き出し配線および前記配線基板を介してテスタに接続された接触端子の群と、半導体素子に配列された電極の群とを、相対的に位置合せを行って前記電極の群を前記接触端子の群に対して相対的に上昇させることによって、前記各スプリングプランジャによって押圧力が付与された押さえ部材が前記仮平行だし支え部材に平行だしされて支えらた状態で前記電極の群の被接触面を前記接触端子の群の先端面に接触を開始させ、さらに前記押さえ部材を前記仮平行だし支え部材から浮上させることによって前記センタースプリングプランジャ及び前記各スプリングプランジャによって押圧力が付与されて前記接触端子の群を前記電極の群に加圧して接触させて電気的に接続し、この接続されたテスタと前記電極との間で電気信号の授受を行って前記半導体素子の電気的特性について検査して半導体素子を製造することを特徴とする半導体素子の製造方法
JP34291999A 1999-12-02 1999-12-02 プロービング装置及び半導体素子の製造方法 Expired - Fee Related JP3715160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34291999A JP3715160B2 (ja) 1999-12-02 1999-12-02 プロービング装置及び半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34291999A JP3715160B2 (ja) 1999-12-02 1999-12-02 プロービング装置及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2001159643A JP2001159643A (ja) 2001-06-12
JP3715160B2 true JP3715160B2 (ja) 2005-11-09

Family

ID=18357543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34291999A Expired - Fee Related JP3715160B2 (ja) 1999-12-02 1999-12-02 プロービング装置及び半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP3715160B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039277B2 (en) 2001-08-13 2011-10-18 Finisar Corporation Providing current control over wafer borne semiconductor devices using overlayer patterns
CN1568432A (zh) 2001-08-13 2005-01-19 霍尼韦尔国际公司 使用沟槽为晶片承载的半导体器件提供电流控制
US7700379B2 (en) 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
JP4521611B2 (ja) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4504731B2 (ja) * 2004-05-06 2010-07-14 日特エンジニアリング株式会社 巻線機のセンター押さえ装置および方法
CN100499056C (zh) 2004-06-09 2009-06-10 株式会社瑞萨科技 半导体集成电路器件的制造方法
CN100508154C (zh) 2004-11-18 2009-07-01 株式会社瑞萨科技 半导体集成电路器件的制造方法
WO2006075361A1 (ja) * 2005-01-12 2006-07-20 Renesas Technology Corp. 半導体集積回路装置の製造方法
WO2006097982A1 (ja) * 2005-03-11 2006-09-21 Renesas Technology Corp. 半導体集積回路装置の製造方法
JP4769474B2 (ja) * 2005-04-06 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2006343182A (ja) 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4825457B2 (ja) 2005-06-21 2011-11-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2007012810A (ja) 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007051907A (ja) * 2005-08-17 2007-03-01 Japan Electronic Materials Corp プローブカード
JP2007051906A (ja) * 2005-08-17 2007-03-01 Japan Electronic Materials Corp プローブカード
JP4800007B2 (ja) 2005-11-11 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法およびプローブカード
JP5191646B2 (ja) 2006-10-24 2013-05-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2007212471A (ja) * 2007-03-28 2007-08-23 Renesas Technology Corp 半導体集積回路の製造方法及びプローブカード
JP2007212472A (ja) * 2007-03-28 2007-08-23 Renesas Technology Corp 半導体集積回路の製造方法及びプローブカード
JP5049694B2 (ja) * 2007-08-07 2012-10-17 ルネサスエレクトロニクス株式会社 プローブカード、半導体検査装置および半導体装置の製造方法
JP4999615B2 (ja) * 2007-08-31 2012-08-15 東京エレクトロン株式会社 検査装置及び検査方法
JP5138615B2 (ja) * 2008-02-15 2013-02-06 シャープ株式会社 半導体機能試験電気接続装置
JP4716454B2 (ja) * 2010-07-29 2011-07-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2012122919A (ja) * 2010-12-10 2012-06-28 Mitsubishi Electric Corp アレイ型半導体レーザ素子の通電試験装置
JP4919365B2 (ja) * 2010-12-16 2012-04-18 ルネサスエレクトロニクス株式会社 半導体集積回路の製造方法
JP4940360B2 (ja) * 2011-01-20 2012-05-30 ルネサスエレクトロニクス株式会社 プローブカードおよび検査装置
KR102251299B1 (ko) * 2014-03-06 2021-05-13 테크노프로브 에스.피.에이. 특히 극한 온도의 적용을 위한, 전기 소자의 테스트 기기용 프로브 카드

Also Published As

Publication number Publication date
JP2001159643A (ja) 2001-06-12

Similar Documents

Publication Publication Date Title
JP3715160B2 (ja) プロービング装置及び半導体素子の製造方法
KR101258101B1 (ko) 프로브 카드
JP3135378B2 (ja) 半導体試験装置
US8049525B2 (en) Parallelism adjusting mechanism of probe card
JP4465995B2 (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
US7956627B2 (en) Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device
US7737709B2 (en) Methods for planarizing a semiconductor contactor
JP3315339B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
US6509751B1 (en) Planarizer for a semiconductor contactor
KR100459050B1 (ko) 반도체 접촉자를 평탄화하기 위한 방법 및 장치
US5825192A (en) Probe card device used in probing apparatus
JP2978720B2 (ja) プローブ装置
US7791361B2 (en) Planarizing probe card
JPH1123615A (ja) 接続装置および検査システム
US7382143B2 (en) Wafer probe interconnect system
KR102122459B1 (ko) 웨이퍼 테스트 장치
US6426636B1 (en) Wafer probe interface arrangement with nonresilient probe elements and support structure
JPH0943276A (ja) プローブ装置に用いられるプローブカードデバイス
JP2966671B2 (ja) プローブカード
JPH0735777A (ja) 検査装置および検査装置における接続方法
JP3645203B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置
JPH0936188A (ja) プローブ装置に用いられるプローブカードデバイス
JP4246010B2 (ja) 検査装置
US7084651B2 (en) Probe card assembly
KR101922848B1 (ko) 탄성체가 설치된 프로브카드

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees