JP2007012810A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2007012810A
JP2007012810A JP2005190444A JP2005190444A JP2007012810A JP 2007012810 A JP2007012810 A JP 2007012810A JP 2005190444 A JP2005190444 A JP 2005190444A JP 2005190444 A JP2005190444 A JP 2005190444A JP 2007012810 A JP2007012810 A JP 2007012810A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
abrasive
integrated circuit
circuit device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005190444A
Other languages
English (en)
Inventor
Yoshiyuki Abe
由之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005190444A priority Critical patent/JP2007012810A/ja
Priority to CNA2006100931719A priority patent/CN1893021A/zh
Priority to US11/476,721 priority patent/US7501300B2/en
Publication of JP2007012810A publication Critical patent/JP2007012810A/ja
Priority to US12/347,588 priority patent/US20090117709A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D18/00—Manufacture of grinding tools or other grinding devices, e.g. wheels, not otherwise provided for
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/02—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent
    • B24D3/04—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially inorganic
    • B24D3/14—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially inorganic ceramic, i.e. vitrified bondings
    • B24D3/18—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially inorganic ceramic, i.e. vitrified bondings for porous or cellular structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D7/00—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting otherwise than only by their periphery, e.g. by the front face; Bushings or mountings therefor
    • B24D7/06—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting otherwise than only by their periphery, e.g. by the front face; Bushings or mountings therefor with inserted abrasive blocks, e.g. segmental
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

【課題】汚染不純物に起因する半導体製品の製造歩留まりの低下を抑えることのできる技術を提供する。
【解決手段】半導体ウエハを薄膜化する際、その裏面に、例えば厚さ０.５μｍ未満、０.３μｍ未満または０.１μｍ未満の相対的に薄いゲッタリング機能を持つ破砕層が形成され、かつ、半導体ウエハを分割あるいはほぼ分割してチップ化した後の抗折強度が確保されるように、無数の気泡を有するビトリファイド接合剤Ｂ１によって、例えば粒度＃５０００から＃２００００のダイヤモンド砥粒を保持し、その無数の気泡内に粘性を有する合成樹脂Ｂ２を含浸したダイヤモンド砥石によって半導体ウエハの裏面を研削する。
【選択図】図５

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、半導体ウエハ上に回路パターンの形成がほぼ完了した後、半導体ウエハの裏面を研削するバックグラインドから、半導体ウエハを１個１個のチップに切り分けるダイシング、さらにチップをピックアップして基板に搭載するダイボンディングまでの半導体集積回路装置の製造に適用して有効な技術に関するものである。
例えば、日本特開２００４−１４２０８５号公報には、ゾルゲルアルミナ質砥粒またはゾルゲルアルミナ質砥粒とのその他の砥粒、ビトリファイド結合剤、および気孔からなる砥石組成を有し、気孔中に硬化性樹脂を含有し、ロックウエル硬度が５０以上であるギアホーニングに適した砥石が開示されている（例えば、特許文献１参照。）。
また、例えば、日本特開２０００−１３５６８３号公報には、研削表面が、ビトリファイド砥石部とビトリファイド砥石部の周りを埋めるように設けられたレジノイド砥石部とによって構成され、レジノイド砥石部が気泡による多数の気孔を有する多孔質である複合砥石およびその製造方法が開示されている（例えば、特許文献２参照）。
特開２００４−１４２０８５号公報（段落[０００９]） 特開２０００−１３５６８３号公報（段落[０００６]、[０００８][００１５]、図１）
半導体ウエハをバックグラインドし、この半導体ウエハをダイシングにより各チップに個片化し、個片化されたチップを基板に搭載するダイボンディングまでの製造工程は、以下のごとく進行する。
まず、半導体ウエハの回路形成面に粘着テープを貼り付けた後、半導体ウエハをグラインダ装置に装着し、回転する研削材を押し当てて半導体ウエハの裏面を研削することにより、半導体ウエハの厚さを所定の厚さまで薄くする（バックグラインド工程）。続いてウエハマウント装置にて半導体ウエハの裏面をリング状のフレームに固定したダイシングテープに貼り付けると共に、半導体ウエハの回路形成面から粘着テープを剥離する（ウエハマウント工程）。
次に、半導体ウエハを所定のスクライブラインで切断し、半導体ウエハを各チップに個片化する（ダイシング工程）。個片化されたチップは、突き上げピンによりダイシングテープを介してその裏面が押圧され、これによりチップをダイシングテープから剥離する。突き上げピンと対向する上部にはコレットが位置しており、剥離したチップをコレットにより吸着して保持する（ピックアップ工程）。その後、コレットに保持されたチップを基板へ搬送して、基板上の所定の位置に接合する（ダイボンディング工程）。
ところで、電子機器の小型化、薄型化が進むなかで、それに搭載されるチップの薄型化が要求されている。また、近年、複数のチップを積層して１つのパッケージに搭載する積層型半導体集積回路装置が開発されており、チップの薄型化への要求はますます高まっている。このため、バックグラインド工程では、半導体ウエハの厚さを、例えば１００μｍ未満とする研削が行われている。研削された半導体ウエハの裏面は、非晶質層／多結晶質層／マイクロクラック層／原子レベル歪み層（応力漸移層）／純粋結晶層からなり、このうち非晶質層／多結晶質層／マイクロクラック層が破砕層（または結晶欠陥層）である。この破砕層の厚さは、例えば１〜２μｍ程度である。
半導体ウエハの裏面に上記破砕層があると、半導体ウエハを個片化したチップの抗折強度（チップに単純曲げ応力を加えた時、チップが破壊する際にチップの内部で発生する内部応力値）が低下するという問題が生ずる。この抗折強度の低下は、厚さが１００μｍ未満のチップにおいて顕著に現れる。そこで、バックグラインドに続いてストレスリリーフを行い、破砕層を除去して半導体ウエハの裏面を鏡面とすることにより、チップの抗折強度の低下を防いでいる。ストレスリリーフでは、固定砥粒を有する研削材による研削により不可避的に発生する破砕層（それにともなって純粋結晶層との界面に原子レベルひずみ層が発生する）の除去に、固定砥粒系の研削または研磨、すなわちドライポリッシュ法、非固定砥粒系の研削または研磨、すなわちＣＭＰ（Chemical Mechanical Polishing）法、浮遊砥粒と研磨パッド（ドライポリッシュ法では浮遊砥粒は用いない）とによるポリッシュ法、薬液によるウエットエッチング法等が適用される。
ところが、半導体ウエハの裏面の破砕層を除去すると、半導体ウエハの裏面に付着した汚染不純物、例えば銅（Ｃｕ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）またはクロム（Ｃｒ）などの重金属不純物が容易に半導体ウエハ内へ浸入してしまう。汚染不純物はガス配管やヒータ線など、あらゆる半導体製造装置に混入しており、またプロセスガスも汚染不純物の汚染源となりうる。半導体ウエハの裏面から浸入した汚染不純物は、さらに半導体ウエハ内を拡散して、回路形成面近くの結晶欠陥に引き寄せられる。回路形成面近くにまで拡散した汚染不純物は、例えば禁制帯中にキャリアの捕獲準位を形成し、また酸化シリコン／シリコン界面に固溶した汚染不純物は、例えば界面準位を増加させる。その結果、汚染不純物に起因する半導体素子の特性不良が生じて、半導体製品の製造歩留まりの低下が引き起こる。例えば半導体不揮発性メモリであるフラッシュメモリでは、汚染不純物に起因したErase/Write時の不良セクタが多くなり、救済セクタ数が足りずに特性不良が発生する。また、例えば一般のＤＲＡＭ（Dynamic Random Access Memory）および疑似ＳＲＡＭ（Static Random Access Memory）では、汚染不純物に起因したRefresh特性やSelf Refresh特性の劣化等のリーク系不良が発生する。フラッシュ系のメモリではデータリテンション（Data Retention）不良が発生する。
すなわち、バックグラインド後のストレスリリーフによって、チップの抗折強度を確保することができるが、このストレスリリーフでは破砕層が無くなるため、半導体ウエハの裏面からの汚染不純物の侵入に対するゲッタリング効果が低下する。回路形成面付近まで汚染不純物の拡散が進むと半導体素子の特性が変動して動作不良となる場合がある。半導体ウエハの裏面に破砕層を残しておくと、この破砕層によって半導体ウエハの裏面に付着した汚染不純物の浸入をくい止めることができるが、チップの抗折強度の低下を防ぐことができない。
本実施の形態に開示された一つの発明の一つの目的は、汚染不純物に起因する半導体製品の製造歩留まりの低下を抑えることのできる技術を提供することにある。
本実施の形態に開示された一つの発明の一つの目的は、チップの抗折強度の低下を防いで、半導体製品の製造歩留まりの向上を実現することのできる技術を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本願に開示された一つの発明は、半導体ウエハを薄膜化する際、その裏面に、例えば厚さ０.５μｍ未満、０.３μｍ未満または０.１μｍ未満の相対的に薄いゲッタリング機能を持つ破砕層が形成され、かつ、半導体ウエハを分割あるいはほぼ分割してチップ化した後の抗折強度が確保されるように、無数の気泡（微細気泡）を有するビトリファイドからなる結合剤で、例えば粒度＃５０００から＃２００００のダイヤモンド砥粒を保持し、その気泡内に合成樹脂を含浸する砥石によって半導体ウエハの裏面を研削するものである。
また、本願に開示された一つの発明は、半導体ウエハを薄膜化する際、その裏面に、例えば厚さ０.５μｍ未満、０.３μｍ未満または０.１μｍ未満の相対的に薄いゲッタリング機能を持つ破砕層が形成され、かつ、半導体ウエハを分割あるいはほぼ分割してチップ化した後の抗折強度が確保されるように、ビトリファイドからなる結合剤で、例えば粒度＃５０００から＃２００００のダイヤモンド砥粒を保持し、ビトリファイドに形成された複数の孔の内部に合成樹脂を含浸する砥石によって半導体ウエハの裏面を研削するものである。
以下に、本願に含まれるその他の発明の概要を箇条書きにして説明する。
１．以下の工程を含む半導体集積回路装置の製造方法；
（ａ）第１の厚さを有する半導体ウエハの第１の主面上に回路パターンを形成する工程；
（ｂ）固定砥粒を有する第１研削材を用いて前記半導体ウエハの第２の主面を研削し、前記半導体ウエハを第２の厚さとする工程；
（ｃ）前記第１研削材よりも粒径が小さい固定砥粒を有する第２研削材を用いて前記半導体ウエハの前記第２の主面を研削し、前記半導体ウエハを第３の厚さとする工程；
（ｄ）前記半導体ウエハをチップに個片化する工程、
ここで、前記第２研削材は、気泡（末盤等の固有の細孔、および高気孔率砥石の場合は発泡剤によるもの、すなわち、非固有気泡型を含む）を有するセラミックス系（またはガラス系）砥石であり、前記気泡内に樹脂を充填（含浸などによる）している（特に砥石の使用される部分の全体に有機樹脂等を含浸させると有効である。すなわち、表面だけでなく、バルクレベルの充填が有効である）。
２．前記項１に記載の半導体集積回路装置の製造方法において、前記気泡を有するセラミックス系砥石（有気孔型砥石）は、ビトリファイド系（焼結ガラス系）砥石である。すなわち、研削剤であるダイヤモンド砥粒と結合剤（硬度の低い陶磁器質）である陶石等を混合して熱焼結または熱溶融等（熱以外の方法で成形したものを含む）したものである。
３．前記項１に記載の半導体集積回路装置の製造方法において、前記気泡を有するセラミックス系砥石は、発泡剤等により気孔の占める体積を増やした高気孔率のビトリファイド系砥石（固有の気孔のみからなるものと対立する概念である）である。
４．前記項１から３のいずれか一つに記載の半導体集積回路装置の製造方法において、さらに以下の工程を含む：
（ｅ）前記工程（ｄ）の後、前記チップの前記第２の主面を基板に実装する工程。
５．前記項４に記載の半導体集積回路装置の製造方法において、前記工程（ｃ）および（ｅ）の間においては、前記以外の前記第２の主面を実質的に研削または研磨する工程がない。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、汚染不純物に起因する半導体製品の製造歩留まりの低下を抑えることができる。さらに、チップの抗折強度の低下を防いで、半導体製品の製造歩留まりの向上を実現することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、以下の実施の形態において、半導体ウエハと言うときは、Ｓｉ（シリコン）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon on Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。さらに、ガス、固体または液体の部材に言及するときは、そこに明示された成分を主要な成分の一つとするが、特にそのように明記した場合または原理的に明らかな場合を除き、その他の成分を除外するものではない。すなわち、半導体基板、表面、部材について、「シリコン」というときは、特に明示した場合または原理的に明らかにそうでない場合を除き、純粋なシリコンに限定されるものではなく、不純物がドープされたもの、ポリシリコン、アモルファスシリコン、添加物が添加されたもの、シリコンを主要な要素とするシリコン類似の合金（たとえばＳｉＧｅ）等を含むものとする。
また、固定砥粒を有する研削材の代表例は、いわゆる砥石であり、研削材である複数の微細な砥粒と、その複数の微細な砥粒を結合する接合剤とを有する構成とされている。固定砥粒の要部断面図の一例を図２１に示す。符号５１はダイヤモンド等からなる砥粒、符号５２は接合剤を示している。接合剤には長石および可熔性粘土などの混合物、良質の合成樹脂（合成ゴムや天然ゴム以外のもの）等がある。固定砥粒を有する研削材を用いた研削工程では、砥粒が固定されているため、半導体ウエハの研削される面（被研削面）に機械的な力が加わり、半導体ウエハの被研削面に破砕層が形成される。本実施の形態による研削処理はこれを応用したもので、固定砥粒を有する研削材を用いて半導体ウエハの被研削面に上手く破砕層を形成するようにしている。固定砥粒に対して浮遊砥粒がある。浮遊砥粒はスラリ等に含まれる研磨粉のことで、この浮遊砥粒を用いた場合は、砥粒が固定されていないので半導体ウエハの被研磨面に破砕層が形成されないのが普通である。いわゆるポリッシュ法は、研磨布のみで研磨する場合（ドライポリッシュ法）を含めて、破砕層を形成しない点で、便宜上、この浮遊砥粒を用いた研磨に分類される。
（実施の形態１）
本実施の形態１による半導体集積回路装置の製造方法を図１から図１９を用いて工程順に説明する。図１は半導体集積回路装置の製造方法の工程図、図２および図９から図１８は半導体集積回路装置の製造工程中の要部側面図、図３は半導体ウエハの裏面側部分の要部拡大断面図、図４はグラインダ装置のスピンドルモータで記録されるスピンドル電流値の波形図、図５はダイヤモンド砥石の要部拡大断面図、図６はダイヤモンド砥石の製造方法の工程図、図７は半導体ウエハの裏面側部分の要部拡大断面図、図８（ａ）,（ｂ）および（ｃ）は、それぞれチップの抗折強度と半導体ウエハの裏面の仕上がり粗さとの関係を示すグラフ図、半導体ウエハの裏面の仕上がり粗さと研削材の粒径との関係を示すグラフ図、および破砕層の厚さと研削材の粒径との関係を示すグラフ図である。また、図１９はバックグラインドからウエハマウントまでに用いる一貫処理装置の説明図である。なお、以下の説明では、半導体ウエハ上に回路パターンを形成した後のバックグラインドから基板上に個片化したチップを接合するダイボンディング、さらに積層された複数のチップを樹脂などで保護する封止などの各工程について説明する。
まず、半導体ウエハの回路形成面（第１の主面）に集積回路を形成する（図１の集積回路形成工程Ｐ１）。半導体ウエハはシリコン単結晶からなり、その直径は、例えば３００ｍｍ、厚さ（第１の厚さ）は、例えば７００μｍ以上（ウエハ工程への投入時の値）である。
次に、半導体ウエハ上に作られた各チップの良・不良を判定する（図１のウエハテスト工程Ｐ２）。まず、半導体ウエハを測定用ステージに載置し、集積回路の電極パッドにプローブ（探針）を接触させて入力端子から信号波形を入力すると、出力端子から信号波形が出力される。これをテスターが読み取ることによりチップの良・不良が判定される。ここでは、集積回路の全電極パッドに合わせてプローブを配置したプローブカードが用いられ、プローブカードからは各プローブに対応する信号線が出ており、テスターに接続されている。不良と判断されたチップには、不良のマーキングが打たれる。
次に、半導体ウエハの回路形成面に粘着テープ(Pressure-Sensitive adhesive tape)を貼り付ける（図１の感圧テープ貼着工程Ｐ３）。ここで粘着テープは自己剥離型テープ、すなわちＵＶ硬化型（UV cure type）でも熱硬化型でもＥＢ硬化型でもよいし、非自己剥離型テープ、すなわちＵＶ硬化型でも熱硬化型でもＥＢ硬化型でもない一般の粘着テープでもよい。非自己剥離型テープの場合は、自己剥離性は利用できないが、半導体ウエハの回路形成面に紫外線（エネルギー線照射または加熱）を照射する場合に発生する不揮発性メモリ等のメモリ系回路への書き込み情報の変化、特性シフト、ポリイミド層等の表面保護部材または配線絶縁部材等の表面特性の不所望な変化を回避することができるという長所がある。
以下では非自己剥離型テープの例について説明する。粘着テープには粘着剤が塗布されており、これにより粘着テープは半導体ウエハの回路形成面と貼着する。粘着テープは、例えばポリオレフィンを基材とし、アクリル系の粘着剤が塗布され、さらにその上にポリエステルからなる剥離材が貼られている。剥離材は、例えば離形紙であり、剥離材を剥がして粘着テープは半導体ウエハに貼り付けられる。粘着テープの厚さは、例えば１３０から１５０μｍ、粘着力は、例えば２００から３００ｇ／２０ｍｍ（２０ｍｍ幅のテープが剥離する際の強度で表示）である。なお、剥離材がなく、基板の背面を離形処理した粘着テープを用いてもよい。
次に、半導体ウエハの裏面（回路形成面と反対側の面、第２の主面）を研削して、半導体ウエハの厚さを所定の厚さ、例えば１００μｍ未満、８０μｍ未満または６０μｍ未満とし、半導体ウエハの裏面に破砕層を形成する（図１のバックグラインド工程Ｐ４）。このバックグラインドでは、以下に説明する粗研削、仕上げ研削およびファイン仕上げ研削を順次行う。
まず、図２に示すように、半導体ウエハ１の裏面を粗研削する。半導体ウエハ１をグラインダ装置に搬送し、半導体ウエハ１の回路形成面をチャックテーブル２に真空吸着した後、半導体ウエハ１の裏面に回転する第１研削材（例えば粒度＃３２０から＃３６０：研磨砥粒または研削砥粒の径を表す粒度＃は砥石等を製造する際に砥粒（例えばダイヤモンド）をより分けるふるいの目の大きさに対応する。言い換えると、主要な砥粒の径に対応する。例を示すと、＃２８０の粒径はほぼ１００μｍ程度、＃３６０の粒径はほぼ４０から６０μｍ程度、＃２０００の粒径はほぼ４から６μｍ程度、＃４０００の粒径はほぼ２から４μｍ程度、＃８０００の粒径はほぼ０．２μｍ程度である。本願では、これに準拠して、砥粒の径を記載する。なお、＃３２０以下に関してはＪＩＳ規格がある。）３を押し当てて粗研削することにより、半導体ウエハ１の厚さを所定の厚さ（第２の厚さ）まで減少させる。第１研削材は、固定砥粒を有する研削材であり、この粗研削により半導体ウエハ１は、例えば６００から７００μｍ程度研削される。また、この粗研削により残る半導体ウエハ１の第２の厚さは、例えば１４０μｍ未満が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては１２０μｍ未満が考えられるが、さらに１００μｍ未満の範囲が最も好適と考えられる。半導体ウエハ１の回路形成面には粘着テープＢＴ１が貼り付けてあるので、集積回路が破壊されることはない。なお、上記第１研削材の粒度範囲は一般的なプロセスでは、＃１００以上＃７００未満が適切と考えられる。
続いて、半導体ウエハ１の裏面を仕上げ研削する。ここでは前記図２と同様のグラインダ装置を用いて半導体ウエハ１の回路形成面をチャックテーブルに真空吸着した後、半導体ウエハ１の裏面に回転する第２研削材（例えば粒度＃１５００から＃２０００）を押し当てて仕上げ研削することにより、上記粗研削時に生じた半導体ウエハ１の裏面の歪みを除去すると同時に、半導体ウエハ１の厚さを所定の厚さ（第３の厚さ）まで減少させる。第２研削材は、固定砥粒を有する研削材であり、この仕上げ研削により半導体ウエハ１は、例えば２５から４０μｍ程度研削される。また、この仕上げ研削により残る半導体ウエハ１の第３の厚さは、例えば１１０μｍ未満が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては９０μｍ未満が考えられるが、さらに７０μｍ未満の範囲が最も好適と考えられる。
図３（ａ）に、上記第１研削材を用いて粗研削された半導体ウエハ１の裏面側部分の要部拡大断面図を示し、同図（ｂ）に、上記第２研削材を用いて仕上げ研削された半導体ウエハ１の裏面側部分の要部拡大断面図を示す。粗研削では、半導体ウエハ１の裏面の純粋結晶層上に原子レベル歪み層および破砕層（非晶質層／多結晶質層／マイクロクラック層）が形成される。さらに、仕上げ研削においても、半導体ウエハ１の裏面の純粋結晶層上に原子レベル歪み層および第１破砕層（非晶質層４ａ／多結晶質層４ｂ／マイクロクラック層４ｃ）４が形成されるが、純粋結晶層、原子レベル歪み層および第１破砕層４の厚さは、それぞれ粗研削後の純粋結晶層、原子レベル歪み層および破砕層の厚さよりも薄くなる。この第１破砕層４の厚さは、例えば２μｍ未満が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては１μｍ未満が考えられるが、さらに０.５μｍ未満の範囲が最も好適と考えられる。
続いて、半導体ウエハ１の裏面をファイン仕上げ研削する。ここでは前記図２と同様のグラインダ装置を用いて半導体ウエハ１の回路形成面をチャックテーブルに真空吸着した後、半導体ウエハ１の裏面に回転する第３研削材を押し当ててファイン仕上げ研削することにより、半導体ウエハ１の厚さを所定の厚さ（第４の厚さ）まで減少させる。第３研削材も、固定砥粒を有する研削材であり、このファイン仕上げ研削により半導体ウエハ１は、例えば３から５μｍ程度研削される。また、このファイン仕上げ研削により残る半導体ウエハ１の第４の厚さは、例えば１００μｍ未満が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては８０μｍ未満が考えられるが、さらに６０μｍ未満の範囲が最も好適と考えられる。
上記第３研削材の固定砥粒の粒度は、例えば＃３０００から＃１０００００が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては＃４０００から＃５００００が考えられるが、さらに＃５０００から＃２００００の範囲が最も好適と考えられる。本実施の形態１では、例えば＃８０００を中心値とするその周辺範囲を使用しており、この第３研削材の固定砥粒の粒度の下限は、チップの抗折強度を考慮して決められ、その上限はゲッタリング効果を考慮して決められている。
ところで、第３研削材は固定砥粒を有する、いわゆる砥石であり、複数の微細な固定砥粒、例えばダイヤモンド砥粒を結合剤（ボンド）で固めて使用している。結合剤には、例えば合成樹脂（合成ゴムや天然ゴム以外の材料、例えばエポキシ系樹脂、ウレタン系樹脂、フェノール系樹脂、ポリイミド系樹脂等）または磁器質（長石を主成分とする材料または可溶性粘土を混合した長石を主成分とする材料であって、例えばビトリファイド等）などが用いられる。
しかしながら、ファイン仕上げ研削に用いる第３研削材、例えば粒度♯５０００から♯２００００のダイヤモンド砥粒を有するダイヤモンド砥石については、以下に説明する種々の技術的課題が存在する。
すなわち、ダイヤモンド砥石の結合剤に合成樹脂を用いた場合は、合成樹脂の強度が弱いため、バックグラインド時にダイヤモンド砥粒が合成樹脂の中に潜り込み、研削能力が低下して半導体ウエハ１が削れなくなるという問題がある。また、ダイヤモンド砥石の結合剤に磁器質、例えばビトリファイドを用いた場合は、ビトリファイドの強度が強いため、グラインダ装置のダイヤモンド砥石を回転させるスピンドルモータに負荷が掛かり、ダイヤモンド砥石の回転が停止するなどのトラブルが発生する。
そこで、上記対策として、無数の気泡を設けて軽石状としたビトリファイドを結合剤に用いて脱落しやすくしたダイヤモンド砥石の検討がなされている。気泡はビトリファイド結合剤の内部にランダムに分布しており、その形状および大きさにも特に規則性はない。しかし、半導体ウエハ１の裏面をファイン仕上げ研削するためには、ダイヤモンド砥粒の粒径を小さくする（例えば粒度♯５０００から♯２００００）と同時に、接合剤であるビトリファイドを適度に脆くかつ適度に硬くする必要がある。例えばその脆さおよび硬さはビトリファイド結合剤の内部にある気泡の大きさによって制御することは可能であるが、気泡の大きさをほぼ一定に保つことが難しいことから、ビトリファイド接合剤の脆さおよび硬さがダイヤモンド砥石間で異なるという問題が生じている。
例えばビトリファイド結合剤の気泡が相対的に大きいダイヤモンド砥石の場合は、ビトリファイド接合剤の脆さが顕著となるため（脱落しやすい）、半導体ウエハ１の裏面に研削傷や研削筋が生じることがある。その対策として、ダイヤモンド砥石の外周を１から２μｍ程度の厚さのプラスチックで被覆して、ダイヤモンド砥石を補強する方法もあるが、ダイヤモンド砥石の内側が保持されていないので外周よりも先に内側が摩耗して、ダイヤモンド砥石を長時間使用していると半導体ウエハ１の裏面を均一に研削することができなくなる。これに対して、ビトリファイド接合剤の気泡が相対的に小さいダイヤモンド砥石の場合は、ビトリファイド接合剤の硬さが顕著となるため（脱落しにくい）、グラインダ装置のダイヤモンド砥石を回転させるスピンドルモータに負荷が掛かり、ダイヤモンド砥石の回転が停止するなどのトラブルが発生する。
図４（ａ）に、グラインダ装置のスピンドルモータで記録されるスピンドル電流値の正常波形の一例を示し、同図（ｂ）に、スピンドル電流値の異常波形の一例を示す。研削が正常な場合は、スピンドル電流値は滑らかに増加または減少し、スピンドルモータの異常を判断する基準となる一定のスピンドル電流値（判定値）を超えることはない。しかし、研削に何らかの異常が生じてスピンドルモータに負荷が掛かった場合は、突発的にスピンドル電流値が増加する現象が見られる。スピンドル電流値が判定値を超えた場合には、グラインダ装置が研削の異常を感知し、例えばダイヤモンド砥石の回転を停止するなどの処置をとることによって、それ以降の異常な研削の進行は停止される。
そこで、本実施の形態１では、無数の気泡を有するビトリファイド接合剤によってダイヤモンド砥粒を保持し、ビトリファイド接合剤の無数の気泡内に粘性を有する合成樹脂を含浸したダイヤモンド砥石を用いる。図５に、本発明の実施の形態１によるダイヤモンド砥石の要部拡大断面図を示す。なお、図５にはダイヤモンド砥粒を記していないが、ビトリファイド接合剤によってダイヤモンド砥粒は保持されている。
ビトリファイド接合剤Ｂ１の気泡の大きさは特に揃える必要はないが、気泡の直径（気泡の形状は完全な球形ではなく、長方形、正方形、三角錐等に擬似した立体形状をなしている。従って、この場合の直径とは、気泡の形状をほぼ球状に見立てて求めた概算値であり、気泡の正確な寸法を表している値ではない）としては、例えば１０から２５０μｍが適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては３０から２００μｍが考えられるが、さらに５０から１５０μｍ等の１００μｍを中心値とする周辺範囲が最も好適と考えられる。また、ビトリファイド接合剤Ｂ１の無数の気泡内に含浸した合成樹脂Ｂ２の粘度としては、例えば１００ｃｐｓ以上が適切な範囲と考えられ（他の条件によってはこの範囲に限定されないことはもとよりである）、量産に適した範囲としては５００ｃｐｓ以上が考えられるが、さらに１０００ｃｐｓ以上が最も好適と考えられる。
粘性を有し、ビトリファイド接合剤Ｂ１よりも強度の弱い合成樹脂Ｂ２をビトリファイド接合剤Ｂ１の無数の気泡内に含浸することにより、ビトリファイド接合剤Ｂ１の気泡が相対的に大きくても、ダイヤモンド砥粒を保持したビトリファイド接合剤Ｂ１の異常な脱落を防止することができ、また、ビトリファイド接合剤Ｂ１の気泡が相対的に小さくても、ダイヤモンド砥石にグラインダ装置のスピンドルモータに負荷が掛かるほどの硬さはなくなる。従って、ビトリファイド接合剤Ｂ１の気泡の大きさがばらついても、異常な脱落がなくかつ適度な硬さを有するダイヤモンド砥石を形成することができるので、ダイヤモンド砥石間において生じる半導体ウエハ１の裏面の研削状態のばらつきを低減することができる。なお、ビトリファイド接合剤Ｂ１の無数の気泡内を合成樹脂Ｂ２により１００％含浸させる必要はない。
次に、ダイヤモンド砥石の製造方法を図６に示す工程図を用いて説明する。
まず、例えばダイヤモンド砥粒をふるいにかけて、所望する粒径を有するダイヤモンド砥粒（例えば粒度＃５０００から＃２００００）を選ぶ。続いて、前述したビトリファイド接合剤Ｂ１、粒径が揃えられたダイヤモンド砥粒、および発泡剤（気孔付与剤）を混合し、混合した材料を型枠で囲まれた溝内に流し込んだ後、例えば１２００から１３５０℃程度の温度で焼成することにより、無数の空の気泡を有するダイヤモンド砥石セルを形成する。
次いで、ビトリファイド接合剤Ｂ１の無数の空の気泡内に前述した合成樹脂Ｂ２を含浸する。例えば図６の第１挿入図（合成樹脂の注入方法の一例を説明する図）に示すように、常温に保たれた液状の合成樹脂３１の中に無数の空の気泡を有するダイヤモンド砥石セル３２ａを浸し、圧力３３を加えることによって、ビトリファイド接合剤Ｂ１の無数の気泡内に合成樹脂３１を含浸する。続いて、例えば２００℃程度の温度でビトリファイドＢ１の無数の気泡内の合成樹脂３１を硬化させる。これにより、無数の気泡を有するビトリファイド接合剤Ｂ１によりダイヤモンド砥粒が保持され、無数の気泡内に合成樹脂Ｂ２を含浸したダイヤモンド砥石セルが形成される。
次いで、例えば図６の第２挿入図（砥石セルの組み立ての一例を説明する図）に示すように、ホイールに複数個のダイヤモンド砥石セル３２を取り付ける。その後、例えば図６の第３挿入図（砥石の目立て方法の一例を説明する図）に示すように、チャックテーブル３５上に設置されたドレスボード３６にホイール３７に取り付けた複数個のダイヤモンド砥石セル３２を押し当て、スピンドルモータ３８を用いてホイール３７を回転させさせることにより、ダイヤモンド砥石セル３２の研削面の目立てを行い、ダイヤモンド砥石を形成する。
次に、無数の気泡を有するビトリファイド接合剤Ｂ１によってダイヤモンド砥粒（代表的には、粒度＃５０００から＃２００００のダイヤモンド砥粒）を保持し、ビトリファイド接合剤Ｂ１の気泡内に粘性を有する合成樹脂Ｂ２を含浸したダイヤモンド砥石を第３研削材に用いて、半導体ウエハ１の裏面をファイン仕上げ研削した後の半導体ウエハ１の裏面について、以下に説明する。
図７に示すように、ファイン仕上げ研削では、半導体ウエハ１の裏面の純粋結晶層上に原子レベル歪み層および第２破砕層（非晶質層５ａ／多結晶質層５ｂ／マイクロクラック層５ｃ）５が形成され、原子レベル歪み層および第２破砕層５の厚さは、それぞれ仕上げ研削後の原子レベル歪み層および第１破砕層４の厚さよりも薄く形成される。半導体ウエハ１の裏面に純粋結晶層（純粋なシリコン結晶構造部分）が露出した場合、半導体ウエハ１の裏面に汚染不純物、例えば重金属不純物などが付着すると、その汚染物質は容易に半導体ウエハ１へ浸入してしまう。半導体ウエハ１に浸入した汚染不純物は、半導体ウエハ１内を拡散して半導体ウエハ１の回路形成面へ達し、回路形成面に形成された半導体素子の特性不良を引き起こす問題がある。そこで、本実施の形態１では、あえて半導体ウエハ１の裏面上に第２破砕層５を形成し、汚染不純物が第２破砕層５によって捕獲されるようにしている。これにより、半導体ウエハ１への汚染不純物の浸入および拡散を抑えることができる。重金属の中でもＣｕは、その拡散係数が６.８×１０−２／ｓｅｃ（at １５０℃）であり他の重金属の拡散係数（例えばＦｅの拡散係数は２.８×１０−１３／ｓｅｃ（at １５０℃））と比して高く、半導体ウエハ１の回路形成面へ達しやすいことから、半導体素子の特性不良を引き起こす主な汚染不純物の１つであると考えられる。このＣｕの侵入源には、例えばダイシングテープの接着材層やダイボンディングに用いる接着材層を挙げることができる。これら接着材層中には、種々の不純物や異物（フィラー）とともに微量のＣｕが混入している場合があり、しかもこれら接着材層は半導体ウエハ１やチップの裏面に直接接することからＣｕの浸入は容易である。
ところで、例えば図８（ａ）に示すように、チップ抗折強度のｍｉｎ値は半導体ウエハ１の裏面の仕上がり粗さが小さくなるに従い、すなわち研削材の砥粒の粒度（例えば日本工業規格ＪＩＳＲ６００１参照）が大きくなるに従い大きくなり、半導体ウエハ１の裏面を、例えばドライポリッシュにより鏡面仕上げした時にチップ抗折強度のｍｉｎ値は最大値となる。これは、図８（ｂ）に示すように、研削材の砥粒の粒度が大きくなるに従い、研削材に付着する砥石の粒径が小さくなり、半導体ウエハ１の裏面（仕上がり面）の粗さが小さくなることによる。さらに言えば、図８（ｃ）に示すように、上記仕上がり面の粗さが小さくなることにより破砕層の厚さが薄くなって、これがチップの抗折強度の向上をもたらす。しかし、ゲッタリング効果を持つ上記破砕層の厚さが薄くなるに従いゲッタリング効果は低下し、例えばドライポリッシュにより半導体ウエハ１の裏面を鏡面仕上げした時には、このゲッタリング効果が無くなるため、半導体ウエハ１の裏面から汚染不純物が浸入し、半導体ウエハ１の回路形成面へ拡散して、半導体素子の特性不良が発生する。このため、第３研削材を用いたファイン仕上げ研削では、チップの抗折強度とゲッタリング効果とをある程度両立することのできる第２破砕層５の厚さおよび仕上がり粗さを選択することが必要である。
これらのことを踏まえて、上記第２破砕層５の厚さは、例えば０.５μｍ未満（すなわち、チップの抗折強度を確保するためには比較的厚めの方が有利である）が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては０.３μｍ未満が考えられるが、さらに０.１μｍ未満（汚染不純物の浸入および拡散を防ぐことのできる下限値以上であれば問題ないからである）の範囲が最も好適と考えられる。なお、ここで第２破砕層５の厚さとは、例えば膜厚測定計を用いて半導体ウエハ１内の複数箇所（例えば５点または１０点）における第２破砕層５の厚さを測定し、その複数箇所（例えば５点または１０点）の平均値から求めた平均の厚さ（例えば図７に示すｄ１）である。
また、上記第２破砕層５の仕上がり粗さ（例えば第２破砕層５の表面の最大振幅）は、例えば０.１μｍ未満が適切な範囲と考えられる。また、量産に適した範囲としては０.０５μｍ未満が考えられるが、さらに０.０１μｍ未満の範囲が最も好適と考えられる。なお、ここで第２破砕層５の仕上がり粗さとは、例えば表面粗さ計を用いて半導体ウエハ１内の複数箇所（例えば５点または１０点）における第２破砕層５の表面の最大振幅（例えば図７に示すｒ１）を測定し、その複数箇所（例えば５点または１０点）の平均値から求めた平均の粗さである。なお、ドライポリッシュによる仕上がり粗さは、例えばほぼ０.０００１μｍと等価である。
このように、上記バックグラインドにより、半導体ウエハ１の厚さを、例えば１００μｍ未満、８０μｍ未満または６０μｍ未満に研削し、半導体ウエハ１の裏面上に相対的に薄い第２破砕層５、例えば０.５μｍ未満、０.３μｍ未満または０.１μｍ未満の厚さの第２破砕層５を形成することにより、チップの抗折強度を低下させることなく、同時に半導体ウエハ１の裏面からの汚染不純物の浸入を防いで、汚染不純物に起因した半導体素子の特性不良を防ぐことができる。これにより、半導体製品の製造歩留まりの低下を抑えることができる。しかも、バックグラインドにおいて大きく異なるような工程を追加することもないので、バックグラインド工程のプロセスの単純化が可能である。
なお、上記バックグラインドでは、第１研削材（例えば砥粒の粒度＃３２０から＃３６０）、第２研削材（例えば砥粒の粒度＃１５００から＃２０００）および第３研削材（例えば砥粒の粒度＃３０００から＃１０００００）の３つの研削材を用いて半導体ウエハ１の裏面を順次研削することにより、半導体ウエハ１を所定の厚さ（第４の厚さ）まで薄くし、さらに半導体ウエハ１の裏面上に第２破砕層５を形成したが、例えば第１研削材（例えば砥粒の粒度＃３２０から＃３６０）および第３研削材（例えば砥粒の粒度＃３０００から＃１０００００）の２つの研削材を用いて半導体ウエハ１の裏面を順次研削することもできる。これにより、さらにバックグラインド工程のプロセスの単純化が可能である。以下に、第１研削材（例えば砥粒の粒度＃３２０から＃３６０）および第３研削材（例えば砥粒の粒度＃３０００から＃１０００００）の２つの研削材を用いたバックグラインドについて説明する。
まず、前述した第１研削材３を用いた粗研削と同様にして、半導体ウエハ１の裏面を粗研削することにより、半導体ウエハ１の厚さを所定の厚さ（第２の厚さ）まで減少させる。
続いて、半導体ウエハ１の裏面をファイン仕上げ研削する。ここでは前記図２と同様のグラインダ装置を用いて半導体ウエハ１の回路形成面をチャックテーブルに真空吸着した後、半導体ウエハ１の裏面に回転する第３研削材を押し当ててファイン仕上げ研削することにより、半導体ウエハ１の厚さを所定の厚さ（第４の厚さ）まで減少させる。前述した第２研削材（例えば砥粒の粒度＃１５００から＃２０００）を用いた仕上げ研削を行っていないので、このファイン仕上げ研削により半導体ウエハ１は、例えば２５〜４０μｍ程度研削されて、半導体ウエハ１の第４の厚さは、例えば１００μｍ未満、８０μｍ未満または６０μｍ未満となる。また、半導体ウエハ１の裏面上に、例えば０.５μｍ未満、０.３μｍ未満または０.１μｍ未満の厚さの第２破砕層５が形成される。ここでのファイン仕上げ研削においても、前述したダイヤモンド砥石、すなわち無数の気泡を有するビトリファイド接合剤Ｂ１によってダイヤモンド砥粒を保持し、ビトリファイド接合剤Ｂ１の無数の気泡内に合成樹脂Ｂ２を含浸したダイヤモンド砥石を第３研削材として用いる。
次に、バックグラインドにより半導体ウエハ１の裏面に第２破砕層を形成した後の各工程について、さらに順を追って説明する。
半導体ウエハ１を洗浄し、乾燥させた後（図１の洗浄・乾燥工程Ｐ５）、図９に示すように、半導体ウエハ１をダイシングテープＤＴ１に貼り替える（図１のウエハマウント工程Ｐ６）。まず、ウエハ搬送治具により半導体ウエハ１を真空吸着し、そのままウエハマウント装置へ搬送する。ウエハマウント装置に搬送された半導体ウエハ１は、アライメント部へ送られてノッチまたはオリフラのアライメントが行われ、その後、半導体ウエハ１はウエハマウント部へ送られてウエハマウントが行われる。ウエハマウントでは、予めダイシングテープＤＴ１を貼り付けた環状のフレーム６を用意しておき、このダイシングテープＤＴ１にその回路形成面を上面にして半導体ウエハ１を貼着する。ダイシングテープＤＴ１は、例えばポリオリフィンを基材とし、アクリル系ＵＶ硬化タイプの粘着剤が塗布され、さらにその上にポリエステルからなる剥離材が貼り付けられている。剥離材は、例えば離形紙であり、剥離材を剥がしてダイシングテープＤＴ１は半導体ウエハ１に貼り付けられる。ダイシングテープＤＴ１の厚さは、例えば９０μｍ、粘着力は、例えばＵＶ照射前２００ｇ／２５ｍｍ、ＵＶ照射後１０から２０ｇ／２５ｍｍである。なお、剥離材がなく、基板の背面を離形処理したダイシングテープを用いてもよい。
次いで、半導体ウエハ１が装着されたフレーム６は粘着テープ剥離部へ送られる。ここでは、半導体ウエハ１から粘着テープＢＴ１が剥離される。このように半導体ウエハ１をフレーム６に貼り直すのは、後のダイシング工程で半導体ウエハ１の回路形成面に形成されているアライメントマークを基準としてダイシングを行うため、アライメントマークが形成されている回路形成面を上面とする必要がある。なお、粘着テープＢＴ１が剥離されても、フレーム６に貼り付けられたダイシングテープＤＴ１を介して半導体ウエハ１を固定しているので、半導体ウエハ１の反りが表面化することはない。
次に、図１０に示すように、半導体ウエハ１をダイシングする（図１のダイシング工程Ｐ７）。半導体ウエハ１はチップＳＣ１に個片化されるが、個片化された後も各チップＳＣ１はダイシングテープＤＴ１を介してフレーム６に固定されているため、整列した状態を維持している。まず、半導体ウエハ１をウエハ搬送治具により半導体ウエハ１の回路形成面を真空吸着し、そのままダイシング装置へ搬送し、ダイシングテーブル７上に載置する。続いてダイヤモンド・ソーと呼ばれるダイヤモンド微粒を貼り付けた極薄の円形刃８を用いて、半導体ウエハ１をスクライブラインに沿って縦、横にカットする（ウエハの分割はレーザを用いた方法を使用しても良い。その場合は、切削幅を微少にする等の付加的なメリットがある）。
次に、図１１に示すように、半導体ウエハ１にＵＶを照射する（図１のＵＶ照射工程Ｐ８）。ダイシングテープＤＴ１の裏面側からＵＶを照射して、ダイシングテープＤＴ１の各チップＳＣ１と接する面の粘着力を、例えば１０から２０ｇ／２５ｍｍ程度に低下させる。これにより各チップＳＣ１がダイシングテープＤＴ１から剥がれやすくなる。
次に、図１２に示すように、図１のウエハテスト工程Ｐ２において良と判断されたチップＳＣ１をピックアップする（図１のピックアップ工程Ｐ９）。まず、突き上げピン９によりダイシングテープＤＴ１を介してチップＳＣ１の裏面を押圧し、これによりチップＳＣ１をダイシングテープＤＴ１から剥離する。続いてコレット１０が移動して突き上げピン９と対向する上部に位置し、剥離されたチップＳＣ１の回路形成面をコレット１０により真空吸着することにより、１個ずつチップＳＣ１をダイシングテープＤＴ１から引き剥がしてピックアップする。ＵＶ照射によりダイシングテープＤＴ１とチップＳＣ１との接着力が弱められているため、薄く強度が低下しているチップＳＣ１であっても、確実にピックアップすることができる。コレット１０は、例えば略円筒形の外形を有し、その底部に位置する吸着部は、例えば軟質の合成ゴムなどで構成されている。
次に、図１３に示すように、１段目となるチップＳＣ１を基板１１に搭載する（図１のダイボンディング工程Ｐ１０）。まず、ピックアップされたチップＳＣ１はコレット１０に吸着、保持されて、基板１１上の所定位置に搬送される。続いて基板１１のメッキされたアイランド（チップ搭載領域）上にペースト材１２を載せて、ここにチップＳＣ１を軽く押し付け、１００から２００℃程度の温度により硬化処理を行う。これによりチップＳＣ１を基板１１に貼り付ける。ペースト材１２はエポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂またはシリコーン系樹脂を例示することができる。なお、ペースト材１２による貼り付けの他、メッキされたアイランドにチップＳＣ１の裏面を軽く擦り付ける、あるいはメッキしたアイランドとチップＳＣ１との間に金テープの小片を挟み、金とシリコンとの共晶を作って接着してもよい。
ダイシングテープＤＴ１に貼着された良品チップのダイボンディングおよび不良品チップの除去が終了すると、ダイシングテープＤＴ１はフレーム６から剥がされ、フレーム６はリサイクルされる。
次に、図１４に示すように、前記チップＳＣ１と同様にしてチップＳＣ２を準備し、例えば絶縁性ペースト１３ａを用いて１段目のチップＳＣ１上に２段目となるチップＳＣ２を接合し、続いて、前記チップＳＣ１と同様にしてチップＳＣ３を準備し、例えば絶縁性ペースト１３ｂを用いて２段目のチップＳＣ２上に３段目となるチップＳＣ３を接合することにより、チップＳＣ１，ＳＣ２およびＳＣ３を積層する。１段目のチップＳＣ１は、例えばマイコン、２段目のチップＳＣ２は、例えば電気的一括消去型ＥＥＰＲＯＭ（Electric Erasable Programmable Read Only Memory）、３段目のチップＳＣ３は、例えばＳＲＡＭを例示することができる。この基板１１の表面には複数個の電極パッド１４が設けられ、裏面には複数個の接続パッド１５が設けられており、両者は基板内配線１６によって電気的に接続されている。
次に、図１５に示すように、各々のチップＳＣ１，ＳＣ２またはＳＣ３の表面の縁辺に配列されたボンディングパッドと、基板１１の表面の電極パッド１４とをボンディングワイヤ１７を用いて接続する（図１のワイヤボンディング工程Ｐ１１）。その作業は自動化されており、ボンディング装置を用いて行われる。ボンディング装置には、あらかじめ積層チップＳＣ１，ＳＣ２およびＳＣ３のボンディングパッドおよび基板１１の表面の電極パッド１４の配置情報が入力されており、基板１１上に搭載された積層チップＳＣ１，ＳＣ２およびＳＣ３、その表面のボンディングパッドおよび基板１１の表面の電極パッド１４の相対的位置関係を画像として取り込み、データ処理を行って正確にボンディングワイヤ１７が接続される。この際、ボンディングワイヤ１７のループ形状は、積層チップＳＣ１，ＳＣ２およびＳＣ３の周辺部に触れないよう、盛り上がった形に制御される。
次に、図１６に示すように、ボンディングワイヤ１７が接続された基板１１を金型成形機にセットし、温度を上げ液状化した樹脂１８を圧送して流し込み、積層チップＳＣ１，ＳＣ２およびＳＣ３を封入して、モールド成型する（図１の封止工程１２）。続いて余計な樹脂１８またはバリを取り除く。
次に、図１７に示すように、例えば半田からなるバンプ１９を基板１１の裏面の接続パッド１５に供給した後、リフロー処理を施してバンプ１９を溶解させ、バンプ１９と接続パッド１５とを接続する（図１のバンプ形成工程Ｐ１３）。
その後、図１８に示すように、樹脂１８上に品名などを捺印し、基板１１から１個１個の積層チップＳＣ１，ＳＣ２およびＳＣ３を切り分ける（図１の切断工程Ｐ１４）。その後、仕上がった１個１個の積層チップＳＣ１，ＳＣ２およびＳＣ３からなる製品を製品規格に沿って選別し、検査工程を経て製品が完成する（図１の実装工程Ｐ１５）。
次に、本実施の形態１であるバックグラインド（図１の工程Ｐ４）からウエハマウント（図１の工程Ｐ６）までを連続処理する一例を、図１９に示す一貫処理装置の説明図を用いて説明する。
図１９に示す一貫処理装置ＢＧＭ１は、バックグラインダ部、洗浄部およびウエハマウント部からなる。各部には半導体ウエハ１を搬入するローダ２０と搬出するアンローダ２１とが備わっており、各部をスタンドアローンとして使用することもできる。また、バックグラインダ部と洗浄部との間には、両者間で半導体ウエハ１を搬送する搬送ロボット２２が備わっており、同様に洗浄部とウエハマウント部との間には、両者間で半導体ウエハ１を搬送する搬送ロボット２３が備わっている。
まず、バックグラインダ部のローダ２０に、複数の半導体ウエハ１を搭載したフープを乗せた後、搬送ロボット２４にてフープから１枚の半導体ウエハ１を取り出してバックグラインダ部の処理室Ｒ１へ搬入する。フープは半導体ウエハ１のバッチ搬送用の密閉収納容器で、通常２５枚、１２枚、６枚等のバッチ単位で半導体ウエハ１を収納する。フープの容器外壁は微細な通気フィルタ部を除いて機密構造になっており、塵埃はほぼ完全に排除される。従って、クラス１０００の雰囲気で搬送しても、内部はクラス１の清浄度が保てるようになっている。装置とのドッキングは、装置側のロボットがフープの扉を装置内部に引き込むことによって清浄さを保持した状態で行われる。
次に、半導体ウエハ１をチャックテーブル２５上に載置し真空吸着した後、第１研削材を用いて半導体ウエハ１の裏面を粗研削し、半導体ウエハ１の厚さを所定の厚さ（第２の厚さ）まで減少させる。続いて、第２研削材を用いて半導体ウエハ１の裏面を仕上げ研削し、半導体ウエハ１の厚さを所定の厚さ（第３の厚さ）まで減少させる。続いて、第３研削材を用いて半導体ウエハ１の裏面をファイン仕上げ研削し、半導体ウエハ１の厚さを所定の厚さ（第４の厚さ）まで減少させ、さらに半導体ウエハ１の裏面上に第２破砕層５を形成する。なお、ここでは、第１、第２および第３研削材を用いた研削を行ったが、第２研削材を用いた仕上げ研削を省略してもよい。
次に、半導体ウエハ１のバックグラインダが終わると、半導体ウエハ１を搬送ロボット２２にてバックグラインダ部から搬出して洗浄部へ搬送し、さらに搬送ロボット２６にて半導体ウエハ１を洗浄装置の処理室Ｒ２へ搬入し、半導体ウエハ１の純水による洗浄および乾燥が行われる。続いて、半導体ウエハ１を搬送ロボット２３にて洗浄部から搬出してウエハマウント部へ搬送し、搬送ロボット２７により半導体ウエハ１の裏面を真空吸着した後、半導体ウエハ１の真空吸着面を変えて、回路形成面を真空吸着する。続いて、半導体ウエハ１をウエハマウント部の処理室Ｒ３へ搬入する。ここでは環状のフレームに貼り付け固定されたダイシングテープにその回路形成面を上面にして半導体ウエハ１を貼着した後、ダイシングテープにその回路形成面を上面にして半導体ウエハ１を貼着し、粘着テープＢＴ１を剥離する。その後、半導体ウエハ１をウエハマウント部のアンローダ２１へ搬送し、ウエハマウント部から半導体ウエハ１を取り出して再びフープに戻す。
このように、一貫処理装置ＢＧＭ１を用いることにより、半導体ウエハ１はバックグラインドからウエハマウントまでを短時間で処理することができる。
本実施の形態１によれば、バックグラインドの最終工程であるファイン仕上げ研削において、無数の気泡を有するビトリファイド接合剤Ｂ１によってダイヤモンド砥粒を保持し、ビトリファイド接合剤Ｂ１の無数の気泡内に合成樹脂Ｂ２を含浸したダイヤモンド砥石を第３研削材として用いることにより、半導体ウエハ１の裏面の異常研磨（例えば半導体ウエハ１の裏面に生ずる研磨傷や研磨筋、あるいはグラインダ装置のスピンドルモータへ掛かる負荷によるダイヤモンド砥石の回転の停止等）を防止することができる。これにより、半導体ウエハ１の厚さを、例えば１００μｍ未満、８０μｍ未満または６０μｍ未満に研削し、半導体ウエハ１の裏面上に相対的に薄い第２破砕層５、例えば０.５μｍ未満、０.３μｍ未満または０.１μｍ未満の厚さの第２破砕層５を形成することができる。その結果、チップの抗折強度を低下させることなく、同時に半導体ウエハ１の裏面からの汚染不純物の浸入を防いで、汚染不純物に起因した半導体素子の特性不良を防ぐことができる。さらに、半導体製品の製造歩留まりの低下を抑えることができる。
（実施の形態２）
前述した本発明の実施の形態１では、半導体ウエハ１の裏面のファイン仕上げ研削に、無数の気泡を有するビトリファイド接合剤Ｂ１によってダイヤモンド砥粒を保持し、ビトリファイド接合剤Ｂ１の無数の気泡内に合成樹脂Ｂ２を含浸したダイヤモンド砥石を第３研削材として用いたが、本発明の実施の形態２では、ダイヤモンド砥粒を保持したビトリファイド接合剤に複数個の孔を形成し、その複数の孔の内部に合成樹脂を含浸したダイヤモンド砥石を第３研削材として用いる。
図２０（ａ）および（ｂ）に、それぞれ本発明の実施の形態２であるダイヤモンド砥石の要部上面図および同図（ａ）のＡ−Ａ線における要部断面図を示す。
前述した実施の形態１と同様に、第３研削材は固定砥粒を有する、いわゆる砥石である。第３研削材の固定砥粒の粒度は、例えば＃３０００から＃１０００００が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては＃４０００から＃５００００が考えられるが、さらに＃５０００から＃２００００の範囲が最も好適と考えられる。本実施の形態２では、例えば＃８０００を中心値とする周辺範囲を使用しており、この第３研削材の固定砥粒の粒度の下限は、チップの抗折強度を考慮して決められ、その上限はゲッタリング効果を考慮して決められている。さらに、複数の微細な砥粒、例えばダイヤモンド砥粒を結合剤で固めて使用している。
本実施の形態２では、ダイヤモンド砥粒はビトリファイド接合剤で保持されて、ダイヤモンド砥石４１の基部４２が形成される。その基部４２の幅ｗは、例えば３から４ｍｍ程度である。さらに、その基部４２には複数個の孔４３が設けられており、それぞれの孔４３の内部に合成樹脂（例えばエポキシ系樹脂、ウレタン系樹脂、フェノール系樹脂、ポリイミド系樹脂等）４４が含浸されて、ダイヤモンド砥石４１が形成されている。
ダイヤモンド砥粒をビトリファイド接合剤で保持した基部４２のみでダイヤモンド砥石４１を構成すると、ビトリファイドが硬いことに起因して、グラインダ装置のスピンドルモータに負荷が掛かり、ダイヤモンド砥石４１の回転が停止するなどのトラブルが発生する。しかし、ダイヤモンド砥粒をビトリファイドで保持した基部４２に複数個の孔４３を形成し、この孔４３の内部に粘性を有し、ビトリファイドよりも強度の弱い合成樹脂４４を含浸することによって、異常な脱落がなくかつ適度な硬さを有するダイヤモンド砥石４１を形成することができる。なお、図２（ｂ）では、ダイヤモンド砥石４１の研削面から他方の面（裏面）へ貫通した複数個の孔４３を例示しているが、孔４３は貫通させなくてもよい。
孔４３の配置、孔４３の直径および隣接する孔４３と孔４３との距離は、ダイヤモンド砥石４１の脆さおよび硬さを考慮して決定される。代表例としては、孔４３の直径は、例えば０.１から１ｍｍが適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては０.２から０.８ｍｍが考えられるが、さらに０.５ｍｍを中心値とする周辺範囲が最も好適と考えられる。また、隣接する孔４３と孔４３との距離は、例えば０.１から３ｍｍが適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては０.５から２ｍｍが考えられるが、さらに１ｍｍを中心値とする周辺範囲が最も好適と考えられる。
本実施の形態２によれば、バックグラインドの最終工程であるファイン仕上げ研削において、ダイヤモンド砥粒を保持したビトリファイド接合剤に複数個の孔４３を形成し、その複数の孔４３の内部に合成樹脂４４を含浸したダイヤモンド砥石４１を第３研削材として用いることにより、半導体ウエハ１の裏面の異常研磨（例えば半導体ウエハ１の裏面に生ずる研磨傷や研磨筋、あるいはグラインダ装置のスピンドルモータへ掛かる負荷によるダイヤモンド砥石の回転の停止等）を防止することができる。これにより、前述した実施の形態１と同様の効果が得られる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、固定砥粒にダイヤモンドを例示しているが、これに限定されるものではなく、例えばアルミナを主体とする固定砥粒を適用することができる。
本発明は、半導体ウエハ上に回路パターンを形成し、チップを１個１個検査する前工程の後に行われ、チップを製品に組み立てる後工程に適用することができる。
本発明の実施の形態１による半導体集積回路装置の製造方法の工程図である。 本発明の実施の形態１による半導体集積回路装置の製造工程中の要部側面図である。 本発明の実施の形態１による半導体ウエハの裏面側部分の要部拡大断面図である。 本発明の実施の形態１によるグラインダ装置のスピンドルモータで記録されるスピンドル電流値の波形図である。 本発明の実施の形態１によるダイヤモンド砥石の要部断面図である。 本発明の実施の形態１によるダイヤモンド砥石の製造方法の工程図である。 本発明の実施の形態１による半導体ウエハの裏面側部分の要部拡大断面図である。 （ａ）,（ｂ）および（ｃ）は、それぞれチップの抗折強度と半導体ウエハの裏面の仕上がり粗さとの関係を示すグラフ図、半導体ウエハの裏面の仕上がり粗さと研削材の粒径との関係を示すグラフ図、および破砕層の厚さと研削材の粒径との関係を示すグラフ図である。 図２に続く半導体集積回路装置の製造工程中の要部側面図である。 図９に続く半導体集積回路装置の製造工程中の要部側面図である。 図１０に続く半導体集積回路装置の製造工程中の要部側面図である。 図１１に続く半導体集積回路装置の製造工程中の要部側面図である。 図１２に続く半導体集積回路装置の製造工程中の要部側面図である。 図１３に続く半導体集積回路装置の製造工程中の要部側面図である。 図１４に続く半導体集積回路装置の製造工程中の要部側面図である。 図１５に続く半導体集積回路装置の製造工程中の要部側面図である。 図１６に続く半導体集積回路装置の製造工程中の要部側面図である。 図１７に続く半導体集積回路装置の製造工程中の要部側面図である。 本発明の実施の形態１によるバックグラインドからウエハマウントまでに用いる一貫処理装置の説明図である。 本発明の実施の形態２によるダイヤモンド砥石の要部上面図および要部断面図である。 固定砥粒の要部断面図である。
符号の説明
１ 半導体ウエハ
２ チャックテーブル
３ 第１研削材
４ 第１破砕層
４ａ 非晶質層
４ｂ 多結晶質層
４ｃ マイクロクラック層
５ 第２破砕層
５ａ 非晶質層
５ｂ 多結晶質層
５ｃ マイクロクラック層
６ フレーム
７ ダイシングテーブル
８ 円形刃
９ 突き上げピン
１０ コレット
１１ 基板
１２ ペースト材
１３ａ，１３ｂ 絶縁ペースト
１４ 電極パッド
１５ 接続パッド
１６ 基板内内線
１７ ボンディングワイヤ
１８ 樹脂
１９ バンプ
２０ ローダ
２１ アンローダ
２２，２３，２４ 搬送ロボット
２５ チャックテーブル
２６，２７ 搬送ロボット
３１ 合成樹脂
３２ ダイヤモンド砥石セル
３２ａ 無数の空の気泡を有するダイヤモンド砥石セル
３３ 圧力
３５ チャックテーブル
３６ ドレスボード
３７ ホイール
３８ スピンドルモータ
４１ ダイヤモンド砥石
４２ 基部
４３ 孔
４４ 合成樹脂
５１ 砥粒
５２ 結合剤
Ｂ１ ビトリファイド接合剤
Ｂ２ 合成樹脂
ＢＧＭ１ 一貫処理装置
ＢＴ１ 粘着テープ
ＤＴ１ ダイシングテープ
Ｒ１，Ｒ２，Ｒ３ 処理室
ＳＣ１，ＳＣ２，ＳＣ３ チップ

Claims (21)

  1. 以下の工程を含む半導体集積回路装置の製造方法；
    （ａ）第１の厚さを有する半導体ウエハの第１の主面上に回路パターンを形成する工程；
    （ｂ）固定砥粒を有する第１研削材を用いて前記半導体ウエハの第２の主面を研削し、前記半導体ウエハを第２の厚さとする工程；
    （ｃ）前記第１研削材よりも粒径が小さい固定砥粒を有する第２研削材を用いて前記半導体ウエハの前記第２の主面を研削し、前記半導体ウエハを第３の厚さとし、前記半導体ウエハの前記第２の主面に破砕層を形成する工程；
    （ｄ）前記半導体ウエハをダイシングし、前記半導体ウエハをチップに個片化する工程を含み、
    前記第２研削材は、無数の気泡を有する磁器質からなる結合剤で固定砥粒を保持した砥石であり、前記無数の気泡内に合成樹脂を含浸する。
  2. 請求項１記載の半導体集積回路装置の製造方法において、前記磁器質は長石を主成分とする材料である。
  3. 請求項１記載の半導体集積回路装置の製造方法において、前記磁器質は粘土を混合した長石を主成分とする材料である。
  4. 請求項１記載の半導体集積回路装置の製造方法において、前記磁器質はビトリファイドである。
  5. 請求項１記載の半導体集積回路装置の製造方法において、前記第２研削材の固定砥粒の粒度は＃４０００から＃５００００である。
  6. 請求項１記載の半導体集積回路装置の製造方法において、前記第２研削材の固定砥粒の粒度は＃５０００から＃２００００である。
  7. 請求項１記載の半導体集積回路装置の製造方法において、前記第２研削材の固定砥粒の粒度は＃８０００を中心値とする周辺範囲である。
  8. 請求項１記載の半導体集積回路装置の製造方法において、前記合成樹脂はエポキシ系樹脂、ウレタン系樹脂、フェノール系樹脂またはポリイミド系樹脂である。
  9. 請求項１記載の半導体集積回路装置の製造方法において、前記第２研削材の固定砥粒はダイヤモンド砥粒である。
  10. 請求項１記載の半導体集積回路装置の製造方法において、前記工程（ｂ）と前記工程（ｃ）との間に、さらに以下の工程を含む：
    （ｅ）前記第１研削材よりも粒径が小さく、前記第２研削材よりも粒径が大きい固定砥粒を有する第３研削材を用いて前記半導体ウエハの前記第２の主面を研削し、前記半導体ウエハを前記第２の厚さよりも薄く、前記第３の厚さよりも厚い第４の厚さとする工程。
  11. 以下の工程を含む半導体集積回路装置の製造方法；
    （ａ）第１の厚さを有する半導体ウエハの第１の主面上に回路パターンを形成する工程；
    （ｂ）固定砥粒を有する第１研削材を用いて前記半導体ウエハの第２の主面を研削し、前記半導体ウエハを第２の厚さとする工程；
    （ｃ）前記第１研削材よりも粒径が小さい固定砥粒を有する第２研削材を用いて前記半導体ウエハの前記第２の主面を研削し、前記半導体ウエハを第３の厚さとし、前記半導体ウエハの前記第２の主面に破砕層を形成する工程；
    （ｄ）前記半導体ウエハをダイシングし、前記半導体ウエハをチップに個片化する工程を含み、
    前記第２研削材は、磁器質からなる結合剤で固定砥粒を保持し、前記磁器質に形成された複数の孔の内部に合成樹脂を含浸する砥石である。
  12. 請求項１１記載の半導体集積回路装置の製造方法において、前記磁器質は長石を主成分とする材料である。
  13. 請求項１１記載の半導体集積回路装置の製造方法において、前記磁器質は粘土を混合した長石を主成分とする材料である。
  14. 請求項１１記載の半導体集積回路装置の製造方法において、前記磁器質はビトリファイドである。
  15. 請求項１１記載の半導体集積回路装置の製造方法において、前記第２研削材の固定砥粒の粒度は＃４０００から＃５００００である。
  16. 請求項１１記載の半導体集積回路装置の製造方法において、前記第２研削材の固定砥粒の粒度は＃５０００から＃２００００である。
  17. 請求項１１記載の半導体集積回路装置の製造方法において、前記第２研削材の固定砥粒の粒度は＃８０００を中心値とする周辺範囲である。
  18. 請求項１１記載の半導体集積回路装置の製造方法において、前記合成樹脂はエポキシ系樹脂、ウレタン系樹脂、フェノール系樹脂またはポリイミド系樹脂である。
  19. 請求項１１記載の半導体集積回路装置の製造方法において、前記第３研削材の固定砥粒はダイヤモンド砥粒である。
  20. 請求項１１記載の半導体集積回路装置の製造方法において、前記複数の孔は、前記砥石の研削面から裏面へ貫通している。
  21. 請求項１１記載の半導体集積回路装置の製造方法において、前記工程（ｂ）と前記工程（ｃ）との間に、さらに以下の工程を含む：
    （ｅ）前記第１研削材よりも粒径が小さく、前記第２研削材よりも粒径が大きい固定砥粒を有する第３研削材を用いて前記半導体ウエハの前記第２の主面を研削し、前記半導体ウエハを前記第２の厚さよりも薄く、前記第３の厚さよりも厚い第４の厚さとする工程。
JP2005190444A 2005-06-29 2005-06-29 半導体集積回路装置の製造方法 Pending JP2007012810A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005190444A JP2007012810A (ja) 2005-06-29 2005-06-29 半導体集積回路装置の製造方法
CNA2006100931719A CN1893021A (zh) 2005-06-29 2006-06-23 半导体集成电路器件的制造方法
US11/476,721 US7501300B2 (en) 2005-06-29 2006-06-29 Manufacturing method of semiconductor integrated circuit device
US12/347,588 US20090117709A1 (en) 2005-06-29 2008-12-31 Manufacturing method of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005190444A JP2007012810A (ja) 2005-06-29 2005-06-29 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007012810A true JP2007012810A (ja) 2007-01-18

Family

ID=37590151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005190444A Pending JP2007012810A (ja) 2005-06-29 2005-06-29 半導体集積回路装置の製造方法

Country Status (3)

Country Link
US (2) US7501300B2 (ja)
JP (1) JP2007012810A (ja)
CN (1) CN1893021A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094326A (ja) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削方法
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2016105515A (ja) * 2016-03-02 2016-06-09 株式会社東京精密 半導体基板の割断方法及び割断装置
JP2016106425A (ja) * 2016-03-02 2016-06-16 株式会社東京精密 半導体基板の微小亀裂形成方法及び微小亀裂形成装置
JP2017013221A (ja) * 2015-06-29 2017-01-19 株式会社ナノテム 砥石
WO2018073905A1 (ja) * 2016-10-19 2018-04-26 株式会社ナノテム 砥石
JP2019201125A (ja) * 2018-05-17 2019-11-21 三菱電機株式会社 ウエハ研削装置およびウエハ研削方法
JP2020061515A (ja) * 2018-10-12 2020-04-16 株式会社ディスコ 再生ウェーハの製造方法
TWI705874B (zh) * 2016-10-28 2020-10-01 日商納騰股份有限公司 磨石

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4961183B2 (ja) * 2006-09-26 2012-06-27 株式会社ディスコ 半導体ウェーハの加工方法
JP4986568B2 (ja) * 2006-10-11 2012-07-25 株式会社ディスコ ウエーハの研削加工方法
JP4348360B2 (ja) * 2006-12-12 2009-10-21 Ｏｋｉセミコンダクタ株式会社 研削ヘッド、研削装置、研削方法、及び、半導体装置の製造方法
US7776746B2 (en) * 2007-02-28 2010-08-17 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
JP5048379B2 (ja) * 2007-04-05 2012-10-17 株式会社ディスコ ウェーハの加工方法
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101439492B (zh) * 2007-11-21 2011-10-05 中芯国际集成电路制造(上海)有限公司 一种可提高抛光性能的多晶硅抛光方法
JP2011091293A (ja) * 2009-10-26 2011-05-06 Disco Abrasive Syst Ltd ウエーハの加工方法
KR101560039B1 (ko) 2010-06-08 2015-10-13 헨켈 아이피 앤드 홀딩 게엠베하 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅
TWI456012B (zh) 2010-06-08 2014-10-11 Henkel IP & Holding GmbH 使用脈衝式ｕｖ光源之晶圓背面塗覆方法
WO2012106223A2 (en) 2011-02-01 2012-08-09 Henkel Corporation Pre-cut wafer applied underfill film on dicing tape
EP2671249A4 (en) 2011-02-01 2015-10-07 Henkel IP & Holding GmbH FILLING FILM APPLIED TO A PRE-CUTTING WAFER
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
US8716108B2 (en) * 2012-03-21 2014-05-06 Stats Chippac Ltd. Integrated circuit packaging system with ultra-thin chip and method of manufacture thereof
EP2783794B1 (de) * 2013-03-26 2017-09-27 Reishauer AG Schleifscheibe sowie Verfahren zu ihrer Verstärkung
JP6366383B2 (ja) * 2014-06-27 2018-08-01 株式会社ディスコ 加工装置
US9478453B2 (en) 2014-09-17 2016-10-25 International Business Machines Corporation Sacrificial carrier dicing of semiconductor wafers
JP6479532B2 (ja) * 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN108500826A (zh) * 2017-02-27 2018-09-07 东莞新科技术研究开发有限公司 晶圆背面研磨方法
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
CN111421688A (zh) * 2020-05-09 2020-07-17 西安奕斯伟硅片技术有限公司 多线切割装置及多线切割方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0326454A (ja) * 1989-06-20 1991-02-05 Fujitsu Ltd ウェーハ研削装置
JPH10284449A (ja) * 1997-04-11 1998-10-23 Disco Abrasive Syst Ltd ウェーハの裏面研磨・ダイシング方法及びシステム
JP2000216123A (ja) * 1999-01-22 2000-08-04 Okamoto Machine Tool Works Ltd ウエハの裏面研削およびダイシング方法
JP2000260738A (ja) * 1999-03-10 2000-09-22 Hitachi Ltd 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法
JP2003332276A (ja) * 2002-05-13 2003-11-21 Hitachi Chem Co Ltd 半導体装置の製造法
JP2004142085A (ja) * 2002-10-28 2004-05-20 Kurenooton Kk ビトリファイド研削砥石及びその製造方法
JP2005210038A (ja) * 2003-12-26 2005-08-04 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2005317846A (ja) * 2004-04-30 2005-11-10 Disco Abrasive Syst Ltd 半導体デバイス及び半導体デバイスの加工方法
WO2006008824A1 (ja) * 2004-07-16 2006-01-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
JP2006032418A (ja) * 2004-07-12 2006-02-02 Elpida Memory Inc 半導体装置及びその製造方法
JP2006041258A (ja) * 2004-07-28 2006-02-09 Renesas Technology Corp ゲッタリング層を有する半導体チップとその製造方法
JP2006093285A (ja) * 2004-09-22 2006-04-06 Disco Abrasive Syst Ltd ウェーハの裏面からのダイシング方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645950B1 (en) * 1993-09-21 1998-09-02 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
JP3658029B2 (ja) 1994-02-21 2005-06-08 株式会社ルネサステクノロジ 接続装置およびその製造方法
JP3502874B2 (ja) 1994-06-03 2004-03-02 株式会社ルネサステクノロジ 接続装置およびその製造方法
JP3394620B2 (ja) 1995-01-20 2003-04-07 株式会社日立製作所 探針組立体および検査装置
JP3315339B2 (ja) 1997-05-09 2002-08-19 株式会社日立製作所 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
JPH1123615A (ja) 1997-05-09 1999-01-29 Hitachi Ltd 接続装置および検査システム
JP3458715B2 (ja) 1997-07-15 2003-10-20 株式会社日立製作所 半導体デバイスおよびその実装構造体並びにその製造方法
JP2000150594A (ja) 1998-11-05 2000-05-30 Hitachi Ltd 接続装置および押さえ部材付配線フィルムの製造方法並びに検査システムおよび半導体素子の製造方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP3715160B2 (ja) 1999-12-02 2005-11-09 株式会社ルネサステクノロジ プロービング装置及び半導体素子の製造方法
JP4494728B2 (ja) * 2003-05-26 2010-06-30 株式会社ディスコ 非金属基板の分割方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0326454A (ja) * 1989-06-20 1991-02-05 Fujitsu Ltd ウェーハ研削装置
JPH10284449A (ja) * 1997-04-11 1998-10-23 Disco Abrasive Syst Ltd ウェーハの裏面研磨・ダイシング方法及びシステム
JP2000216123A (ja) * 1999-01-22 2000-08-04 Okamoto Machine Tool Works Ltd ウエハの裏面研削およびダイシング方法
JP2000260738A (ja) * 1999-03-10 2000-09-22 Hitachi Ltd 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法
JP2003332276A (ja) * 2002-05-13 2003-11-21 Hitachi Chem Co Ltd 半導体装置の製造法
JP2004142085A (ja) * 2002-10-28 2004-05-20 Kurenooton Kk ビトリファイド研削砥石及びその製造方法
JP2005210038A (ja) * 2003-12-26 2005-08-04 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2005317846A (ja) * 2004-04-30 2005-11-10 Disco Abrasive Syst Ltd 半導体デバイス及び半導体デバイスの加工方法
JP2006032418A (ja) * 2004-07-12 2006-02-02 Elpida Memory Inc 半導体装置及びその製造方法
WO2006008824A1 (ja) * 2004-07-16 2006-01-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
JP2006041258A (ja) * 2004-07-28 2006-02-09 Renesas Technology Corp ゲッタリング層を有する半導体チップとその製造方法
JP2006093285A (ja) * 2004-09-22 2006-04-06 Disco Abrasive Syst Ltd ウェーハの裏面からのダイシング方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094326A (ja) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削方法
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2017013221A (ja) * 2015-06-29 2017-01-19 株式会社ナノテム 砥石
JP2016105515A (ja) * 2016-03-02 2016-06-09 株式会社東京精密 半導体基板の割断方法及び割断装置
JP2016106425A (ja) * 2016-03-02 2016-06-16 株式会社東京精密 半導体基板の微小亀裂形成方法及び微小亀裂形成装置
WO2018073905A1 (ja) * 2016-10-19 2018-04-26 株式会社ナノテム 砥石
US10919125B2 (en) 2016-10-19 2021-02-16 Nano Tem Co., Ltd. Grindstone
TWI705874B (zh) * 2016-10-28 2020-10-01 日商納騰股份有限公司 磨石
JP2019201125A (ja) * 2018-05-17 2019-11-21 三菱電機株式会社 ウエハ研削装置およびウエハ研削方法
JP2020061515A (ja) * 2018-10-12 2020-04-16 株式会社ディスコ 再生ウェーハの製造方法
JP7187113B2 (ja) 2018-10-12 2022-12-12 株式会社ディスコ 再生ウェーハの製造方法

Also Published As

Publication number Publication date
US20090117709A1 (en) 2009-05-07
CN1893021A (zh) 2007-01-10
US7501300B2 (en) 2009-03-10
US20070004180A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
JP2007012810A (ja) 半導体集積回路装置の製造方法
US20080318362A1 (en) Manufacturing Method of Semiconductor Integrated Circuit Device
JP4860113B2 (ja) 半導体集積回路装置の製造方法
JP2007165706A (ja) 半導体集積回路装置の製造方法
US7416962B2 (en) Method for processing a semiconductor wafer including back side grinding
JP2011023393A (ja) 半導体装置の製造方法
US6910403B1 (en) Method for cutting semiconductor wafer protecting sheet
TWI767022B (zh) 基板處理方法及基板處理系統
JP2008277602A (ja) 半導体集積回路装置の製造方法
JP2012084780A (ja) 半導体装置の製造方法
JP5498857B2 (ja) ウェーハの加工方法
CN106409762A (zh) 被加工物的加工方法
JP4878738B2 (ja) 半導体デバイスの加工方法
JP2010239161A (ja) 半導体集積回路装置の製造方法
JP2008084930A (ja) 半導体ウェーハの加工方法
CN104576350B (zh) 晶圆减薄方法
US8387942B2 (en) Dies for manufacturing diamond discs
KR20200038424A (ko) 웨이퍼의 가공 방법
KR20060085848A (ko) 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법
KR20080113682A (ko) 웨이퍼용 연마 휠 및 이를 갖는 웨이퍼 이면 연마 장치
JP7187113B2 (ja) 再生ウェーハの製造方法
KR20070036131A (ko) 반도체 집적회로장치의 제조 방법
CN106409761A (zh) 被加工物的加工方法
JPH0878447A (ja) 半導体装置およびその製造方法
JP2003059878A (ja) 半導体チップ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426