KR101560039B1 - 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅 - Google Patents

그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅 Download PDF

Info

Publication number
KR101560039B1
KR101560039B1 KR1020127034156A KR20127034156A KR101560039B1 KR 101560039 B1 KR101560039 B1 KR 101560039B1 KR 1020127034156 A KR1020127034156 A KR 1020127034156A KR 20127034156 A KR20127034156 A KR 20127034156A KR 101560039 B1 KR101560039 B1 KR 101560039B1
Authority
KR
South Korea
Prior art keywords
wafer
coating
tape
adhesive
circuits
Prior art date
Application number
KR1020127034156A
Other languages
English (en)
Other versions
KR20130076832A (ko
Inventor
황규 윤
제프리 레온
라이 페디
윤상 김
Original Assignee
헨켈 아이피 앤드 홀딩 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헨켈 아이피 앤드 홀딩 게엠베하 filed Critical 헨켈 아이피 앤드 홀딩 게엠베하
Publication of KR20130076832A publication Critical patent/KR20130076832A/ko
Application granted granted Critical
Publication of KR101560039B1 publication Critical patent/KR101560039B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

반도체 웨이퍼의 개별 반도체 다이들로의 제조 방법은 그라인딩 전 다이싱 단계 및/또는 비아홀 마이크로 제조 단계, 및 접착제 코팅 단계 양자 모두를 사용한다.

Description

그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅 {COATING ADHESIVES ONTO DICING BEFORE GRINDING AND MICRO-FABRICATED WAFERS}
관련 출원에 대한 상호 참조
본원은 2010년 6월 8일자로 출원된 미국 가특허 출원 61/352,563의 우선권을 주장하며, 그의 내용은 참조에 의해 본원에 원용된다.
기술분야
본 발명은 반도체 다이의 제조 방법에 관한 것이다.
전기 및 전자 장비의 소형화 및 슬림화는 보다 박형의 반도체 다이들에 대한 요구를 초래했다. 보다 박형의 반도체 다이를 생산하는 하나의 방법은 반도체 웨이퍼의 이면으로부터 과도한 재료를 제거하는 것이고, 그로부터 개별 다이들이 다이싱된다. 웨이퍼들 상의 보통 반도체 회로에 더하여, 웨이퍼들중 일부는 TSV (through-silicon-via) 프로세스들을 사용하여 비아 홀들로 마이크로 제조된다. 과도한 웨이퍼들의 제거는 통상적으로, 흔히 이면 그라인딩으로 칭해지는, 그라인딩 프로세스에서 일어난다. 웨이퍼가 박화 (thining) 되기 전에 웨이퍼가 개별 반도체 회로들로 다이싱될 때, 그 프로세스는 "그라인딩 전 다이싱" 또는 DBG으로 칭해진다.
DBG 프로세스에서, 다이싱 테이프로 칭해지는, 서포트 테이프가 웨이퍼의 이면에 붙여지고, 다이싱 그루브들이, 이면 그라인딩이 행해질 레벨을 충족 또는 통과할 깊이로 회로들 사이에, 소우 (saw) 또는 레이저에 의해, 절삭된다. 비아 홀들은 이때 TSV 프로세스들을 사용하여 제조된다. 다이싱 테이프는 웨이퍼의 이면으로부터 제거되고 또 다른 서포트 테이프가 웨이퍼의 상면에 붙여져서 이면 그라인딩 동안 회로를 보호한다. 웨이퍼의 이면 상의 재료는 비아홀 및 다이싱 그루브가 도달될 때까지 제거되고, 이는 다이들을 개별화 (singulate) 한다.
이면 그라인딩 단계 후에, (보통 웨이퍼의 형상으로 예비 성형된) 필름 접착 코팅이 웨이퍼의 전체 이면 상에 라미네이트된다. 이 접착제는 나중에 개별 다이들을 그들의 선택된 기판들에 부착하기 위하여 사용된다. 필름 접착제의 사용은 필름을 절삭하기 위하여 추가 소잉 (sawing) 단계를 필요로 한다. 추가 소잉 단계가 없으면, 다이들은 접착제 필름에 의해 서로 접속된 상태로 남게될 것이고, 그들의 지정된 기판들 상으로 픽업 및 배치될 수 없다.
그라인딩 프로세스는 다이들을 주위로 시프트시키는 경향이 있어, 다이싱 스트리트 (dicing street) 들이 더 이상 직선이 아닐 때 기계적인 소우를 사용하는 것이 곤란하다. 그 대신에, 고르지 않은 다이싱 그루브들을 통해 절삭하도록 프로그램될 수 있는 레이저 소우가 사용될 수 있다. 일부가 UV 경화가능할 수 있는 접착제 페이스트들이 필름 대신 사용되면, 접착제 코팅은 다이싱 스트리트들을 커버할 것이고, 또한 레이저 소우의 사용을 필요로 한다. 레이저 소우를 사용하는 것은 느린 프로세스이고, 레이저 소우 자체는 값비싸고 추가적인 장비이다.
또 다른 DBG 프로세스에서, 접착제는 잉크 젯 헤드를 사용하여 다이싱된 웨이퍼들의 이면 상에 정확하게 도포될 수 있다. 하지만, 이 방법은 극도로 느리고 극도로 낮은 점성 액체들을 필요로 한다.
예비 도포된 언더필 (underfill) 을 위한 프로세스들은 유사한 문제들을 갖고 있다.
본 발명은 이들 문제들에 대한 해결책을 제공한다.
본 발명은 반도체 웨이퍼의 제조 방법이다. 반도체 웨이퍼는 웨이퍼의 상면에 복수의 회로들 및/또는 솔더 범프들과 웨이퍼를 통한 비아홀들을 갖는다.
일 실시형태에서, 본 발명은 반도체 웨이퍼의 개별 반도체 회로들로의 제조 방법이고, 그 웨이퍼는 웨이퍼의 상면에 복수의 회로들을 갖고, 그 방법은 다음의 단계들을 포함한다:
(1) 웨이퍼의 이면에 테이프를 제공하는 (applying) 단계;
(2) 웨이퍼에 대해, 최종 목표 깊이로 또는 약간 더 깊게, 인접하는 회로들 사이의 웨이퍼의 상면속으로 다이싱 그루브들 및 비아 홀들을 형성하는 단계;
(3) 웨이퍼의 이면으로부터 테이프를 제거하고 웨이퍼의 상면에 테이프를 제공하는 단계;
(4) 웨이퍼의 이면으로부터 재료를 제거하여 웨이퍼를 박화하는 단계;
(5) 회로들의 이면에 접착제 코팅을 도포하는 단계;
(6) 그 접착제를 열적으로 또는 광화학적으로 B-스테이지 (B-stage) 경화하는 단계
(7) 그 웨이퍼의 상면으로부터 테이프를 제거하고 접착제 코팅 상에 테이프를 제공하는 단계.
제 2 실시형태에서, 본 발명은 반도체 웨이퍼의 개별 반도체 회로들로의 제조 방법이고, 그 웨이퍼는 웨이퍼의 상면에 복수의 회로들 및 솔더 범프들을 갖고, 그 방법은 다음의 단계들을 포함한다:
(1) 웨이퍼의 이면에 테이프를 제공하는 단계;
(2) 웨이퍼의 이면 상의 테이프까지 웨이퍼를 완전히 관통하게 인접하는 회로들 및 솔더 범프들 사이의 웨이퍼의 상면속으로 다이싱하는 단계;
(3) 웨이퍼의 상면에 접착제 코팅을 도포하는 단계;
(4) 열적으로 또는 광화학적으로 그 접착제를 B-스테이지 경화시키는 단계.
제 3 실시형태에서, 본 발명은 2개 이상의 반도체 웨이퍼들의 개별 반도체 회로들로의 제조 방법이고, 그 웨이퍼들은 웨이퍼의 상면에 복수의 회로들과 그 웨이퍼를 관통하는 비아홀들을 갖고, 그 방법은 다음의 단계들을 포함한다:
(1) 제 1 웨이퍼를 제공하는 단계;
(2) 제 2 웨이퍼를 제공하고 제 2 웨이퍼의 상면에 접착제 코팅을 도포하는 단계;
(3) 열적으로 또는 광화학적으로 그 접착제를 B-스테이지 경화시키는 단계;
(4) 제 2 웨이퍼의 상면 상의 접착제 코팅을 제 1 웨이퍼의 이면에 접촉시키고 함께 2개 웨이퍼들을 본딩하기 위하여 열 및 압력을 가하는 단계;
(5) 선택적으로 추가 웨이퍼를 제공하고 추가 웨이퍼의 상면에 접착제 코팅을 도포하는 단계;
(6) 열적으로 또는 광화학적으로 추가 웨이퍼 상의 접착제를 B-스테이지 경화시키는 단계;
(7) 추가 웨이퍼의 상면 상의 접착제 코팅을 제 2 웨이퍼의 이면에 접촉시키고 함께 2개 웨이퍼들을 본딩하기 위하여 열 및 압력을 가하는 단계;
(8) 선택적으로 후속 웨이퍼들에 대해 단계 (5) 내지 단계 (7) 을 반복하는 단계;
(9) 최하부 웨이퍼의 이면에 테이프를 제공하는 단계;
(10) 최하부 웨이퍼의 이면 상의 테이프까지 웨이퍼들을 완전히 관통하게 인접하는 회로들 및 비아홀들 사이의 제 1 웨이퍼의 상면속으로 다이싱하는 단계.
웨이퍼의 상면 상에 복수의 회로들의 형성은 산업 문헌에 잘 문서화된 반도체 제조 방법들에 따라 이루어진다. 웨이퍼는 반도체 재료, 통상적으로 실리콘, 갈륨 아스나이드, 게르마늄 또는 유사한 화합물 반도체 재료이다. 회로들은 웨이퍼의 상면 아래, 상에 또는 위에 형성될 수 있고, 패시베이션 층들과 같은 코팅들에 의해 보호될 수 있다. 이들은 모두 웨이퍼의 상면으로 본원에서 지칭된다. 비아홀들은 하나의 웨이퍼로부터 다른 하나의 웨이퍼로의 회로를 위한 통로이고 웨이퍼의 두께를 완전히 관통하게 형성된다.
본 발명의 프로세스들에서 사용된 한 타입의 테이프는 흔히 다이싱 테이프로 칭해지는 타입이다. 그것은 다수의 소스들로부터 상업적으로 이용가능하고, 한 형태에서 캐리어 상의 압력 민감성 또는 UV 민감성 접착제로 이루어진다. 이 테이프의 목적은 후속 다이싱 작업 동안 웨이퍼를 지지하는 것이다.
다이싱 그루브 및/또는 비아 홀들은 이면 그라인딩 후에 웨이퍼를 위한 최종 목표 깊이까지 인접 회로들 사이에 웨이퍼의 상면속으로 형성된다. 몇몇 작업들에서, 다이싱 그루브 및/또는 비아 홀들은 웨이퍼를 위한 목표 깊이보다 웨이퍼의 전면속으로 약간 더 깊게 절삭된다. 이러한 약간의 과절삭 (over-cutting) 은 개별 다이들의 궁극적인 개별화를 용이하게 한다. 다이싱 그루브들은 또한 다이싱 스트리트들, 다이싱 라인들 또는 다이싱 트렌치들로서 알려져 있다. 다이싱 구르브들 및/또는 비아홀들을 형성하기 위한 수단은 예를 들면, 기계적 또는 레이저 다이싱 또는 드릴링, 및 습식 또는 건식 식각을 포함한다.
이면 그라인딩 단계가 웨이퍼로부터 과도한 재료를 제거하기 위하여 (웨이퍼를 박화하기 위하여) 사용될 때, 웨이퍼의 이면으로부터 다이싱 테이프가 제거되고, 이면 그라인딩 테이프로서 흔히 알려진 테이프가 보통 라미네이션에 의해 웨이퍼의 상면에 붙여진다. 이들 2개 서브 단계들, 즉 다이싱 테이프의 제거 및 이면 그라인딩 테이프의 붙임이 수행되는 순서는 중요하지 않다. 이면 그라인딩 테이프는 후속 프로세싱 단계들 동안 회로들을 보호하고 웨이퍼가 다이싱된 후에 회로들을 제 위치에 유지하는 역할을 한다. 특정 실시형태에서, 이면 그라인딩 테이프는 UV 테이프이다. 접착제는 초기에는 점착성이 있고, 그 후에 조사시, 릴리즈의 용이성을 위해 경화된다.
웨이퍼를 박화하기 위해, 임의의 효과적인 프로세스가 사용될 수 있다. 특정 실시형태에서, 웨이퍼의 이면은 웨이퍼에 대한 목표 깊이를 충족하는 레벨까지 아래로 기계적으로 그라인딩된다.
통상적으로, 이면 그라인딩 작업후에, 코팅이 웨이퍼의 이면에 도포된다. 이 웨이퍼 이면 코팅은 접착제이고 궁극적으로 개별 다이들을 그들의 기판에 부착하기 위하여 사용된다. 웨이퍼 이면 코팅의 도포는 임의의 효과적인 방법에 의해, 이를테면 스핀 코팅에 의해, 스크린 또는 스텐실 인쇄, 또는 스프레이 또는 제트 인쇄에 의해 수행된다. 바람직한 실시형태에서, 코팅 작업은 스프레이 코팅에 의해 수행된다.
스프레이 코팅 프로세스는 단위 면적당 상대적으로 적은 소정량의 접착제를 성막한다. 드롭릿 (droplet) 들의 크기는 1 마이크로미터 내지 1 밀리미터 범위 내에 있고, 드롭릿 성막의 속도는 초당 100미터 미만이다.
이 작업을 위한 바람직한 스프레이 코팅 헤드는 공압 공기압 구동 스프레이 헤드, 이를테면, Asymtek에 의해 판매되는 스프레이어 DJ2200이다.
드롭릿 크기 및 성막의 속도를 제어하는 것에 의해, 코팅되는 표면의 토포그래피에 일치하는 매우 박형의 코팅이 도포될 수 있도록 접착제 레벨이 제어된다. 통상적으로, 코팅은 5 ㎛ 내지 100 ㎛ 범위 내의 두께로 도포된다.
어떤 소량의 접착제가 다이싱 그루브들 및 비아홀들에 들어갈 수도 있지만, 접착제는 실질적으로 다이싱 그루브들 및 바이홀들로부터 존재하지 않는다.
다이싱 그루브들에 들어갈 수 있는 코팅의 레벨을 현저히 감소시키는 것에 의해, 접착제는 다이들을 서로 접속시키지 않고 그것들은 개별화된 상태로 남는다.
박형 코팅을 도포하는 추가의 이점은 다이싱 그루브들이 접착제의 유동에 대한 소형 배리어 역할을 할 수 있고, 접착제가 각 개별화된 다이 상에서 메니스커스를 형성하게 한다. 그 메니스커스는 다이 에지 근처의 접착제 두께를 약간 감소시키고, 이는 추가적인 소잉 단계가 요구되지 않는 이점을 낳는다. 추가적인 소잉 단계가 없으면, 통상적으로 소우 블레이드의 압력으로부터 발생되는 소잉 라인에서의 증가된 접착이 존재하지 않는다. 증가된 접착이 없으면, 다이들을 픽업하고 그것들을 다음 작업 단계로 이동시키는 것이 더 용이해진다.
비아홀들에 진입할 수 있는 코팅의 레벨을 현저히 감소시키는 것에 의해, 홀들은 개방된 상태로 남고 후속 제거는 필요하지 않다.
코팅의 화학적 조성물은 후속 프로세싱 요건들을 충족시킬 임의의 접착제이다. 그러한 접착제들은 당해 기술 분야에 알려져 있다. 일 실시형태에서 코팅은 (스핀 또는 스프레이 코팅, 또는 스텐실, 스크린 또는 제트 인쇄와 같은 임의의 적합한 코팅 방법에서 도포될 수 있는) B-스테이지 가능 액체이다.
코팅 조성물은 그러한 목적에 적합하거나 또는 현재 이용되는 임의의 접착제/캡슐화제 코팅일 수 있다. 적합한 코팅 조성물은 통상적으로 에폭시 수지로부터 제조되고, 몇몇 경우들에서는 고체 에폭시 수지, 이를테면 크레졸 노볼락 에폭시, 페놀 노볼락 에폭시, 비스페놀-A 에폭시, 및 (디시클로펜티에닐기와 같은) 페놀 및 접합 고리계들로 이루어지는 백본 (backbone) 을 포함하는 글리시딜레이트화 수지 (glycidylated resin) 로 이루어지는 군으로부터 선택된 것들이다. 하나의 코팅 조성물 실시형태에서 에폭시 수지는 코팅의 15 내지 40 중량%의 양으로 존재한다. 다른 하나의 코팅 조성물 실시형태에서 에폭시 수지는 80 ℃와 130℃ 사이의 융점을 갖는 고체이다.
에폭시들과 결합하여 사용될 수 있는 다른 적합한 수지들은 아크릴레이트 수지들이다. 적합한 아크릴레이트 수지들은, 부틸 (메트)아크릴레이트, 이소부틸 (메트) 아크릴레이트, 2-에틸 헥실 (메트)아크릴레이트, 이소데실 (메트)아크릴레이트, n-라우릴 (메트)아크릴레이트, 알킬 (메트)아크릴레이트, 트리데실 (메트)아크릴레이트, n-스테아릴 (메트)아크릴레이트, 시클로헥실(메트)아크릴레이트, 테트라하이드로푸르푸릴(메트)아크릴레이트, 2-페녹시 에틸(메트)아크릴레이트, 이소보르닐(메트)아크릴레이트, 1,4-부탄디올 디(메트)아크릴레이트, 1.6 헥산디올 디(메트)아크릴레이트, 1,9-노난디올 디(메트)아크릴레이트, 퍼플루오로옥틸에틸 (메트)아크릴레이트, 1,10 데칸디올 디(메트)아크릴레이트, 노닐페놀 폴리프로폭실레이트 (메트)아크릴레이트로 이루어지는 군으로부터 선택된 것들을 포함한다.
다른 아크릴레이트 수지들은, Kyoeisha Chemical Co., LTD로부터 이용가능한 폴리펜톡실레이트 테트라하이드로푸르푸릴 아크릴레이트; Sartomer Company, Inc로부터 이용가능한 폴리부타디엔 우레탄 디메트아크릴레이트 (CN302, NTX6513) 및 폴리부타디엔 디메트아크릴레이트 (CN301, NTX6039, PRO6270); Negami Chemical Industries Co., LTD로부터 이용가능한 폴리카보네이트 우레탄 디아크릴레이트 (ArtResin UN9200A); Radcure Specialities, Inc로부터 이용가능한 아크릴레이트화 지방족 우레탄 올리고머 (Ebecryl 230, 264, 265, 270, 284, 4830, 4833, 4834, 4835, 4866, 4881, 4883, 8402, 8800-20R, 8803, 8804); Radcure Specialities, Inc.로부터 이용가능한 폴리에스테르 아크릴레이트 올리고머 (Ebecryl 657, 770, 810, 830, 1657, 1810, 1830); 및 Sartomer Company, Inc로부터 이용가능한 에폭시 아크릴레이트 수지 (CN104, 111, 112, 115, 116, 117, 118, 119, 120, 124, 136) 를 포함한다.
또한 아크릴레이트 수지들은, 모노시클릭 아세탈 아크릴레이트, (Sartomer로부터 이용가능한 SR531와 같은) 시클릭 아세탈을 함유하는 (메트) 아크릴레이트; (Sartomer로부터 이용가능한 SR285와 같은) THF 아크릴레이트; (Sartomer로부터 이용가능한 CD420와 같은) 치환형 시클로헥실 (메트) 아크릴레이트; 아세토아세톡시에틸 메트아크릴레이트, 2-아세토아세톡시에틸 아크릴레이트, 2-아세토아세톡시프로필 메트아크릴레이트, 2-아세토아세톡시프로필 아크릴레이트, 2-아세토아세트아미도에틸 메트아크릴레이트, 및 2-아세토아세트아미도에틸 아크릴레이트; 2-시아노아세톡시에틸 메트아크릴레이트, 2-시아노아세톡시에틸 아크릴레이트, N(2-시아노아세톡시에틸) 아크릴아미드; 2-프로피오닐아세톡시에틸 아크릴레이트, N(2-프로피오닐아세톡시에틸) 메트아크릴아미드, N-4-(아세토아세톡시벤질 페닐 아크릴아미드, 에틸아크릴로일 아세테이트, 아크릴로일메틸 아세테이트, N-에트아크릴로일옥시메틸 아세토아세트아미드, 에틸메트아크릴로일 아세토아세테이트, N-알릴시아노아세트아미드, 메틸아크릴로일 아세토아세테이트, N(2-메트아크릴로일옥시메틸) 시아노아세트아미드, 에틸-a-아세토아세톡시 메트아크릴레이트, N-부틸-N-아크릴로일옥시에틸 아세토아세트아미드, 모노아크릴레이트화 폴리올, 모노메트아크릴로일옥시에틸 프탈레이트, 및 이들의 혼합물을 포함한다.
하나의 코팅 조성물 실시형태에서, 아크릴레이트는 50 mPas미만의 점도와 150℃보다 높은 끓는점을 갖도록 선택된다. 특정 코팅 조성물 실시형태에서, 아크릴레이트는 고리에서 적어도 하나의 산소를 함유하는 5- 또는 6-원 고리를 함유한다. 하나의 코팅 조성물 실시형태에서 아크릴레이트 수지는 코팅 조성물의 15 내지 50 중량%를 포함한다.
에폭시 수지에 적합한 경화제는 0초과 내지 50 중량%의 양으로 존재하고, 비한정적으로 페놀, 방향족 디아민, 디시안디아미드, 퍼옥사이드, 아민, 이미디졸, 3차 아민 및 폴리아미드를 포함한다. 적합한 페놀은 Schenectady International, Inc.로부터 상업적으로 이용가능하다. 적합한 방향족 디아민은 1차 아민이고, Sigma-Aldrich Co로부터 상업적으로 이용가능한, 디아미노디페닐 술폰 및 디아미노디페닐 메탄을 포함한다. 적합한 디시안디아미드는 SKW Chemicals, Inc로부터 이용가능하다. 적합한 폴리아미드은 Air Products and Chemicals, Inc로부터 상업적으로 이용가능하다. 적합한 이미다졸은 Air Products and Chemicals, Inc로부터 상업적으로 이용가능하다. 적합한 3차 아민은 Sigma-Aldrich Co로부터 이용가능하다.
아크릴레이트 수지에 적합한 경화제는 0.1 내지 10%의 양으로 존재하고, 비한정적으로 아세토페논계, 티옥산톤계, 벤조인계 및 퍼옥사이드계 광개시제들을 포함한다. 예들은, 디에톡시아세토페논, 4-페녹시디클로로아세토페논, 벤조인, 벤조인 에틸 에테르, 벤조인 이소프로필 에테르, 벤질 디메틸 케탈, 벤조페논, 4-페닐 벤조페논, 아크릴레이트화 벤조페논, 티옥산톤, 2-에틸안트라퀴논 등을 포함한다. BASF에 의해 판매되는 광개시제들의 Irgacur 및 Darocur 라인들은 유용한 광개시제들의 예들이다.
또한, 코팅 조성물이 열경화성인 수지와, UV광에 의해 개시되는 유리 라디칼 광중합에 의해 경화가능한 수지를 포함하는 것이 가능하다. 특정 실시형태에서, 그러한 이중 경화 코팅 조성물은 열경화성인 에폭시 수지와 UV 조사시 경화가능한 아크릴레이트 수지를 포함할 것이다. 하나의 코팅 조성물 실시형태는 에폭시 수지로서 글리시딜레이트화 o-크레졸 포름알데히드 노볼락 및 아크릴레이트 수지로서 트리메틸시클로헥실 아크릴레이트를 포함한다.
또한, 코팅 조성물은 티올 또는 디티오에스테르와 같은 반응성 황 화합물을 함유하는 것이 가능하다. 하나의 코팅 조성물 실시형태에서, 반응성 황 화합물은 도데실 메르캅탄, 3차 도데실 메르캅탄, 메르캅토에탄올, 옥틸 메르캅탄, 헥실 메르캅탄, 이소프로필 크산틴 디설파이드, 및 메르캅탄-펜던트 실록산 폴리머로 이루어지는 군으로부터 선택된다. 반응성 황 화합물들은 코팅 조성물의 0.1중량% 내지 7중량%의 양으로 존재할 것이다.
메르캅탄 펜던트 실록산 폴리머의 예는 다음의 구조
Figure 112012108668815-pct00001
를 갖고 여기서 n은 5와 500 사이의 정수이며 반복 단위들의 중합 수를 나타내고, m은 1 내지 5의 정수이다. 중합 메르캅탄-펜던트 실록산은 코팅 조성물의 0.1중량% 내지 7중량%의 양으로 존재할 것이다.
하나의 코팅 조성물 실시형태에서, 조성물은 (i) 80℃과 130℃ 사이의 융점을 갖는 고체 에폭시 수지; (ii) 50mPas 미만의 점도 및 150℃보다 높은 끓는점을 갖는 아크릴레이트 수지; 및 (iii) 다음의 구조
Figure 112012108668815-pct00002
를 갖는 중합 메르캅탄-펜던트 실리콘을 포함하고, 여기서 n은 5와 500 사이의 정수이고 m은 1 내지 5의 정수이다.
몇몇 코팅 조성물들에서, 전도성 또는 비전도성 충전제들 중 어느 하나가 존재할 수 있다. 적합한 비전도성 충전제들의 예는, 알루미나, 알루미늄 하이드록시드, 실리카, 버미큘라이트, 운모, 규회석, 칼슘 카보네이트, 티타니아, 모래, 유리, 바륨 설페이트, 지르코늄, 실리콘 카바이드, 보론 니트라이드, 다이아몬드, 알루미나, 및 테트라플루오로에틸렌, 트리플루오로에틸렌, 비닐리덴 플루오라이드, 비닐 플루오라이드, 비닐리덴 클로라이드 및 비닐 클로라이드와 같은 할로겐화 에틸렌 폴리머들을 비한정적으로 포함하는 유기 폴리머들을 포함한다. 적합한 전도성 충전제들의 예들은, 카본 블랙, 흑연, 금, 은, 구리, 백금, 팔라듐, 니켈, 알루미늄을 포함한다. 충전제의 특정 타입은 중요하지 않고 응력 감소 및 본드라인 제어와 같은 특정 최종 용도의 필요에 맞게 당업자에 의해 선택될 수 있다.
스페이서 (spacer) 들이 또한, 특정 응용의 필요를 충족시키기 위해 실시자에 의해 선택되는 타입과 양으로, 그리고 선택된 수지 시스템 및 최종 용도에 적합하게, 본딩된 부분의 본드라인 두께를 제어하기 위해 제제에 포함될 수 있고; 통상적으로 코팅 조성물의 10중량%와 30중량% 사이 범위에 이른다. 일 실시형태에서, 충전제들은 2 ㎛보다 더 큰 평균 입경 및 단일 피크 (single peak) 입자 크기 분포를 갖는 형상의 구형이다. 더 작은 입자 크기들 및 쌍봉 분포 (bimodal distribution) 는 허용될 수 없게 높은 틱소트로픽 인덱스 (thixotropic index) 를 초래하고, 이는 결국 좋지 못한 스핀 코팅 성능 및 불균일한 코팅 두께에 이른다.
당업자에게 알려진 타입과 양으로, 접착 증진제들, 거품 방지제 (antifoaming agent), 블리드 방지제 (antibleed agent), 레올로지 제어제 (rheology control), 및 플럭싱제 (fluxing agent) 를 비한정적으로 포함하는 다른 첨가제들이 코팅 조성물에 포함될 수도 있다. 바람직한 실시형태에서, 용매들은 그 조성물의 부분이 아니다.
그 코팅은 실온에서 상대적으로 점착성이 없도록 열적으로 또는 광화학적으로 B-스테이지된다. B-스테이지 (및 그의 변형, 이를테면 B-스테이지 가능) 은 접척제를 가열하여 용매를 제거하거나 및/또는 그것을 부분적으로 경화하여 그것이 경화되고 점착성이 없어지도록 하는 것을 의미한다. (나중에, 개별 다이들이 그들의 기판들에 부착될 때, 다이 부착 동안, 또는 솔더 재유동 (solder reflow) 동안 연화 및 유동하도록 코팅이 가열될 수 있고, 그 후에 최종 경화를 위해 상승된 온도에서 가열될 수 있다.)

Claims (7)

  1. 반도체 웨이퍼의 개별 반도체 회로들로의 제조 방법으로서,
    상기 웨이퍼는 상기 웨이퍼의 상면에 복수의 회로들을 갖고,
    상기 개별 반도체 회로들로의 제조 방법은,
    (1) 상기 웨이퍼의 이면에 테이프를 제공하는 단계;
    (2) 상기 웨이퍼에 대해, 최종 목표 깊이로 또는 더 깊게, 인접하는 회로들 사이의 상기 웨이퍼의 상면속으로 다이싱 그루브들 또는 비아 홀들을 형성하는 단계;
    (3) 상기 웨이퍼의 이면으로부터 상기 테이프를 제거하고 상기 웨이퍼의 상면에 테이프를 제공하는 단계;
    (4) 상기 웨이퍼의 이면으로부터 재료를 제거하여 상기 웨이퍼를 박화 (thining) 하는 단계;
    (5) 상기 회로들의 이면에 접착제 코팅을 도포하는 단계;
    (6) 열적으로 또는 광화학적으로 상기 접착제 코팅을 B-스테이지 경화시키는 단계;
    (7) 상기 웨이퍼의 상면으로부터 상기 테이프를 제거하고 상기 접착제 코팅 상에 테이프를 제공하는 단계를 포함하고,
    상기 접착제 코팅은 다이싱 스트리트 및 비아홀들에 실질적으로 부재하는, 개별 반도체 회로들로의 제조 방법.
  2. 제 1 항에 있어서,
    상기 접착제 코팅은 스핀 코팅, 스프레이 코팅, 잉크 젯팅 또는 니들 디스펜싱에 의해 도포되는, 개별 반도체 회로들로의 제조 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 접착제 코팅은 5㎛ 내지 100㎛의 범위 내의 두께로 도포되는, 개별 반도체 회로들로의 제조 방법.
  5. 제 1 항에 있어서,
    도포된 상기 접착제 코팅은 다이 에지 근처의 접착제 두께의 감소를 갖는 메니스커스를 형성하는, 개별 반도체 회로들로의 제조 방법.
  6. 삭제
  7. 삭제
KR1020127034156A 2010-06-08 2011-06-03 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅 KR101560039B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35256310P 2010-06-08 2010-06-08
US61/352,563 2010-06-08
PCT/US2011/039070 WO2011156228A2 (en) 2010-06-08 2011-06-03 Coating adhesives onto dicing before grinding and micro-fabricated wafers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020157024826A Division KR101617600B1 (ko) 2010-06-08 2011-06-03 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅

Publications (2)

Publication Number Publication Date
KR20130076832A KR20130076832A (ko) 2013-07-08
KR101560039B1 true KR101560039B1 (ko) 2015-10-13

Family

ID=45098591

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127034156A KR101560039B1 (ko) 2010-06-08 2011-06-03 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅
KR1020157024826A KR101617600B1 (ko) 2010-06-08 2011-06-03 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157024826A KR101617600B1 (ko) 2010-06-08 2011-06-03 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅

Country Status (5)

Country Link
US (2) US8753959B2 (ko)
JP (1) JP5993845B2 (ko)
KR (2) KR101560039B1 (ko)
TW (1) TWI553719B (ko)
WO (1) WO2011156228A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11266344B2 (en) 2016-09-21 2022-03-08 Samsung Electronics Co., Ltd. Method for measuring skin condition and electronic device therefor

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9266192B2 (en) 2012-05-29 2016-02-23 Electro Scientific Industries, Inc. Method and apparatus for processing workpieces
KR102259959B1 (ko) 2013-12-05 2021-06-04 삼성전자주식회사 캐리어 및 이를 이용하는 반도체 장치의 제조 방법
JP6566703B2 (ja) * 2015-04-27 2019-08-28 株式会社ディスコ デバイスチップの製造方法
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
FR3053526B1 (fr) * 2016-07-01 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication collective de dispositifs electroniques et dispositif electronique
JP2018117049A (ja) * 2017-01-18 2018-07-26 株式会社ディスコ パッケージデバイスの製造方法
JP7390136B2 (ja) * 2019-09-02 2023-12-01 リンテック株式会社 接着剤塗布装置および接着剤塗布方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095812A1 (en) * 2003-10-21 2005-05-05 Derderian James M. Process for strengthening semiconductor substrates following thinning
US20070259515A1 (en) * 2006-05-04 2007-11-08 Korea Advanced Institute Of Science And Technology Method for manufacturing wafer-level packages for flip chips capable of preventing adhesives from absorbing water

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105774A (en) 1978-02-08 1979-08-20 Hitachi Ltd Method of forming pattern on thin film hybrid integrated circuit
AU1880183A (en) 1982-07-23 1984-02-23 Xenon Corporation Photomagnetic catalysis
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH0339378A (ja) 1989-07-05 1991-02-20 Hitachi Chem Co Ltd 接着剤組成物，電子部品のプリント基板への固定法および集積回路板の製造法
US5045921A (en) 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
CA2038117A1 (en) 1990-03-29 1991-09-30 Mahfuza B. Ali Controllable radiation curable photoiniferter prepared adhesives for attachment of microelectronic devices and a method of attaching microelectronic devices therewith
JPH08217851A (ja) * 1995-02-16 1996-08-27 Toshiba Chem Corp エポキシ樹脂組成物および半導体封止装置
US5635010A (en) * 1995-04-14 1997-06-03 Pepe; Angel A. Dry adhesive joining of layers of electronic devices
US5681757A (en) * 1996-04-29 1997-10-28 Microfab Technologies, Inc. Process for dispensing semiconductor die-bond adhesive using a printhead having a microjet array and the product produced by the process
JP3410371B2 (ja) 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
JP2000124164A (ja) 1998-10-16 2000-04-28 Mitsubishi Electric Corp 半導体装置の製造方法及び実装方法
JP4681704B2 (ja) 1999-12-16 2011-05-11 株式会社ディスコ 半導体ウェーハの分割方法
JP2001176899A (ja) 1999-12-21 2001-06-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002100588A (ja) 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
KR100379563B1 (ko) 2001-02-21 2003-04-10 앰코 테크놀로지 코리아 주식회사 플라즈마 에칭법을 이용한 반도체 웨이퍼 가공법
US6949158B2 (en) 2001-05-14 2005-09-27 Micron Technology, Inc. Using backgrind wafer tape to enable wafer mounting of bumped wafers
JP2003007652A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
US6794751B2 (en) 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP4330821B2 (ja) 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
US6686225B2 (en) 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US20030129438A1 (en) * 2001-12-14 2003-07-10 Becker Kevin Harris Dual cure B-stageable adhesive for die attach
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
KR101136719B1 (ko) * 2002-06-17 2012-04-20 헨켈 코포레이션 층간 절연 물질 및 미리 도포되는 다이 부착 접착제 물질
JP2004047823A (ja) 2002-07-12 2004-02-12 Tokyo Seimitsu Co Ltd ダイシングテープ貼付装置およびバックグラインド・ダイシングテープ貼付システム
KR100468748B1 (ko) 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
US7176044B2 (en) 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
US6916684B2 (en) 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
US20050014313A1 (en) 2003-03-26 2005-01-20 Workman Derek B. Underfill method
JP2004311576A (ja) 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
US7047633B2 (en) 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US7230047B2 (en) 2003-06-25 2007-06-12 Henkel Corporation Reformable compositions
JP4401912B2 (ja) 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
JP3929966B2 (ja) 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
CN100404579C (zh) * 2003-11-26 2008-07-23 三井化学株式会社 单液型光热并用固化性树脂组合物及其用途
US7074695B2 (en) 2004-03-02 2006-07-11 Chippac, Inc. DBG system and method with adhesive layer severing
KR100555559B1 (ko) 2004-03-03 2006-03-03 삼성전자주식회사 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
JP2005268425A (ja) 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2005320491A (ja) 2004-05-11 2005-11-17 Hitachi Chem Co Ltd 接着剤組成物、それを用いたフィルム状接着剤及び回路接続材料、並びに回路部材の接続構造及びその製造方法
WO2005112091A1 (ja) 2004-05-18 2005-11-24 Hitachi Chemical Co., Ltd. 粘接着シート並びにそれを用いた半導体装置及びその製造方法
JP2005332982A (ja) 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
US7560519B2 (en) 2004-06-02 2009-07-14 Lord Corporation Dual-stage wafer applied underfills
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
JP2006012914A (ja) 2004-06-22 2006-01-12 Canon Inc 集積回路チップの製造方法及び半導体装置
JP4707981B2 (ja) * 2004-08-06 2011-06-22 昭和電工株式会社 成形物の製造方法
US20060046433A1 (en) 2004-08-25 2006-03-02 Sterrett Terry L Thinning semiconductor wafers
JP2006100728A (ja) 2004-09-30 2006-04-13 Nitto Denko Corp 保護テープ剥離方法およびこれを用いた装置
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2007012810A (ja) 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
JP5109239B2 (ja) 2005-07-05 2012-12-26 日立化成工業株式会社 粘接着シート、粘接着シートの製造方法及び半導体装置の製造方法
CN102174296A (zh) 2005-07-05 2011-09-07 日立化成工业株式会社 粘接剂组合物、薄膜、薄片、半导体晶圆、半导体装置
JP5011804B2 (ja) 2005-09-06 2012-08-29 日立化成工業株式会社 回路接続材料、接続体及び回路部材の接続方法
DE102005050127B3 (de) 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
JP2007158212A (ja) 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 電子部品とその切断方法
KR20070066929A (ko) 2005-12-22 2007-06-27 닛토덴코 가부시키가이샤 제거가능한 수분산성 아크릴 접착제 조성물 및 접착 시트
US7314778B2 (en) * 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides
US7494900B2 (en) 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
US7476568B2 (en) 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
US20080027199A1 (en) 2006-07-28 2008-01-31 3M Innovative Properties Company Shape memory polymer articles with a microstructured surface
US7482251B1 (en) 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation
JP2008135446A (ja) 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
US20080157303A1 (en) * 2006-12-28 2008-07-03 Advanced Chip Engineering Technology Inc. Structure of super thin chip scale package and method of the same
WO2008094149A1 (en) 2007-01-31 2008-08-07 Henkel Ag & Co. Kgaa Semiconductor wafter coated with a filled, spin-coatable material
JP4944642B2 (ja) * 2007-03-09 2012-06-06 株式会社ディスコ デバイスの製造方法
US7838391B2 (en) 2007-05-07 2010-11-23 Stats Chippac, Ltd. Ultra thin bumped wafer with under-film
US7727875B2 (en) 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
JP5543063B2 (ja) 2007-12-27 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
KR101493872B1 (ko) 2008-08-20 2015-02-17 삼성전자주식회사 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법
JP5128575B2 (ja) 2009-12-04 2013-01-23 リンテック株式会社 ステルスダイシング用粘着シート及び半導体装置の製造方法
TW201208071A (en) 2010-04-13 2012-02-16 Henkel Ag & Amp Co Kgaa Method for handling a wafer
US8283742B2 (en) 2010-08-31 2012-10-09 Infineon Technologies, A.G. Thin-wafer current sensors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095812A1 (en) * 2003-10-21 2005-05-05 Derderian James M. Process for strengthening semiconductor substrates following thinning
US20070259515A1 (en) * 2006-05-04 2007-11-08 Korea Advanced Institute Of Science And Technology Method for manufacturing wafer-level packages for flip chips capable of preventing adhesives from absorbing water

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11266344B2 (en) 2016-09-21 2022-03-08 Samsung Electronics Co., Ltd. Method for measuring skin condition and electronic device therefor

Also Published As

Publication number Publication date
US20130011999A1 (en) 2013-01-10
KR20150108045A (ko) 2015-09-24
US9082840B2 (en) 2015-07-14
WO2011156228A3 (en) 2012-08-02
US8753959B2 (en) 2014-06-17
KR101617600B1 (ko) 2016-05-02
KR20130076832A (ko) 2013-07-08
US20140242781A1 (en) 2014-08-28
JP5993845B2 (ja) 2016-09-14
JP2013531889A (ja) 2013-08-08
TWI553719B (zh) 2016-10-11
TW201218262A (en) 2012-05-01
WO2011156228A2 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
KR101560039B1 (ko) 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅
US9562179B2 (en) Adhesive composition, adhesive sheet and production process for semiconductor device
US7842551B2 (en) Adhesive composition, adhesive sheet and production process for semiconductor device
US20070241434A1 (en) Adhesive Sheet, Semiconductor Device, and Process for Producing Semiconductor Device
US20080242058A1 (en) Adhesive Composition, Adhesive Sheet and Production Process for Semiconductor Device
US20090246915A1 (en) Adhesive Composition, Adhesive Sheet and Production Method of Semiconductor Device
US8247503B2 (en) Adhesive composition and adhesive sheet
WO2013133268A1 (ja) チップ用樹脂膜形成用シート
JP2020098918A (ja) フィルム状接着剤、接着シートおよび半導体装置の製造方法
JP6369996B2 (ja) 樹脂膜形成用シート
US7851335B2 (en) Adhesive composition, adhesive sheet and production method of semiconductor device
US8791033B2 (en) Wafer backside coating process with pulsed UV light source
JP6262717B2 (ja) 保護膜付チップの製造方法
JP6574787B2 (ja) 樹脂膜形成用シート積層体
KR102236280B1 (ko) 반도체용 접착 필름
JP6279319B2 (ja) 樹脂膜形成用複合シート
JP2014192463A (ja) 樹脂膜形成用シート
JP7176575B2 (ja) 半導体装置の製造方法及びダイシング・ダイボンディング一体型フィルム
TWI488931B (zh) 含反應性硫化合物之晶圓背面塗料
JP2014192462A (ja) 樹脂膜形成用シート
KR20230092531A (ko) 반도체 소자의 다이 접착 패키징 및 그 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 4