JP2018117049A - パッケージデバイスの製造方法 - Google Patents

パッケージデバイスの製造方法 Download PDF

Info

Publication number
JP2018117049A
JP2018117049A JP2017006965A JP2017006965A JP2018117049A JP 2018117049 A JP2018117049 A JP 2018117049A JP 2017006965 A JP2017006965 A JP 2017006965A JP 2017006965 A JP2017006965 A JP 2017006965A JP 2018117049 A JP2018117049 A JP 2018117049A
Authority
JP
Japan
Prior art keywords
chip
manufacturing
package device
adhesive layer
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017006965A
Other languages
English (en)
Inventor
関家　一馬
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2017006965A priority Critical patent/JP2018117049A/ja
Priority to US15/874,586 priority patent/US20180204818A1/en
Publication of JP2018117049A publication Critical patent/JP2018117049A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H01L2224/27901—Methods of manufacturing layer connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】パッケージデバイスの製造に係る所要時間が長時間化することを抑制しながらも、電極部を接着剤層が被覆することを抑制することができるパッケージデバイスの製造方法を提供すること。【解決手段】パッケージデバイスの製造方法は、接着剤層を備えるデバイスチップを準備するチップ準備ステップＳＴ１と、デバイスチップが接着されるチップ接着領域とデバイスチップと接続される電極部とチップ接着領域と電極部との間に形成された段差部とを有する実装基板を準備する実装基板準備ステップＳＴ２と、実装基板のチップ接着領域にデバイスチップを接着する実装ステップＳＴ３と、接着剤層を硬化させる硬化ステップＳＴ４と、デバイスチップと電極部とをワイヤで電気的に接続する接続ステップＳＴ５と、デバイスチップ及びワイヤをモールド樹脂で被覆するモールドステップＳＴ６とを備える。【選択図】図９

Description

本発明は、パッケージデバイスの製造方法に関する。
各種電子機器に使用されている半導体デバイスチップは、ダイボンディング用のフレームや実装基板に接着され、使用される。従来は、フレームや基板に塗布した銀ペーストを接着剤にして半導体デバイスチップを接着していた。しかしながら、銀ペーストを狭い領域に適量を塗布するのが難しいため、ダイアタッチフィルム（ＤＡＦ）と称する接着フィルムが広く使われるようになってきた。ＤＡＦは、半導体ウェーハの裏面に貼り付けられ、半導体ウェーハをチップ分割する際に共に分割される事で、チップと同じサイズの接着層としてチップの裏面に設置される。
しかしながら、レーザー加工でウェーハを分割する場合やいわゆるＤＢＧ（Dicing Before Grinding）加工で分割する場合では、ＤＡＦを別途分割加工（クールエキスパンドやレーザーアブレーション加工）する必要があり合理的ではない（例えば、特許文献１、２参照）。また、チップサイズが小さくなると、加工本数が増えるため、更にＤＡＦの分割に時間がかかり、デバイスの製造に係る所要時間が長時間化するという課題があった。
そこで、フィルム状ではなく液状の接着剤をチップに吹き付けて、チップに対応した面積の接着剤層を形成する事が考案された（例えば、特許文献３参照）。液状の接着剤が塗布されて構成された接着剤層は、仮硬化された後、実装基板に接着される。
特開２００６−０４９５９１号公報 特開２００５−１１６７３９号公報 特許第５４７９８６６号公報
しかしながら、特許文献３に示された液状の接着剤が塗布されて構成された接着剤層は、フィルム状のＤＡＦに比較して、比較的軟性が高いので、接着時の圧着で周囲に広がってしまい易く、実装基板の電極パッドまで被覆してしまう恐れがある。
本発明は、このような点に鑑みてなされたものであり、パッケージデバイスの製造に係る所要時間が長時間化することを抑制しながらも、電極部を接着剤層が被覆することを抑制することができるパッケージデバイスの製造方法を提供する。
上述した課題を解決し、目的を達成するために、本発明のパッケージデバイスの製造方法は、パッケージデバイスの製造方法であって、片方の面に液状で塗布され仮硬化された接着剤層を備えるデバイスチップを準備するチップ準備ステップと、該デバイスチップが接着されるチップ接着領域と、該チップ接着領域の近傍に設けられ接着された該デバイスチップと電気的に接続される電極部と、該チップ接着領域と該電極部との間に形成された段差部と、を表面に有する実装基板を準備する実装基板準備ステップと、該実装基板の該チップ接着領域に該接着剤層を介して該デバイスチップを接着する実装ステップと、該接着剤層に外的刺激を与えて硬化させる硬化ステップと、該デバイスチップと該電極部とをワイヤで電気的に接続する接続ステップと、該デバイスチップ及び該ワイヤをモールド樹脂で被覆するモールドステップと、を備え、該段差部によって、仮硬化状態の該接着剤層が該電極部にはみ出すのを抑制することを特徴とする。
該段差部によって、該チップ接着領域と該電極部とに高低差が形成されていても良い。
該段差部は、該チップ接着領域と該電極部との間に形成された溝でも良い。
本願発明のパッケージデバイスの製造方法は、パッケージデバイスの製造に係る所要時間が長時間化することを抑制しながらも、電極部を接着剤層が被覆することを抑制することができるという効果を奏する。
図１は、実施形態１に係るパッケージデバイスの製造方法により製造されるパッケージデバイスの要部を示す斜視図である。 図２は、実施形態１に係るパッケージデバイスのデバイスチップの製造方法の流れを示すフローチャートである。 図３（ａ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の分離溝形成工程を示す斜視図であり、図３（ｂ）は、図３（ａ）中のＩＩＩｂ−ＩＩＩｂ線に沿う断面図である。 図４（ａ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の保護部材貼着工程を示す斜視図であり、図４（ｂ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の保護部材貼着工程後の斜視図である。 図５（ａ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の分割工程を示す斜視図であり、図５（ｂ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の分割工程後の斜視図である。 図６（ａ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法のダイボンド用樹脂敷設工程を示す斜視図であり、図６（ｂ）は、図６（ａ）に示されたダイボンド用樹脂敷設工程の接着剤を仮硬化させる状態を示す斜視図である。 図７は、図２に示されたパッケージデバイスのデバイスチップの製造方法の移し替え工程を示す斜視図である。 図８（ａ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の分離工程を示す断面図であり、図８（ｂ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法により製造されたデバイスチップを示す斜視図である。 図９は、実施形態１に係るパッケージデバイスの製造方法の流れを示すフローチャートである。 図１０は、図９に示されたパッケージデバイスの製造方法の実装ステップを示す斜視図である。 図１１は、図９に示されたパッケージデバイスの製造方法の実装ステップを示す断面図である。 図１２は、図９に示されたパッケージデバイスの製造方法の硬化ステップを示す断面図である。 図１３は、図９に示されたパッケージデバイスの製造方法の接続ステップを示す断面図である。 図１４は、図９に示されたパッケージデバイスの製造方法のモールドステップを示す断面図である。 図１５は、実施形態２に係るパッケージデバイスの製造方法の実装ステップを示す斜視図である。 図１６は、実施形態２に係るパッケージデバイスの製造方法の実装ステップを示す断面図である。 図１７は、実施形態２に係るパッケージデバイスの製造方法の硬化ステップを示す断面図である。 図１８は、実施形態２に係るパッケージデバイスの製造方法の接続ステップを示す断面図である。 図１９は、実施形態２に係るパッケージデバイスの製造方法のモールドステップを示す断面図である。 図２０は、実施形態３に係るパッケージデバイスの製造方法により製造されたパッケージデバイスを示す断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態１〕
実施形態１に係るパッケージデバイスの製造方法を図面を参照して説明する。図１は、実施形態１に係るパッケージデバイスの製造方法により製造されるパッケージデバイスの要部を示す斜視図である。
実施形態１に係るパッケージデバイスの製造方法は、図１に示すパッケージデバイスＰＤを製造する方法である。パッケージデバイスＰＤは、図１に示すように、デバイスチップＤＴと、デバイスチップＤＴを実装する実装基板ＰＢと、モールド樹脂ＭＲとを備える。
デバイスチップＤＴは、基板ＳＢと、基板ＳＢの表面ＷＳに設けられたデバイスＤと、基板ＳＢの片方の面である裏面ＷＲに設けられた接着剤層ＢＬとを備える。デバイスＤは、ＩＣ（Integrated Circuit）、ＬＳＩ（Large-Scale Integration）等の電子部品である。実施形態１において、デバイスチップＤＴのデバイスＤは、ＩＣ等をコントロール（制御）するコントロールデバイスであるが、コントロールデバイスに限定されない。デバイスチップＤＴは、実装基板ＰＢに一つ以上実装される。デバイスＤの表面は、実装基板ＰＢと電気的に接続するための図示しない電極を設けている。
接着剤層ＢＬは、デバイスチップＤＴを実装基板ＰＢに固定されるためのものである。接着剤層ＢＬは、液状の接着剤の状態で裏面ＷＲに塗布された後、液状の接着剤が仮硬化されて構成される。仮硬化とは、少なくとも表層が硬化し、表層よりも奥側が液状である状態をいう。接着剤層ＢＬは、外的刺激が与えられることにより硬化する液状の接着剤により構成される。外的刺激とは、紫外線の照射又は熱である。実施形態１において、接着剤層ＢＬを構成する接着剤は、紫外線の照射により仮硬化し、熱を付与されることにより全体が硬化する。接着剤層ＢＬを構成する接着剤は、Ｈｏｎｇｈｏｗ Ｓｐｅｃｉａｌｔｙ Ｃｈｅｍｉｃａｌｓ Ｉｎｃ．製の商品名「ＨＰ２０ＶＬ」、「ＳＴ２０ＶＬ」、又はＡｂｌｅｓｔｉｋ Ｌａｂｏｒａｔｏｒｉｅｓ製の商品名「Ａｂｌｅｂｏｎｄ ８２００ｃ」等を用いることができる。
実装基板ＰＢは、絶縁性の基板２を備える。また、実装基板ＰＢは、デバイスチップＤＴの裏面ＷＲが接着剤層ＢＬを介して接着されるチップ接着領域３と、チップ接着領域３に接着されたデバイスチップＤＴと接続される電極部４と、チップ接着領域３と電極部４との間に形成された段差部５と、電極部４同士等を所定のパターンで接続する図示しない配線パターンとを基板２の表面に備える。
実施形態１において、チップ接着領域３の平面形状は、デバイスチップＤＴの裏面ＷＲの平面形状よりも若干大きい。実施形態１において、チップ接着領域３は、基板２の表面から凹の凹部６により形成され、凹部６は底面６ａを備える。チップ接着領域３を形成する凹部６は、基板２の表面に切削加工、又はレーザー光線の照射によるアブレーション加工等により構成される。
電極部４は、チップ接着領域３の近傍に設けられ、かつチップ接着領域３の外側を取り囲むように複数設けられている。電極部４及び配線パターンは、銅又は銅合金等の導電性を有する金属により構成されている。
段差部５とは、基板２の表面に対して交差する面６ｂを少なくとも有し、接着剤層ＢＬを構成する接着剤の表面張力を利用してチップ接着領域３の外側に接着剤層ＢＬを構成する接着剤が漏れて、電極部４等を被覆することを抑制するものである。実施形態１において、段差部５の面６ｂは、チップ接着領域３を形成する凹部６の内側面であり、チップ接着領域３である底面６ａに対して直交する。また、実施形態１において、チップ接着領域３が凹部６の底面６ａであるので、段差部５の面６ｂによって、チップ接着領域３と電極部４とに基板２の厚み方向の高低差が形成されている。
また、パッケージデバイスＰＤは、デバイスチップＤＴの電極と実装基板ＰＢの電極部４とが導電性のワイヤＷＩにより接続されている。即ち、デバイスチップＤＴは、所謂ワイヤボンディングに実装基板ＰＢに実装されている。モールド樹脂ＭＲは、絶縁性の樹脂により構成され、デバイスチップＤＴ及びワイヤＷＩを被覆する。
次に、パッケージデバイスＰＤのデバイスチップＤＴの製造方法を図面を参照して説明する。図２は、実施形態１に係るパッケージデバイスのデバイスチップの製造方法の流れを示すフローチャートである。図３（ａ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の分離溝形成工程を示す斜視図である。図３（ｂ）は、図３（ａ）中のＩＩＩｂ−ＩＩＩｂ線に沿う断面図である。図４（ａ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の保護部材貼着工程を示す斜視図である。図４（ｂ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の保護部材貼着工程後の斜視図である。図５（ａ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の分割工程を示す斜視図である。図５（ｂ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の分割工程後の斜視図である。図６（ａ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法のダイボンド用樹脂敷設工程を示す斜視図である。図６（ｂ）は、図６（ａ）に示されたダイボンド用樹脂敷設工程の接着剤を仮硬化させる状態を示す斜視図である。図７は、図２に示されたパッケージデバイスのデバイスチップの製造方法の移し替え工程を示す斜視図である。図８（ａ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法の分離工程を示す断面図である。図８（ｂ）は、図２に示されたパッケージデバイスのデバイスチップの製造方法により製造されたデバイスチップを示す斜視図である。
パッケージデバイスＰＤのデバイスチップＤＴの製造方法（以下、デバイスチップＤＴの製造方法と記す）は、図３（ａ）に示すウエーハＷを分割予定ラインＬに沿って切断して、ウエーハＷを個々のデバイスチップＤＴに分割する方法である。
図３（ａ）に示すウエーハＷは、実施形態１ではシリコン、サファイア、ガリウムヒ素などを基板ＳＢとする円板状の半導体ウエーハや光デバイスウエーハである。ウエーハＷは、図３（ａ）に示すように、表面ＷＳの複数の分割予定ラインＬによって区画された複数の領域にそれぞれデバイスＤが形成されている。
デバイスチップＤＴの製造方法は、図２に示すように、分離溝形成工程ＳＴ１０と、保護部材貼着工程ＳＴ２０と、分割工程ＳＴ３０と、ダイボンド用樹脂敷設工程ＳＴ４０と、移し替え工程ＳＴ５０と、分離工程ＳＴ６０とを含む。
分離溝形成工程ＳＴ１０は、ウエーハＷの表面ＷＳに各分割予定ラインＬに沿った溝ＳＤを形成するステップである。分離溝形成工程ＳＴ１０は、各分割予定ラインＬに各分割予定ラインＬの長手方向に沿った溝ＳＤを形成する。分離溝形成工程ＳＴ１０で形成される溝ＳＤの深さは、デバイスチップＤＴの基板ＳＢの仕上げ厚さ以上（例えば、５０μｍ）であり、溝ＳＤの幅は、所定の幅（例えば、３０μｍ）である。実施形態１において、分離溝形成工程ＳＴ１０は、図３（ａ）に示す切削装置１０の図示しないチャックテーブルの保持面にウエーハＷの裏面ＷＲを吸引保持して、切削ユニット１２の切削ブレード１３を用いて、ウエーハＷの表面ＷＳに溝ＳＤを形成する。
分離溝形成工程ＳＴ１０は、チャックテーブルを図示しないＸ軸移動手段により水平方向と平行なＸ軸方向に移動させ、切削ユニット１２の切削ブレード１３を図示しないＹ軸移動手段により水平方向と平行でかつＸ軸方向と直交するＹ軸方向に移動させ、切削ユニット１２の切削ブレード１３を図示しないＺ軸移動手段により鉛直方向と平行なＺ軸方向に移動させて、切削ブレード１３を分割予定ラインＬに切り込ませて、図３（ｂ）に示すように、ウエーハＷの各分割予定ラインＬの表面ＷＳに溝ＳＤを形成する。
保護部材貼着工程ＳＴ２０は、ウエーハＷの表面ＷＳに保護部材ＰＰを貼着する工程である。実施形態１において、保護部材貼着工程ＳＴ２０は、図４（ａ）に示すように、ウエーハＷの表面ＷＳと保護部材ＰＰとを対向させた後、図４（ｂ）に示すように、保護部材ＰＰをウエーハＷの表面ＷＳに貼着する。
分割工程ＳＴ３０は、ウエーハＷを個々のデバイスチップＤＴに分割する工程である。分割工程ＳＴ３０は、図５（ａ）に示すように、ウエーハＷの表面ＷＳを保護部材ＰＰを介して研削装置２０のチャックテーブル２１の保持面２１ａに吸引保持し、ウエーハＷの裏面ＷＲに研削砥石２２を当接させて、チャックテーブル２１及び研削砥石２２を軸心回りに回転して、ウエーハＷの裏面ＷＲに研削加工を施す。分割工程ＳＴ３０は、ウエーハＷに研削加工を施して、ウエーハＷの基板ＳＢを仕上げ厚さまで薄化する。分割工程ＳＴ３０は、ウエーハＷの基板ＳＢを仕上げ厚さまで薄化することにより、図５（ｂ）に示すように、裏面ＷＲ側に溝ＳＤを表出させて、ウエーハＷを個々のデバイスチップＤＴに分割する。
ダイボンド用樹脂敷設工程ＳＴ４０は、ウエーハＷの基板ＳＢの裏面ＷＲに接着剤層ＢＬを形成する工程である。ダイボンド用樹脂敷設工程ＳＴ４０は、図６（ａ）に示すように、ウエーハＷの表面ＷＳを保護部材ＰＰを介してダイボンド用樹脂敷設装置３０の保持テーブル３１の保持面３１ａに吸引保持し、塗布ユニット３２の塗布ノズル３３から液状の接着剤と加圧されたエアーの混合物をウエーハＷの基板ＳＢの裏面ＷＲに噴射する。液状の接着剤と加圧されたエアーの混合物は、加圧エアー供給源３４からの加圧されたエアーと、液状樹脂タンク３５からの液状の接着剤とが混合ユニット３６により混合された後に塗布ノズル３３に供給される。また、実施形態１において、ダイボンド用樹脂敷設工程ＳＴ４０は、塗布ノズル３３を図６（ａ）中の矢印に沿って揺動させながら前述した混合物をウエーハＷの基板ＳＢの裏面ＷＲに噴射して、裏面ＷＲに接着剤を塗布する。
ダイボンド用樹脂敷設工程ＳＴ４０は、塗布ノズル３３が所定回数揺動する間に混合物を噴射し、塗布ノズル３３が所定回数揺動する毎に、塗布ノズル３３の揺動と混合物の噴射を停止し、図６（ｂ）に示すように、紫外線照射装置３７から裏面ＷＲに塗布された接着剤に紫外線を照射して、仮硬化させる。実施形態１において、ダイボンド用樹脂敷設工程ＳＴ４０は、液状の接着剤の塗布と紫外線の照射とを複数回繰り返して、所望の厚さの仮硬化された接着剤層ＢＬを形成する。また、ダイボンド用樹脂敷設工程ＳＴ４０は、液状の接着剤の塗布と紫外線の照射とを複数回繰り返して、接着剤の表面張力により分離溝形成工程ＳＴ１０において形成された溝ＳＤ内に液状の接着剤が流入することなく、基板ＳＢの裏面ＷＲのみに接着剤層ＢＬを形成することができる。
移し替え工程ＳＴ５０は、ウエーハＷの裏面ＷＲに粘着テープＴを貼着し、表面ＷＳから保護部材ＰＰを剥がす工程である。移し替え工程ＳＴ５０は、図７に示すように、外周に環状フレームＦが貼着された粘着テープＴにウエーハＷの裏面ＷＲを接着剤層ＢＬを介して貼着し、保護部材ＰＰを表面ＷＳから剥がす。
分離工程ＳＴ６０は、粘着テープＴから個々のデバイスチップＤＴを取り外す工程である。分離工程ＳＴ６０は、分離装置４０のフレーム保持部材４１とクランプ４２との間に環状フレームＦを保持する。分離工程ＳＴ６０は、分離装置４０の円筒状の拡張ドラム４３を、図８（ａ）に示すように、ウエーハＷと環状フレームＦとの間の粘着テープＴに押しつけて、粘着テープＴを拡張させ、隣接するデバイスチップＤＴ間の間隔を広げる。分離工程ＳＴ６０は、分離装置４０のピックアップコレット４４を用いてデバイスチップＤＴを一つずつ粘着テープＴから取り外す。こうして、図８（ｂ）に示すように、デバイスチップＤＴの製造方法は、基板ＳＢの表面ＷＳにデバイスＤが設けられ、裏面ＷＲに接着剤層ＢＬが設けられたデバイスチップＤＴを得る。
次に、パッケージデバイスＰＤの製造方法を図面を参照して説明する。図９は、実施形態１に係るパッケージデバイスの製造方法の流れを示すフローチャートである。図１０は、図９に示されたパッケージデバイスの製造方法の実装ステップを示す斜視図である。図１１は、図９に示されたパッケージデバイスの製造方法の実装ステップを示す断面図である。図１２は、図９に示されたパッケージデバイスの製造方法の硬化ステップを示す断面図である。図１３は、図９に示されたパッケージデバイスの製造方法の接続ステップを示す断面図である。図１４は、図９に示されたパッケージデバイスの製造方法のモールドステップを示す断面図である。
パッケージデバイスＰＤの製造方法は、実装基板ＰＢにデバイスチップＤＴを実装して、パッケージデバイスＰＤを製造する方法である。パッケージデバイスＰＤの製造方法は、図９に示すように、チップ準備ステップＳＴ１と、実装基板準備ステップＳＴ２と、実装ステップＳＴ３と、硬化ステップＳＴ４と、接続ステップＳＴ５と、モールドステップＳＴ６とを備える。
チップ準備ステップＳＴ１は、図２に示されたデバイスチップの製造方法により製造されたデバイスチップＤＴを準備するステップである。実装基板準備ステップＳＴ２は、図１に示す実装基板ＰＢを準備するステップである。実装基板準備ステップＳＴ２は、基板２に電極部４と配線パターンを形成するとともに、切削加工又はレーザー光線の照射によるアブレーション加工等により凹部６を形成して、段差部５及びチップ接着領域３を形成した実装基板ＰＢを準備する。
実装ステップＳＴ３は、実装基板ＰＢのチップ接着領域３に接着剤層ＢＬを介してデバイスチップＤＴを接着するステップである。実装ステップＳＴ３は、図１０及び図１１に示すように、デバイスチップＤＴの仮硬化した接着剤層ＢＬをチップ接着領域３に対向させた後、デバイスチップＤＴの接着剤層ＢＬをチップ接着領域３に載置して、接着剤層ＢＬによりデバイスチップＤＴをチップ接着領域３に接着する。
硬化ステップＳＴ４は、接着剤層ＢＬに外的刺激を与えて硬化させるステップである。実施形態１において、硬化ステップＳＴ４は、接着剤層ＢＬに外熱刺激である熱を与えて、接着剤層ＢＬを硬化させて、図１２に示すように、チップ接着領域３にデバイスチップＤＴを接着する。
接続ステップＳＴ５は、デバイスチップＤＴと実装基板ＰＢの電極部４とをワイヤＷＩで電気的に接続するステップである。接続ステップＳＴ５は、図１３に示すように、ワイヤＷＩの一端をデバイスチップＤＴの電極に取り付け、ワイヤＷＩの他端を実装基板ＰＢの電極部４に取り付ける。
モールドステップＳＴ６は、デバイスチップＤＴ及びワイヤＷＩをモールド樹脂ＭＲで被覆するステップである。モールドステップＳＴ６は、実装基板ＰＢに接着剤層ＢＬにより取り付けられ、ワイヤＷＩにより実装基板ＰＢの電極部４に接続されたデバイスチップＤＴ及びワイヤＷＩを、図１４に示すように、モールド樹脂ＭＲで被覆する。
実施形態１に係るパッケージデバイスＰＤの製造方法は、実装基板ＰＢのチップ接着領域３と電極部４との間に面６ｂを有する段差部５を設けているので、液状で塗布された接着剤がチップ接着領域３に接着された際、接着剤の表面張力によって段差部５の面６ｂよりも外側に広がることを抑制できる。これにより、パッケージデバイスＰＤの製造方法は、電極部４が接着剤層ＢＬによって被覆されることを抑制することができる。
また、実施形態１に係るパッケージデバイスＰＤの製造方法は、液状の接着剤を塗布して接着剤層ＢＬを形成するとともに、接着剤の塗布と仮硬化とを複数回繰り返して接着剤層ＢＬを形成するので、接着剤層ＢＬを構成する接着剤がデバイスチップＤＴ間の溝ＳＤ内に侵入することを抑制することができる。このために、実施形態１に係るパッケージデバイスＰＤの製造方法は、デバイスチップＤＴの製造方法の分離工程ＳＴ６０前にデバイスチップＤＴ間の接着剤層ＢＬを切断する必要が生じないので、デバイスチップＤＴの製造にかかる所要時間が長時間化することを抑制することができる。その結果、実施形態１に係るパッケージデバイスＰＤの製造方法は、パッケージデバイスＰＤの製造に係る所要時間が長時間化することを抑制しながらも、電極部４を接着剤層ＢＬが被覆することを抑制することができる。
また、実施形態１に係るパッケージデバイスＰＤの製造方法は、段差部５の面６ｂによりチップ接着領域３と電極部４とに高低差が形成されているので、接着剤の表面張力によって段差部５の面６ｂよりも外側に広がることを抑制できる。
〔実施形態２〕
次に、実施形態２に係るパッケージデバイスＰＤの製造方法を図面を参照して説明する。図１５は、実施形態２に係るパッケージデバイスの製造方法の実装ステップを示す斜視図である。図１６は、実施形態２に係るパッケージデバイスの製造方法の実装ステップを示す断面図である。図１７は、実施形態２に係るパッケージデバイスの製造方法の硬化ステップを示す断面図である。図１８は、実施形態２に係るパッケージデバイスの製造方法の接続ステップを示す断面図である。図１９は、実施形態２に係るパッケージデバイスの製造方法のモールドステップを示す断面図である。図１５から図１９は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態２に係るパッケージデバイスＰＤの製造方法では、実装基板ＰＢの段差部５が溝７であることにより構成され、チップ接着領域３が基板２の表面により構成されていること以外、実施形態１と同じである。溝７は、基板２の表面から凹に形成され、デバイスチップＤＴの全周に亘ってデバイスチップＤＴの外側を囲繞している。また、実施形態２において、段差部５である溝７は、チップ接着領域３である基板２の表面に対して直交する内側面７ａを備えている。溝７の内側面７ａと実装基板ＰＢとの連結部にある角部が作用し、接着剤層ＢＬを構成する接着剤の表面張力を利用してチップ接着領域３の外側に接着剤層ＢＬを構成する接着剤が漏れることを抑制する。また、角部から接着剤がはみ出したとしても、溝７内に接着剤が収容される容積があるため、接着剤がはみ出て電極部４を覆う事が抑制される。
実施形態２に係るパッケージデバイスＰＤの製造方法は、実施形態１と同様に、チップ準備ステップＳＴ１において、デバイスチップＤＴを準備し、実装基板準備ステップＳＴ２において、実装基板ＰＢを準備し、実装ステップＳＴ３において、図１５及び図１６に示すように、デバイスチップＤＴの仮硬化した接着剤層ＢＬをチップ接着領域３に対向させた後、デバイスチップＤＴの接着剤層ＢＬをチップ接着領域３に載置して、接着剤層ＢＬによりデバイスチップＤＴをチップ接着領域３に接着する。
また、実施形態２に係るパッケージデバイスＰＤの製造方法は、硬化ステップＳＴ４において、実装基板ＰＢ毎接着剤層ＢＬを加熱するなどして、図１７に示すように、チップ接着領域３にデバイスチップＤＴを接着し、接続ステップＳＴ５において、図１８に示すように、デバイスチップＤＴと実装基板ＰＢの電極部４とをワイヤＷＩで電気的に接続し、モールドステップＳＴ６において、図１９に示すように、デバイスチップＤＴ及びワイヤＷＩをモールド樹脂ＭＲで被覆する。
実施形態２に係るパッケージデバイスＰＤの製造方法は、実装基板ＰＢのチップ接着領域３と電極部４との間に内側面７ａを有する段差部５を設け、接着剤の塗布と仮硬化とを複数回繰り返して接着剤層ＢＬを形成するので、パッケージデバイスＰＤの製造に係る所要時間が長時間化することを抑制しながらも、電極部４を接着剤層ＢＬが被覆することを抑制することができる。
また、実施形態２に係るパッケージデバイスＰＤの製造方法は、段差部５が内側面７ａを有する溝ＳＤであるので、接着剤の表面張力によって段差部５の内側面７ａよりも外側に広がることを抑制できる。
〔実施形態３〕
次に、実施形態３に係るパッケージデバイスＰＤの製造方法を図面を参照して説明する。図２０は、実施形態３に係るパッケージデバイスの製造方法により製造されたパッケージデバイスを示す断面図である。図２０は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態３において、図２０に示すように、パッケージデバイスＰＤのチップ接着領域３が基板２の表面から凸の凸部８により形成されて凸部８の上面８ａであり、段差部５がチップ接着領域３である上面８ａに直交する外側面８ｂを備えていること以外、実施形態１と同じである。外側面８ｂとチップ接着領域３との連結部である角部が作用し、接着剤層ＢＬを構成する接着剤の表面張力を利用してチップ接着領域３の外側に接着剤層ＢＬを構成する接着剤が漏れることを抑制する。また、実施形態３において、チップ接着領域３が凸部８の上面８ａであるので、段差部５の外側面８ｂによって、チップ接着領域３と電極部４とに基板２の厚み方向の高低差が形成されている。
実施形態３に係るパッケージデバイスＰＤの製造方法は、実装基板ＰＢのチップ接着領域３と電極部４との間に外側面８ｂを有する段差部５を設け、接着剤の塗布と仮硬化とを複数回繰り返して接着剤層ＢＬを形成するので、パッケージデバイスＰＤの製造に係る所要時間が長時間化することを抑制しながらも、電極部４を接着剤層ＢＬが被覆することを抑制することができる。
また、実施形態３に係るパッケージデバイスＰＤの製造方法は、段差部５の外側面８ｂによりチップ接着領域３と電極部４とに高低差が形成されているので、接着剤の表面張力によって段差部５の外側面８ｂよりも外側に広がることを抑制できる。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
３ チップ接着領域
４ 電極部
５ 段差部
７ 溝
ＤＴ デバイスチップ
ＰＤ パッケージデバイス
ＰＢ 実装基板
ＷＲ 裏面（片方の面）
ＢＬ 接着剤層
ＷＩ ワイヤ
ＭＲ モールド樹脂
ＳＴ１ チップ準備ステップ
ＳＴ２ 実装基板準備ステップ
ＳＴ３ 実装ステップ
ＳＴ４ 硬化ステップ
ＳＴ５ 接続ステップ
ＳＴ６ モールドステップ

Claims (3)

  1. パッケージデバイスの製造方法であって、
    片方の面に液状で塗布され仮硬化された接着剤層を備えるデバイスチップを準備するチップ準備ステップと、
    該デバイスチップが接着されるチップ接着領域と、該チップ接着領域の近傍に設けられ接着された該デバイスチップと電気的に接続される電極部と、該チップ接着領域と該電極部との間に形成された段差部と、を表面に有する実装基板を準備する実装基板準備ステップと、
    該実装基板の該チップ接着領域に該接着剤層を介して該デバイスチップを接着する実装ステップと、
    該接着剤層に外的刺激を与えて硬化させる硬化ステップと、
    該デバイスチップと該電極部とをワイヤで電気的に接続する接続ステップと、
    該デバイスチップ及び該ワイヤをモールド樹脂で被覆するモールドステップと、を備え、
    該段差部によって、仮硬化状態の該接着剤層が該電極部にはみ出すのを抑制することを特徴とするパッケージデバイスの製造方法。
  2. 該段差部によって、該チップ接着領域と該電極部とに高低差が形成されている請求項１に記載のパッケージデバイスの製造方法。
  3. 該段差部は、該チップ接着領域と該電極部との間に形成された溝である請求項１に記載のパッケージデバイスの製造方法。
JP2017006965A 2017-01-18 2017-01-18 パッケージデバイスの製造方法 Pending JP2018117049A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017006965A JP2018117049A (ja) 2017-01-18 2017-01-18 パッケージデバイスの製造方法
US15/874,586 US20180204818A1 (en) 2017-01-18 2018-01-18 Manufacturing method for package device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017006965A JP2018117049A (ja) 2017-01-18 2017-01-18 パッケージデバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2018117049A true JP2018117049A (ja) 2018-07-26

Family

ID=62838287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017006965A Pending JP2018117049A (ja) 2017-01-18 2017-01-18 パッケージデバイスの製造方法

Country Status (2)

Country Link
US (1) US20180204818A1 (ja)
JP (1) JP2018117049A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020025011A (ja) * 2018-08-07 2020-02-13 株式会社ディスコ パッケージ基板の製造方法、基板及び粘着性部材
CN112117204A (zh) * 2020-09-10 2020-12-22 安徽龙芯微科技有限公司 一种封装结构的制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102598602B1 (ko) * 2019-06-20 2023-11-03 양쯔 메모리 테크놀로지스 씨오., 엘티디. 접합 구조물들의 레이저 다이싱을 위한 시스템들 및 방법들

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04242942A (ja) * 1991-01-08 1992-08-31 Seiko Instr Inc 半導体装置
JPH0745641A (ja) * 1993-07-30 1995-02-14 Matsushita Electric Works Ltd 半導体装置の実装方法
JPH09205103A (ja) * 1996-01-24 1997-08-05 Toshiba Corp 半導体装置
JP2004522297A (ja) * 2001-02-27 2004-07-22 チップパック，インク． プラスチック半導体パッケージ
JP2015081269A (ja) * 2013-10-21 2015-04-27 信越化学工業株式会社 スクリーン印刷用導電性エポキシ樹脂組成物、それを用いたダイアタッチ方法および該組成物の硬化物を有する半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448507B1 (en) * 2000-06-28 2002-09-10 Advanced Micro Devices, Inc. Solder mask for controlling resin bleed
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6703075B1 (en) * 2002-12-24 2004-03-09 Chipmos Technologies (Bermuda) Ltd. Wafer treating method for making adhesive dies
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
JP3755824B2 (ja) * 2003-03-04 2006-03-15 株式会社らいふ 複数電極接着用の電子部品とその実装方法
US7227245B1 (en) * 2004-02-26 2007-06-05 National Semiconductor Corporation Die attach pad for use in semiconductor manufacturing and method of making same
US7358617B2 (en) * 2004-11-29 2008-04-15 Texas Instruments Incorporated Bond pad for ball grid array package
KR20080027920A (ko) * 2005-07-08 2008-03-28 엔엑스피 비 브이 반도체 디바이스
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
JP5993845B2 (ja) * 2010-06-08 2016-09-14 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 先ダイシング法を行う微細加工されたウェーハへの接着剤の被覆
JP5161284B2 (ja) * 2010-10-14 2013-03-13 電気化学工業株式会社 電子部品の製造方法
US8982577B1 (en) * 2012-02-17 2015-03-17 Amkor Technology, Inc. Electronic component package having bleed channel structure and method
JP5851888B2 (ja) * 2012-03-02 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04242942A (ja) * 1991-01-08 1992-08-31 Seiko Instr Inc 半導体装置
JPH0745641A (ja) * 1993-07-30 1995-02-14 Matsushita Electric Works Ltd 半導体装置の実装方法
JPH09205103A (ja) * 1996-01-24 1997-08-05 Toshiba Corp 半導体装置
JP2004522297A (ja) * 2001-02-27 2004-07-22 チップパック，インク． プラスチック半導体パッケージ
JP2015081269A (ja) * 2013-10-21 2015-04-27 信越化学工業株式会社 スクリーン印刷用導電性エポキシ樹脂組成物、それを用いたダイアタッチ方法および該組成物の硬化物を有する半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020025011A (ja) * 2018-08-07 2020-02-13 株式会社ディスコ パッケージ基板の製造方法、基板及び粘着性部材
JP7104582B2 (ja) 2018-08-07 2022-07-21 株式会社ディスコ パッケージ基板の製造方法、基板及び粘着性部材
CN112117204A (zh) * 2020-09-10 2020-12-22 安徽龙芯微科技有限公司 一种封装结构的制作方法
CN112117204B (zh) * 2020-09-10 2022-10-14 安徽龙芯微科技有限公司 一种封装结构的制作方法

Also Published As

Publication number Publication date
US20180204818A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
US9716040B2 (en) Wafer processing method using adhesive tape to pick up device chips
TWI697959B (zh) 半導體封裝及封裝半導體裝置之方法
KR100517075B1 (ko) 반도체 소자 제조 방법
US8124471B2 (en) Method of post-mold grinding a semiconductor package
US6620649B2 (en) Method for selectively providing adhesive on a semiconductor device
CN110323182B (zh) 板状物的加工方法
CN107204286B (zh) 晶片的加工方法
KR20050054933A (ko) 웨이퍼 코팅 및 싱귤레이션 방법
US20110156239A1 (en) Method for manufacturing a fan-out embedded panel level package
US6750082B2 (en) Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
JP2018117049A (ja) パッケージデバイスの製造方法
US8298864B2 (en) Manufacturing method for semiconductor device
JP2000124164A (ja) 半導体装置の製造方法及び実装方法
JP2008016606A (ja) 半導体装置及びその製造方法
JP2013243310A (ja) 表面保護テープ及びウエーハの加工方法
JPH08162604A (ja) マルチチップモジュールの製造方法
JP2020191321A (ja) ウエーハの加工方法
JP4207696B2 (ja) 半導体パッケージの製造方法
JP3222185U (ja) パッケージデバイス
JP2004327724A (ja) 半導体装置及びその製造方法
KR20140128714A (ko) 솔더범프와 웨이퍼의 결합력 강화방법
JPWO2003003445A1 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
JP7362333B2 (ja) 保護部材の設置方法、被加工物の加工方法、保護層付き被加工物及びフレームユニット
US20230064066A1 (en) Wafer-level backside layer for semiconductor apparatus
JP7397598B2 (ja) パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210427