KR20080027920A - 반도체 디바이스 - Google Patents

반도체 디바이스 Download PDF

Info

Publication number
KR20080027920A
KR20080027920A KR1020087002920A KR20087002920A KR20080027920A KR 20080027920 A KR20080027920 A KR 20080027920A KR 1020087002920 A KR1020087002920 A KR 1020087002920A KR 20087002920 A KR20087002920 A KR 20087002920A KR 20080027920 A KR20080027920 A KR 20080027920A
Authority
KR
South Korea
Prior art keywords
die
surface portion
downbond
leadframe
die pad
Prior art date
Application number
KR1020087002920A
Other languages
English (en)
Inventor
호세 제이 디마사카트
제리 탄
드리엘 빌렘 디 반
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20080027920A publication Critical patent/KR20080027920A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

반도체 디바이스(100)는 다이 패드(11)와 다수의 리드(12)가 있는 노출된 리드프레임을 포함한다. 다이 패드(11)는 실질적으로 편평한 하부 표면(14)과 상부 표면(15)을 구비한다. 반도체 다이(2)는 상부 표면(15)의 다이 부착 부분(31)에 부착된다. 다운본드(downbond)(5)는 다이(2)를 다운본드 부착 부분(32)에 접속한다. 표준 접합(4)은 다이(2)를 리드(12)에 접속한다. 플라스틱 패키지(6)는 다이(2), 표준 접합(4) 및 다운본드(downbond)(5)를 인캡슐레이션한다. 다이 패드의 상부 표면은 상이한 레벨(level)에 위치한 부분 및, 이러한 부분 중 인접한 두 부분 사이의 계단 형상의 천이를 구비한다. 하나 이상의 이러한 계단 형상의 천이(36)는 다이(2)와 다운본드(5) 사이에 위치한다. 이러한 계단 형상의 천이는 다운본드 결함에 대해 양호한 보호를 제공한다.

Description

반도체 디바이스{SEMICONDUCTOR DEVICE}
본 발명은 일반적으로 반도체 칩이 플라스틱 패키지에 장착된 형태의 반도체 디바이스에 관한 것이다.
이와 같은 반도체 디바이스는 보편적으로 알려져 있다. 이러한 디바이스의 일반적인 설계를 간단히 기술하면 다음과 같다. 도 1은 반도체 디바이스(1)의 개략적인 단면을 도시한다. 디바이스는 "다이(die)"로도 표시되는, 집적 회로(도시하지 않음)를 구비한 반도체 칩(2)을 포함한다. 디바이스는 통상적으로 구리와 같은 금속으로 만들어진 도전성 리드프레임(10)을 더 포함하며, 리드프레임(10)은 중심부에 위치한 다이 패드(11) 및 다수의 내부 리드(12)(이 중 두 개만 도 1의 단면에 도시됨)를 포함한다. 다이(2)는 접착제(3)를 통해 다이 패드(11)에 부착되며, 접착제는 통상적으로 전기적 및/또는 열적 도전성 접착제이다. 통상적으로, 다이 패드(11)는 사각형이며, 일반적으로 정사각 형상이다. 상이한 실시예에 따라 상이한 크기일 수 있는데, 하나의 통상적인 예에서, 반도체 디바이스(1)는 7 mm x 7 mm 의 크기이고, 이 경우에 다이 패드(11)는 5 mm x 5 mm 의 크기이다.
다이(2)의 집적 회로는 다이 패드(11)로부터 멀어지는 방향의 그 표면에 접촉 터미널을 구비하며, 접촉 터미널(도시하지 않음)은 각각의 도선 접합(4), 즉, 한 단부는 리드(12)에 부착되고, 다른 단부는 다이(2)에 부착되는, 예를 들어 금 도선과 같은 가는 도선을 통해 각각의 리드(12)와 접속한다. 리드(12)는 디바이스(1)를 위한 입력 신호 또는 출력 신호를 수신 또는 제공하기 위한 입력 및/또는 출력 터미널을 제공한다. 이러한 접합의 사용은 자명하며, 이러한 접합을 리드와 다이에 부착하는 방법은 자명하므로, 이러한 방법을 여기에서 상세히 설명하는 것은 필요하지 않다.
집적 회로의 몇 부분은 공통 전위, 통상적으로 접지 레벨(level)과 접속될 필요가 있다. 따라서, 다이(2)의 집적 회로는 각각의 도선 접합(5)을 통해 다이 패드(11)와 접속된 접촉 터미널을 더 구비하며, 이 도선 접합은 다이(2)를 다이 패드(11)에 접속하고, "다운본드(downbond)"로 표시된다.
리드프레임(10), 다이(2) 및 접합(4, 5)의 조립체는 플라스틱 주형된 패키지(6) 속에 인캡슐레이션 된다. 몇몇 형태의 디바이스에서, 리드프레임(10)은 완전히 플라스틱으로 둘러싸여 있다. 도 1의 디바이스(1)는 그 리드프레임(10)이 노출, 즉, 리드프레임(10)이 외부와 전기적 및 열적 접촉이 가능한 표면(14)을 구비하고 있으며, 이하에서는, 다이(2)로부터 멀어지는 방향으로 향하는 이 표면은 하부 표면(14)으로 표시될 것이고, 이와 달리 반대편 표면은 상부 표면(15)으로 표시될 것이다. 통상적으로 (16)에서 도시된 바와 같이, 플라스틱(6)과 다이 패드(11) 사이의 보다 나은 연결을 위해, 다이 패드(11)는 그 하부 표면(14)에 다이 패드(11)의 에지를 따라 연장된, "하프 에지(half edge)"로도 표시되는 언더컷(16A)을 구비한다. 유사하게, 리드(12)는 통상적으로 그 하부 표면(14)에 언더컷(16B)을 구비한다. 본 발명은 보다 구체적으로는, 비록 여기에 한정되지는 않지만, 노출된 리드프레임 패키지에 관한 것이다.
하나의 결함은 전체 디바이스를 불합격품으로 이르게 하는데, 다운본드는 매우 취약한 것으로 알려져 있으며, 다운본드의 결함은 빈번히 관찰된다. 본 발명에 따르면, 두 매카니즘이 다운본드의 결함을 초래할 수 있으며, 이는 이하에서 설명될 것이다.
이러한 디바이스(1)를 제조하는 과정은 다이(2)를 리드프레임(10)에 조립하고, 표준 도선 접합(4) 및 다운본드(5)를 수행하고, 플라스틱 화합물(6)을 도포하는 단계를 포함한다. 플라스틱 화합물(6)은 용해된 상태, 즉, 높은 온도에서 도포되며, 냉각될 필요가 있는데, 이는 플라스틱의 열 팽창 계수로 인한 기계적 스트레스를 유발한다. 또, 그 수명 동안, 디바이스(1)가 다른 온도 사이클의 영향으로, 기계적 스트레스가 발생할 수 있다.
도 2는, 높은 비율로 다운본드(5) 결함을 초래할 수 있는 것으로 생각되는 두 매커니즘을 확대하여 도시하고 있다. 화살표(21)로 표시한 것과 같이, 플라스틱은 다운본드 도선(5)에 직접적으로 힘을 가할 수 있다. (22)로 표시한 것과 같이, 층박리가 다이(2)와 다이 패드(11) 사이의 계면에 나타날 수 있으며, 크리핑(creeping) 균열로 생각될 수 있는 이 층박리가, (23)으로 표시한 것과 같이, 다이 패드(11)의 상부 표면(15)을 따라 증가할 수 있다. 결국, 다운본드(5)는 (24)로 표시한 것과 같이, 끊어질 수(금속의 약화(fatigue) 및/또는 파열) 있을 것이다.
본 발명의 중요한 목적은 다운본드의 신뢰도를 증가시키는 것이다. 특히, 본 발명은 다운본드의 결함 가능성을 크게 줄이는 반도체 디바이스 설계의 개선을 목표로 한다.
이전의 반도체 디바이스의 기술 설계에서, 다이 패드(11)의 상부 표면(15)은 완전히 편평, 즉, 한 평면이 전 영역으로 펼쳐져 있다. 본 발명의 중요한 특징에 따르면, 다이 패드(11)의 상부 표면(15)은 상이한 레벨(level)에 위치한 부분 및, 이러한 부분 중 인접한 두 부분 사이에 실질적으로 계단 형상의 천이를 구비하며, 하나 이상의 이러한 계단 형상의 천이가 다이(2)와 다운본드(5) 사이에 위치한다. 이러한 계단 형상의 천이는 다운본드 결함에 대해 양호한 보호를 제공하는 것으로 알려져 있다.
바람직하게는, 다이 패드는, 다이와 다운본드 사이의 위치에, 더 바람직하게는 그 측면 에지와 평행한 길이 방향의 홈 형상인, 하나 또는 그 이상의 함몰부를 구비하며, 이러한 함몰부는 패키지의 플라스틱 재료로 완전히 채워진다.
미국 특허 제6,569,755호는 다이 패드가 다운본드와 패드의 에지 사이의 위치에 홈을 구비하고 있고, 홈이 실리콘으로 채워진 반도체 디바이스를 개시하고 있다. 이러한 설계는 다이로부터 외부로 뻗어 나가는 층박리에 대해 다운본드를 보호할 수 없으며, 다이 패드와 플라스틱 사이의 상호 결합력을 감소시킨다. 또, 실리콘을 채우는 것은 추가적인 공정 단계를 요한다.
미국 특허 제6,545,347호는 다운본드가 다이 패드가 아닌, 다이 패드 주위에 배열되고, 그 모퉁이가 다이 패드와 기계적이고 전기적으로 접속되어 있는 별개의 링(ring)에 접속되어 있는 반도체 디바이스를 개시하고 있다. 이러한 설계는 용해된 플라스틱이 도포되는 제조 단계에서, 플라스틱이 다이와 링 사이의 공간을 통과하여 리드프레임의 하부 면을 덮을 수 있는 위험이 증가하여(플레쉬(flash) 문제), 과잉의 플라스틱을 제거하는 후속 공정 단계가 필요하게 되거나, 불합격품을 초래하는 단점이 있다.
본 발명의 이러한 특징 및 다른 특징, 특성, 이점들이 도면을 참조한 다음의 설명에서 더 기술될 것이며, 여기에서 같은 참조 부호는 같거나 유사한 부분을 표시 한다.
도 1은 종래 기술의 반도체 디바이스의 단면을 개략적으로 도시한 도면이고,
도 2는 도 1의 종래 기술의 반도체 디바이스의 세부를 개략적으로 도시하여 다운본드 결함을 설명한 도면이고,
도 3-8은 도 2와 비교하여, 본 발명의 실시예의 세부를 도시한 개략도이며,
도 3a 및 3b는 다이 패드의 실시예의 개략적인 정면도이다.
도 3은 도 2와 비교되는 도면으로, 본 발명에 따른 반도체 디바이스(100)의 바람직한 실시예를 자세히 도시(실제 크기 아님)하고 있다. 이 도면에서, 언더 컷(16)은 간단함을 위해 도시되지 않았으나, 이러한 언더컷은 존재하는 것이 매우 바람직할 것이다. 자명하여 설명되지 않았지만, 리드프레임(10)은 통상적으로 대략 0.2 mm 인, 사전 결정된 두께의 표준 솔리드(solid) 편평 스트립으로부터 시작하여 만들어진다. 이 스트립에서, 리드프레임의 어레이는 에칭에 의해 형성되며, 이후 단계에서, 개개의 리드프레임은 소잉(sawing) 공정에 의해 서로 분리된다.
다이 패드(11)의 상부 표면(15)은 다이(2)가 장착되는 제 1 상부 표면 부분(31)과 다운본드(5)가 부착되는 제 2 상부 표면 부분(32)을 구비한다. 제 1 상부 표면 부분(31)은 다이 부착 표면 부분이라고도 표시되며, 상부 표면(15)의 중심 부분이며, 반면, 제 2 상부 표면 부분(32)은 다운본드 부착 표면 부분이라고도 표시되며, 다이 패드(11)의 측면 에지(33)를 따라 연장된다. 제 1 상부 표면 부분(31)과 제 2 상부 표면 부분(32) 사이에는, 상부 표면(15)보다 낮은 레벨의 하부(35)를 구비하는 홈(34)이 상부 표면(15)에 형성되어 있다. 홈(34)은 바람직하게는 다이 패드(11)의 측면 에지(33)와 실질적으로 평행, 즉, 도면의 평면에 수직인 방향으로 연장한다. 홈(34)은 플라스틱(6)으로 완전히 채워져 있다.
홈(34)은 바람직하게는 에칭 공정에 의해 형성되며, 에칭은 다이 패드 두께의 일부에만 대응하는 깊이까지 수행된다. 이 에칭 단계는 위에서 언급한 "솔리드(solid)" 스트립 재료로부터 리드프레임을 형성하는 에칭 공정과 결합될 수 있어, 홈을 제조하는 비용이 최소화된다. 에칭 공정에서는 예를 들어 펀칭(punching) 공정과 달리, 리드프레임(10)의 하부 표면(14)이 편평한 상태로 유지된다.
홈의 폭은 중요하지 않으나, 실제로 다이(2)와 접합(5) 사이의 가능한 공간 에 의해 한정될 것이다. 적절한 실험적 실시예에서, 홈(34)은 대략 0.15 mm 의 폭을 갖는다.
마찬가지로, 홈의 깊이도 중요하지 않다. 그러나, 홈은, 너무 얕다면 그 효과가 충분하지 못할 수 있으므로, 너무 얕지 않아야 하며, 반면, 홈이 너무 깊다면, 홈이 상기 다이 패드(11)를 관통할 위험이 증가하므로, 홈은 또한 너무 깊지 않아야 한다. 적절한 실험적 실시예에서, 다이 패드(11)는 두께가 대략 0.2 mm 이고, 홈(34)의 깊이는 대략 0.12 mm 이다. 일반적으로, 홈(34)은 그 깊이가 바람직하게는 다이 패드(11) 두께의 대략 반에 해당하고, 그 폭이 깊이보다 다소 크거나 대략 같다.
도면에서, 홈(34)은 실질적으로 직사각형의 형상을 갖는 것으로 도시되어 있다. 홈은 바람직하게는 다이 패드 재료를 에칭하여 형성되므로, 실제의 형상은 정확한 직사각형으로부터 다소 벗어날 것이나, 정확한 형상은 중요하지 않다.
홈(34)은 다이 부착 표면 부분(31)과 홈의 하부(35) 사이의 제 1 계단식 천이(36)와, 하부(35)와 다운본드 부착 표면 부분(32) 사이의 제 2 계단식 천이(37)를 규정한다. 이 제 1 계단식 천이(36)는 다이 영역에서 일어난 층박리(22)(도 2를 참조)가 다운본드 영역에 이르는 것을 방지한다. 또, 홈(34)에 연결된 플라스틱(6)의 맞물린 구성은 다운본드(5)에 작용하는 스트레스의 크기를 줄이므로, 그 결과 다운본드(5)가 실패할 가능성이 줄어든다.
도 3a는 다이 패드(11)의 개략적인 정면도로, 다이(2)의 위치가 점선으로 표시되어 있다. 이 도면은 홈(34)이 바람직하게는 다이 부착 표면 부분(31) 주위로 연장되는, 연속되고, 그 자체로서 사각 폐 루프의 형상인 것을 도시하고 있다. 그러나, 도 3b에서 도시된 것과 같이, 홈(34)이 다이 패드의 대응하는 측면 에지에 평행하게 각각 연장되고, 개개의 길이 방향의 홈은 서로 연결되지 않는, 4개의 길이 방향의 홈 34A, 34B, 34C, 34D의 결합체를 포함할 수 있다. 또, 길이 방향의 홈이 바람직하게는 서로 일직선으로 정렬된, 일련의 함몰부로 대체될 수 있다. 이러한 함몰부 각각은 가늘고 긴 형상일 수 있으나, 사각형이나 원형 등 또한 될 수 있다. 하나 이상의 이러한 함몰부는 이미 발명에 따른 개선을 제공하나, 일련의 함몰부를 리드(12)의 전체 집합체를 따라 연장하는 것이 바람직하다.
도 4는 도 3의 실시예(100)의 변형으로, 반도체 디바이스의 실시예(200)를 자세히 도시하고 있다. 이 실시예(200)에서, 두 개의 상호 평행한 홈(41, 42)이 다이 부착 표면 부분(31)과 다운본드 부착 표면 부분(32) 사이의 영역에 형성된다. 상기의 홈(41, 42) 각각에 대하여 홈(34)에서 언급한 내용이 동일하게 적용되며, 특히, 이 홈들은 플라스틱으로 완전히 채워진다. 도시한 이 실시예(200)에서, 제 1 홈(41)은 측벽(43, 44) 및 하부(47)를 구비하며, 제 2 홈(42)은 측벽(45, 46) 및 하부(48)를 구비하고, 상기 하부(47, 48)는 다이 부착 표면 부분(31)의 레벨과 상이한 레벨에 위치한다. 이 실시예(200)에서, 4개의 계단식 천이(43, 44; 45, 46)는 상기의 두 홈(41, 42)의 벽에 의해 규정된다.
원칙적으로, 다수의 평행한 홈들이 가능하지만, 공간의 제한 때문에 실제로 적용하기 힘들 것이다.
도 5는 도 3의 실시예(100)의 변형으로, 반도체 디바이스의 실시예(300)를 자세하게 도시하고 있다. 이 실시예(300)에서, 제 1 홈(51)은 다이 부착 표면 부분(31)과 다운본드 부착 표면 부분(32) 사이의 영역에 형성되며, 제 2 홈(52)은 다운본드 부착 표면 부분(32)과 다이 패드(11)의 대응하는 측면 에지(33) 사이의 영역에 형성된다. 상기의 홈(51, 52) 각각에 대하여, 홈(34)에서 언급한 내용이 동일하게 적용되며, 특히, 이 홈들은 플라스틱으로 완전히 채워진다. 도시한 이 실시예(300)에서, 제 1 홈(51)은 측벽(53, 54) 및 하부(57)를 구비하며, 제 2 홈(52)은 측벽(55, 56) 및 하부(58)를 구비하고, 상기 하부(57, 58)는 다이 부착 표면 부분(31)의 레벨과 상이한 레벨에 위치한다. 이 실시예(300)에서, 두 개의 계단식 천이(53, 54)는 다이 부착 표면 부분(31)과 다운본드 부착 표면 부분(32) 사이의 상기의 제 1 홈(51)의 벽에 의해 규정되며, 이러한 측면에서, 제 1 홈(51)은 도 3의 홈(34)에 대응한다. 또, 두 개의 계단식 천이(55, 56)는 다운본드 부착 표면 부분(32)과 측면 에지(33) 사이의 영역의 상기 제 2 홈(52)의 벽에 의해 규정된다. 이 제 2 홈(52)은 다이 패드(11)와 플라스틱(6) 사이의 더 강한 기계적 결합을 제공하며, 또한 측면 에지(33)에서 일어난 층박리에 대한 보호를 제공한다.
도 6은 도 3의 실시예(100)의 변형으로, 반도체 디바이스의 실시예(400)를 자세히 도시하고 있다. 이 실시예(400)에서, 홈(34) 대신, 리지(ridge)(61)가 다이 패드(11)의 상부 표면(15) 위에 형성된다. 실제로, 다이 패드(11)의 최종 형상은 통상적인 표준 두께를 갖는 플레이트 재료로부터 시작하여, 특정의 깊이까지 다이 부착 표면 부분(31)과 다운본드 부착 표면 부분(32)을 에칭하여 리지(61)의 상부 표면(62)을 기존의 높이로 남겨 둠으로써 얻어진다.
홈(34)과 같이, 리지(61)는 다이(2) 주위의 폐 루프로 연장되거나, 또는 일련의 상승된 영역을 포함할 수 있다. 또한, 두 개의 평행한 리지가 다이 부착 표면 부분(31)과 다운본드 부착 표면 부분(32) 사이의 영역에 존재할 수 있다(도시하지 않음). 또한, 제 2 리지가 다운본드 부착 표면 부분(32)과 다이 패드(11)의 측면 에지(33) 사이의 영역에 존재할 수 있다(도시하지 않음).
리지(61)는 다이 부착 표면 부분(31)과 리지의 상부(62) 사이의 제 1 계단식 천이(63) 및, 상부(62)와 다운본드 부착 표면 부분(32) 사이의 제 2 계단식 천이(64)를 규정한다. 이 제 1 계단식 천이(63)는 다이 영역에서 일어난 층박리(22)(도 2를 참조)가 다운본드 영역에 이르는 것을 방지한다. 또, 플라스틱(6)에 연결된 리지(61)의 맞물린 구성은 다운본드(5)에 작용하는 스트레스의 크기를 줄인다. 그 결과, 다운본드(5)가 실패할 가능성이 줄어든다.
위에서 기술한 실시예에서, 홈 또는 리지는 항상 이러한 천이를 규정하는 두 개의 마주보고 있는 벽을 구비하므로, 계단식 천이의 수는 항상 짝수이다. 그러나, 계단식 천이의 수가 홀수인 것도 가능하며, 이 수는 1과 같을 수도 있다. 예를 들어, 특정의 실제 경우에 있어서, 다이 부착 표면 부분(31)과 다운본드 부착 표면 부분(32) 사이의 영역은 홈 또는 리지를 만드는데 충분히 넓지 않을 수 있다.
도 7 및 8은 도 3의 실시예(100)의 변형으로, 제각기, 실시예(500, 600)를 자세하게 도시하고 있다.
도 7의 실시예(500)에서, 다운본드 부착 표면 부분(32)은 다이 부착 표면 부분(31)과 서로 상이한 표면, 즉, 다운본드 부착 표면 부분(32)이 다이 부착 표면 부분(31)의 레벨과 상이한 레벨에 위치한다. 보다 구체적으로, 이 실시예(500)에서, 바람직하게는 다운본드 부착 표면 부분(32)을 원하는 깊이까지 에칭함으로써, 다운본드 부착 표면 부분(32)이 다이 부착 표면 부분(31)보다 더 낮은 레벨에 위치한다. 다이 부착 표면 부분(31)과 다운본드 부착 표면 부분(32) 사이에, 계단식 천이(71)가, 다이 부착 표면 부분(31)의 레벨과 다운본드 부착 표면 부분(32)의 레벨 사이에, 또는, 더 일반적으로, 다이 부착 표면 부분(31)의 레벨과, 여기에서는 다운본드 부착 표면 부분(32)의 레벨과 같은, 제 3 표면 부분(72)의 레벨 사이에 규정된다. 이 계단식 천이(71)는 전술한 실시예(100)의 제 1 계단식 천이(36)와 같은 효과를 갖는다.
도 8의 실시예(600)에서, 바람직하게는 다이 부착 표면 부분(31)을 원하는 깊이까지 에칭함으로써, 다운본드 부착 표면 부분(32)이 다이 부착 표면 부분(31)보다 더 높은 레벨에 위치한다. 다이 부착 표면 부분(31)과 다운본드 부착 표면 부분(32) 사이에, 계단식 천이(81)가, 다이 부착 표면 부분(31)의 레벨과 다운본드 부착 표면 부분(32)의 레벨 사이에, 또는, 더 일반적으로, 다이 부착 표면 부분(31)의 레벨과, 여기에서는 다운본드 부착 표면 부분(32)의 레벨과 같은, 제 3 표면 부분(82)의 레벨 사이에 규정된다. 이 계단식 천이(81)는 전술한 실시예(100)의 제 1 계단식 천이(36)와 유사한 효과를 구비한다.
당업자에게는 본 발명이 위에서 논의한 예시적인 실시예에 한정되지 않고, 첨부된 특허청구범위에서 규정된 것과 같이 발명의 보호 범주 내에서 변형 및 수정이 가능하다는 것이 명백할 것이다.

Claims (21)

  1. 반도체 다이(die)(2)를 장착하기 위한 다이 패드(11) 및 상기 반도체 다이(2)와 접속하기 위해 상기 다이 패드(11)와 떨어져 배열되어 있는, 다수의 리드(12)를 포함하는 반도체 디바이스의 리드프레임(10)에 있어서,
    상기 다이 패드(11)는 실질적으로 편평한 하부 표면(14) 및 상부 표면(15)을 구비하고, 상기 상부 표면(15)은 다이 부착 부분(31) 및 다운본드(downbond)(5)와 접속을 위한 다운본드 부착 부분(32)을 구비하며,
    상기 다이 패드(11)의 상기 상부 표면(15)은 상기 다이 부착 표면 부분(31)과 상기 다운본드 부착 표면 부분(32) 사이의 하나 이상의 위치에 상기 다이 부착 표면 부분(31)과는 서로 표면이 상이한 하나 이상의 제 3 표면 부분을 구비하고, 상기 다이 부착 표면 부분(31)과 상기 제 3 표면 부분 사이에 하나 이상의 실질적으로 계단 형상의 표면 천이(36; 43; 53; 63; 71; 81)를 구비하는,
    리드프레임.
  2. 제 1 항에 있어서,
    상기 천이는 상기 상부 표면의 일부를 에칭하여 형성된
    리드프레임.
  3. 제 1 항에 있어서,
    상기 다이 부착 표면 부분(31)과 상기 다운본드 부착 표면 부분(32) 사이의 위치에, 상기 다이 패드(11)가 그 상부 표면(15)에 하나 이상의 함몰부(34; 41, 42; 51)를 구비하고, 상기 제 3 표면 부분(35; 47, 48; 57; 72; 82)은 상기 함몰부의 하부에 의해 규정되고, 상기 계단 형상의 천이(36; 43; 53; 63; 71; 81)는 상기 함몰부의 벽에 의해 규정되는
    리드프레임.
  4. 제 3 항에 있어서,
    상기 함몰부(34; 41, 42; 51)는 상기 다이 패드(11)의 측면 에지(33)와 실질적으로 평행한 방향의 홈으로 형성되는
    리드프레임.
  5. 제 4 항에 있어서,
    상기 홈(34)은 상기 다이 패드(11)의 상기 형상에 대응하여, 실질적으로 사각 형상의 고리 모양의 순환 홈인
    리드프레임.
  6. 제 3 항에 있어서,
    상기 함몰부(34; 41, 42; 51)는 실질적으로 직사각형의 단면 형상을 갖는 리드프레임.
  7. 제 3 항에 있어서,
    상기 다운본드 부착 표면 부분(32)은 상기 다이 부착 표면 부분(31)과 정렬되는
    리드프레임.
  8. 제 3 항에 있어서,
    상기 다이 패드(11)는 그 상부 표면(15)에, 상기 다운본드 부착 표면 부분(32)과 상기 다이 패드(11)의 측면 에지(33) 사이의 위치에, 하나 이상의 추가 함몰부를 구비하는
    리드프레임.
  9. 제 1 항에 있어서,
    상기 다이 부착 표면 부분(31)과 상기 다운본드 부착 표면 부분(32) 사이의 위치에, 상기 다이 패드(11)가 그 상부 표면(15)에 하나 이상의 리지(ridge)(61)를 구비하고, 상기 제 3 표면 부분(52)은 상기 리지의 상부에 의해 규정되며, 상기 계단 형상의 천이(63, 64)는 상기 리지(61)의 벽에 의해 규정되는
    리드프레임.
  10. 제 9 항에 있어서,
    상기 리지(62)는 제각기, 상기 다이 부착 표면 부분(31) 및 상기 다운본드 부착 표면 부분(32)을 형성하기 위해 리드 프레임 기저부 재료의 일부를 에칭하여 형성된
    리드프레임.
  11. 제 1 항에 있어서,
    상기 다이 부착 표면 부분(31) 및 다운본드 부착 표면 부분(32)은 서로 그 표면이 상이하고, 상기 계단 형상의 천이(71, 81)는 상기 다이 부착 표면 부분(31)과 다운본드 부착 표면 부분(32) 사이의 천이에 의해 규정되는
    리드프레임.
  12. 제 11 항에 있어서,
    상기 제 3 표면 부분(72; 82)은 상기 다운본드 부착 표면 부분(32)과 같은 레벨에 있는
    리드프레임.
  13. 제 11 항에 있어서,
    상기 다운본드 부착 표면 부분(32)은 상기 다이 부착 표면 부분(31)보다 상기 다이 패드(11)의 상기 하부 표면(14)에 더 가까이 위치하는
    리드프레임.
  14. 제 13 항에 있어서,
    상기 계단 형상의 천이(71)는 상기 다운본드 부착 표면 부분(32)을 형성하기 위해 리드 프레임 기저부 재료의 일부를 에칭하여 형성된
    리드프레임.
  15. 제 11 항에 있어서,
    상기 다이 부착 표면 부분(31)은 상기 다운본드 부착 표면 부분(32)보다 상기 다이 패드(11)의 상기 하부 표면(14)에 더 가까이 위치하는
    리드프레임.
  16. 제 15 항에 있어서,
    상기 계단 형상의 천이(81)는 상기 다이 부착 표면 부분(31)을 형성하기 위해 리드 프레임 기저부 재료의 일부를 에칭하여 형성된
    리드프레임.
  17. 청구항 제 1 항에 따른 리드프레임(10)과,
    상기 다이 패드(11)의 상기 다이 부착 부분(31)에 부착되고, 집적 회로를 포함하는 반도체 다이(2)와,
    상기 집적 회로를 각각의 리드(12)에 접속하는 다수의 표준 접합(4)과,
    상기 집적 회로를 상기 다이 패드(11)의 상기 다운본드 부착 부분(32)에 접속하는 다수의 다운본드(5)와,
    적어도 상기 반도체 다이(2), 상기 표준 접합(4) 및 상기 다운본드(5)를 인캡슐레이션하는 플라스틱 패키지(6)를 포함하는
    반도체 디바이스.
  18. 제 16 항에 있어서,
    상기 리드프레임(10)이 노출된
    반도체 디바이스.
  19. 제 17 항에 있어서,
    청구항 제 3 항에 따른 리드프레임(3)을 포함하고,
    상기 하나 이상의 함몰부(34; 41, 42; 51)는 상기 패키지(6)의 플라스틱 재료로 완전히 채워진
    반도체 디바이스.
  20. 기저부 리드프레임 스트립(strip)을 제공하는 단계와,
    에칭 공정을 사용하여, 다이 패드(11) 및 다수의 리드(12)를 포함하는 하나 이상의 리드프레임(10)을 규정하는 단계 - 상기 다이 패드(11)는 실질적으로 편평한 하부 표면(14) 및 상부 표면(15)을 구비하고, 상기 상부 표면(15)은 다이 부착 부분(31) 및 다운본드(5)를 접속하기 위한 다운 본드 부착 부분(31)을 구비함 - 와,
    에칭 공정을 사용하여, 상기 다이 부착 표면 부분(31)과 상기 다운본드 부착 표면 부분(32) 사이의 하나 이상의 위치에, 상기 다이 패드(11)의 상기 상부 표면(15)의 적어도 일부를 에칭하여, 상기 다이 부착 표면 부분(31)과 표면이 상이한 하나 이상의 제 3 표면 부분 및 상기 다이 부착 표면 부분(31)과 상기 제 3 표면 부분 사이에 하나 이상의 실질적으로 계단 형상의 표면 천이(36; 43; 53; 63; 71; 81)를 규정하는 단계와,
    집적 회로를 포함하는 반도체 다이(2)를 상기 다이 패드(11)의 상기 다이 부착 부분(31)에 부착하는 단계와,
    상기 집적 회로 및 각각의 리드(12)에 표준 접합(4)을 접속하는 단계와,
    상기 집적 회로 및 상기 다이 패드(11)의 상기 다운본드 부착 부분(32)에 다운본드(5)를 접속하는 단계와,
    적어도 상기 반도체 다이(2), 상기 표준 접합(4) 및 상기 다운본드(5)를 인캡슐레이션하기 위해, 상기 다이 패드(11)의 상기 상부 표면(15) 위에 용해된 플라스틱 재료(6)를 도포하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  21. 제 20 항에 있어서,
    하나 이상의 홈(34; 41, 42; 51)은 상기 다이 패드(11)의 상기 상부 표 면(15) 안으로 에칭되고, 상기 용해된 플라스틱 재료(6)를 도포하는 단계는 상기 용해된 플라스틱 재료(6)가 상기 하나 이상의 홈(34; 41, 42; 51)에 완전히 채워지도록 도포되는
    반도체 디바이스 제조 방법.
KR1020087002920A 2005-07-08 2006-07-05 반도체 디바이스 KR20080027920A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05106260.2 2005-07-08
EP05106260 2005-07-08

Publications (1)

Publication Number Publication Date
KR20080027920A true KR20080027920A (ko) 2008-03-28

Family

ID=37507723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087002920A KR20080027920A (ko) 2005-07-08 2006-07-05 반도체 디바이스

Country Status (7)

Country Link
US (1) US7838973B2 (ko)
EP (1) EP1905077B1 (ko)
JP (1) JP2009500841A (ko)
KR (1) KR20080027920A (ko)
CN (1) CN101218673B (ko)
TW (1) TW200707665A (ko)
WO (1) WO2007007239A2 (ko)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816772B2 (en) * 2007-03-29 2010-10-19 Allegro Microsystems, Inc. Methods and apparatus for multi-stage molding of integrated circuit package
WO2009013665A2 (en) 2007-07-23 2009-01-29 Nxp B.V. A leadframe structure for electronic packages
US9823090B2 (en) 2014-10-31 2017-11-21 Allegro Microsystems, Llc Magnetic field sensor for sensing a movement of a target object
US8486755B2 (en) * 2008-12-05 2013-07-16 Allegro Microsystems, Llc Magnetic field sensors and methods for fabricating the magnetic field sensors
CN101989586B (zh) * 2009-08-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 金属接线端及其构造方法
US8759159B2 (en) 2011-05-05 2014-06-24 Stats Chippac Ltd. Integrated circuit packaging system with electrical interface and method of manufacture thereof
US8497165B2 (en) 2011-10-20 2013-07-30 Intersil Americas Inc. Systems and methods for lead frame locking design features
CN103066046B (zh) * 2011-10-20 2017-12-15 英特赛尔美国股份有限公司 引脚框架锁定设计部的系统和方法
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US8937376B2 (en) * 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US10215550B2 (en) 2012-05-01 2019-02-26 Allegro Microsystems, Llc Methods and apparatus for magnetic sensors having highly uniform magnetic fields
US9817078B2 (en) 2012-05-10 2017-11-14 Allegro Microsystems Llc Methods and apparatus for magnetic sensor having integrated coil
TWI492335B (zh) * 2013-02-08 2015-07-11 矽品精密工業股份有限公司 電子裝置及其封裝結構
US10725100B2 (en) 2013-03-15 2020-07-28 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having an externally accessible coil
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
US10495699B2 (en) 2013-07-19 2019-12-03 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having an integrated coil or magnet to detect a non-ferromagnetic target
US10145908B2 (en) 2013-07-19 2018-12-04 Allegro Microsystems, Llc Method and apparatus for magnetic sensor producing a changing magnetic field
US9810519B2 (en) 2013-07-19 2017-11-07 Allegro Microsystems, Llc Arrangements for magnetic field sensors that act as tooth detectors
US9437457B2 (en) * 2013-08-30 2016-09-06 Mediatek Inc. Chip package having a patterned conducting plate and method for forming the same
EP2854162B1 (en) 2013-09-26 2019-11-27 Ampleon Netherlands B.V. Semiconductor device leadframe
EP2854161B1 (en) * 2013-09-26 2019-12-04 Ampleon Netherlands B.V. Semiconductor device leadframe
JP6150938B2 (ja) * 2014-04-04 2017-06-21 三菱電機株式会社 半導体装置
WO2015159526A1 (ja) * 2014-04-17 2015-10-22 パナソニックＩｐマネジメント株式会社 半導体装置
JP6333693B2 (ja) 2014-09-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US20160104688A1 (en) * 2014-10-09 2016-04-14 International Rectifier Corporation Robust and Reliable Power Semiconductor Package
US9719806B2 (en) 2014-10-31 2017-08-01 Allegro Microsystems, Llc Magnetic field sensor for sensing a movement of a ferromagnetic target object
US10712403B2 (en) 2014-10-31 2020-07-14 Allegro Microsystems, Llc Magnetic field sensor and electronic circuit that pass amplifier current through a magnetoresistance element
US9823092B2 (en) 2014-10-31 2017-11-21 Allegro Microsystems, Llc Magnetic field sensor providing a movement detector
US9720054B2 (en) 2014-10-31 2017-08-01 Allegro Microsystems, Llc Magnetic field sensor and electronic circuit that pass amplifier current through a magnetoresistance element
CN105870100A (zh) * 2015-01-05 2016-08-17 广东气派科技有限公司 一种超薄封装件及其制作工艺
CN105895615A (zh) * 2015-01-05 2016-08-24 广东气派科技有限公司 一种超薄封装元件及其制作工艺
JP2016201447A (ja) * 2015-04-09 2016-12-01 株式会社デンソー モールドパッケージ
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10041810B2 (en) 2016-06-08 2018-08-07 Allegro Microsystems, Llc Arrangements for magnetic field sensors that act as movement detectors
US10260905B2 (en) 2016-06-08 2019-04-16 Allegro Microsystems, Llc Arrangements for magnetic field sensors to cancel offset variations
US10012518B2 (en) 2016-06-08 2018-07-03 Allegro Microsystems, Llc Magnetic field sensor for sensing a proximity of an object
JP6758151B2 (ja) 2016-10-19 2020-09-23 三菱電機株式会社 ダイパッド、半導体装置、および、半導体装置の製造方法
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
JP2018117049A (ja) * 2017-01-18 2018-07-26 株式会社ディスコ パッケージデバイスの製造方法
US10310028B2 (en) 2017-05-26 2019-06-04 Allegro Microsystems, Llc Coil actuated pressure sensor
US10324141B2 (en) 2017-05-26 2019-06-18 Allegro Microsystems, Llc Packages for coil actuated position sensors
US10996289B2 (en) 2017-05-26 2021-05-04 Allegro Microsystems, Llc Coil actuated position sensor with reflected magnetic field
US11428755B2 (en) 2017-05-26 2022-08-30 Allegro Microsystems, Llc Coil actuated sensor with sensitivity detection
US10641842B2 (en) 2017-05-26 2020-05-05 Allegro Microsystems, Llc Targets for coil actuated position sensors
US10837943B2 (en) 2017-05-26 2020-11-17 Allegro Microsystems, Llc Magnetic field sensor with error calculation
US10866117B2 (en) 2018-03-01 2020-12-15 Allegro Microsystems, Llc Magnetic field influence during rotation movement of magnetic target
US10600725B2 (en) * 2018-05-29 2020-03-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having a grooved clip frame
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
US11255700B2 (en) 2018-08-06 2022-02-22 Allegro Microsystems, Llc Magnetic field sensor
US10720379B2 (en) 2018-12-19 2020-07-21 Cree, Inc. Robust integrated circuit package
US10823586B2 (en) 2018-12-26 2020-11-03 Allegro Microsystems, Llc Magnetic field sensor having unequally spaced magnetic field sensing elements
US11061084B2 (en) 2019-03-07 2021-07-13 Allegro Microsystems, Llc Coil actuated pressure sensor and deflectable substrate
US10955306B2 (en) 2019-04-22 2021-03-23 Allegro Microsystems, Llc Coil actuated pressure sensor and deformable substrate
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile
US11237020B2 (en) 2019-11-14 2022-02-01 Allegro Microsystems, Llc Magnetic field sensor having two rows of magnetic field sensing elements for measuring an angle of rotation of a magnet
US11280637B2 (en) 2019-11-14 2022-03-22 Allegro Microsystems, Llc High performance magnetic angle sensor
US11262422B2 (en) 2020-05-08 2022-03-01 Allegro Microsystems, Llc Stray-field-immune coil-activated position sensor
US11493361B2 (en) 2021-02-26 2022-11-08 Allegro Microsystems, Llc Stray field immune coil-activated sensor
US11578997B1 (en) 2021-08-24 2023-02-14 Allegro Microsystems, Llc Angle sensor using eddy currents
WO2023171505A1 (ja) * 2022-03-11 2023-09-14 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386061B1 (ko) 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
JP3062691B1 (ja) * 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
JP2001308247A (ja) * 2000-04-19 2001-11-02 Nec Kansai Ltd リードフレーム及び表面実装型半導体装置
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6545347B2 (en) 2001-03-06 2003-04-08 Asat, Limited Enhanced leadless chip carrier
JP4135513B2 (ja) * 2003-01-23 2008-08-20 住友電気工業株式会社 超電導ケーブル
US6894382B1 (en) * 2004-01-08 2005-05-17 International Business Machines Corporation Optimized electronic package

Also Published As

Publication number Publication date
JP2009500841A (ja) 2009-01-08
EP1905077A2 (en) 2008-04-02
EP1905077B1 (en) 2012-05-23
US7838973B2 (en) 2010-11-23
US20090152696A1 (en) 2009-06-18
WO2007007239A2 (en) 2007-01-18
CN101218673B (zh) 2011-09-28
WO2007007239A3 (en) 2007-03-29
TW200707665A (en) 2007-02-16
CN101218673A (zh) 2008-07-09

Similar Documents

Publication Publication Date Title
KR20080027920A (ko) 반도체 디바이스
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US9159588B2 (en) Packaged leadless semiconductor device
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US6627976B1 (en) Leadframe for semiconductor package and mold for molding the same
US8350369B2 (en) High power semiconductor package
US7732899B1 (en) Etch singulated semiconductor package
US20080258274A1 (en) Semiconductor Package and Method
KR101017533B1 (ko) 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들
EP3440697B1 (en) Flat no-leads package with improved contact leads
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
KR100586699B1 (ko) 반도체 칩 패키지와 그 제조 방법
JP6092084B2 (ja) 半導体装置および半導体装置の製造方法
JP2018056369A (ja) 半導体装置の製造方法
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
US6696750B1 (en) Semiconductor package with heat dissipating structure
JPH04340751A (ja) 樹脂封止型半導体装置
JPH08288428A (ja) 樹脂封止型半導体装置
JP2012204667A (ja) 半導体装置
KR100221918B1 (ko) 칩 스케일 패키지
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
JPH07283358A (ja) パッケージされた集積回路と集積回路のパッケージ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application