JP2001308247A - リードフレーム及び表面実装型半導体装置 - Google Patents

リードフレーム及び表面実装型半導体装置

Info

Publication number
JP2001308247A
JP2001308247A JP2000123672A JP2000123672A JP2001308247A JP 2001308247 A JP2001308247 A JP 2001308247A JP 2000123672 A JP2000123672 A JP 2000123672A JP 2000123672 A JP2000123672 A JP 2000123672A JP 2001308247 A JP2001308247 A JP 2001308247A
Authority
JP
Japan
Prior art keywords
island
electrode
lead frame
member
connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000123672A
Other languages
English (en)
Inventor
Yoshiharu Kaneda
Norihiro Uchiyama
徳弘 内山
芳晴 金田
Original Assignee
Nec Kansai Ltd
関西日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Kansai Ltd, 関西日本電気株式会社 filed Critical Nec Kansai Ltd
Priority to JP2000123672A priority Critical patent/JP2001308247A/ja
Publication of JP2001308247A publication Critical patent/JP2001308247A/ja
Application status is Pending legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

(57)【要約】 【課題】 板状のリードフレームを用いた表面実装型半
導体装置は放熱板と電極部の間隔が近接し耐電圧や耐湿
性の問題があった。 【解決手段】 一対の帯状部材10、11間に、アイラ
ンド12を所定の間隔で配置し各アイランド12の一端
側を一方の帯状部材10に接続するとともに他端側を連
結条13を介して他の帯状部材11に接続し、電極部1
4、15を他の帯状部材11からアイランド12に向か
って延在させたリードフレームと、このリードフレーム
のアイランドにマウントした半導体ペレットと電極部と
を電気的に接続し、アイランドと電極部のそれぞれの他
の主面と連結条及び電極部のそれそれの外端面とを露呈
させて樹脂にて被覆し、上記外装樹脂から露呈した電極
部の巾を連結条の巾より広く設定するとともに、電極部
の一端側をアイランドの他の主面より持ち上げて外装樹
脂内に位置させた表面実装型半導体装置を提供する。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明はリードフレーム及び
表面実装型半導体装置に関する。

【0002】

【従来の技術】ビデオカメラやノート型パーソナルコン
ピュータのように可搬型の電子回路装置では小型軽量化
が推進され、これらに用いられる半導体装置などの電子
部品も小型、薄型化が強く要求され、電子部品本体を小
型化したり、外形寸法は従来と同じかあるいは多少大き
くなっても高集積化することにより実質的に小型、軽量
化に対応している。

【0003】一方動作により発熱を伴う電力用半導体装
置として図14に示すリードフレームを用いて製造され
る図15に示す半導体装置が一般的に知られている。図
において1、2は平行配置された一対の帯状部材で、第
1の帯状部材1は第2の帯状部材2より巾狭に設定さ
れ、第2の帯状部材2には送り用の穴2aが一定間隔で
穿設されている。3は帯状部材1の外方に所定の間隔で
配置された放熱板(アイランド)、4は平行配列された
3本一組のリードで、多数組みのリード4が第2の帯状
部材2から第1の帯状部材1を横切って延び、中央のリ
ード4aは放熱板3の一端に接続され、他のリード4
b、4cは放熱板3の近傍に配置されている。

【0004】このリードフレーム5を用いて図15及び
図16に示す半導体装置が製造される。先ず放熱板3上
に半田6を用いて半導体ペレット7をマウントする。次
に半導体ペレット7上の電極(図示せず)と各リード4
b、4cとをワイヤ8a、8bにて電気的に接続する。
主電流が流れるワイヤ8aは太いものが用いられる。さ
らに半導体ペレット7を含む放熱板3上の主要部分を外
装樹脂9で被覆する。放熱板3の裏面は外装樹脂9から
露呈している。また図示例ではリード4aを樹脂凹部9
a内に配置して放熱板3に接続されたリード4aの導出
面と他のリード4b、4cの導出面との間に段差を形成
し各リード間の沿面距離を長くして高電圧動作を保証し
ている。

【0005】樹脂外装が完了すると第1、第2の帯状部
材1、2のリード4を連結した部分など不要部分を切断
除去して各リード4を分離し、個々の半導体装置が完成
する。

【0006】さらに中央のリード4aは外装樹脂9の凹
部9a内で切断し、リード4b、4cの中間部を外装樹
脂9の近傍でクランク状に折り曲げ、リード先端部を放
熱板3の露呈面と面一に成形し、放熱板3と各リード4
b、4cとを配線基板の導電ランド(図示せず)に直接
半田付け可能として実装高さを低くした図17半導体装
置を得る。この種半導体装置は例えば実開昭62−18
8149号公報、特開平4−340264号公報、特開
平5−283574号公報などに開示されている。

【0007】この半導体装置によって薄型化できるがリ
ード4b、4cが外装樹脂9から突出しているため設置
面積を縮小できない。

【0008】そのため図18及び図19に示すようにリ
ード4b、4cの放熱板3近傍部分を放熱板3と面一に
して、リード4b、4cの一部を放熱板3とともに外装
樹脂9から露呈させ、外装樹脂9から導出されたリード
4を外装樹脂9近傍で切断することにより一層の小型化
が可能である。

【0009】

【発明が解決しようとする課題】ところで図16に示す
構造の半導体装置は放熱性が良好となるように放熱板3
の面積を可及的に広く設定しているが、リード4aに対
してリード4b、4cを離隔させなければならないた
め、外装樹脂9から露呈したリード4b、4cによる電
極部の面積を放熱板3の露呈面積に対して相対的に小さ
くせざるを得ない。

【0010】このような半導体装置は配線基板の導電ラ
ンド上に半田付けする際に溶融半田上に浮かび不安定状
態となり回転して位置ずれする虞があった。

【0011】また放熱板3とリード4は面一に配置され
るため、良好な放熱性が得られるように放熱板3の厚み
をリード4の厚みよりも厚くすると、半導体ペレット7
とリード4の間の段差が大きくなる。

【0012】一方、放熱板3の外形寸法は半導体装置の
小型化のために可及的に縮小しており、半導体ペレット
7の外形寸法は電流や電力などの動作特性から決定され
その縮小には限界がある。

【0013】そのため放熱板3と半導体ペレット7の外
形寸法は近似し、半導体ペレット7の外周から放熱板3
の外周までの距離を十分確保できない。

【0014】さらには電力用半導体ペレット7では主電
流は放熱板3からペレット7内を縦断して表面電極に到
達しワイヤ8aを経てリード4bに到達するが、ワイヤ
8aの位置が電極周縁部に接続されているとペレット7
内を縦断した電流は薄い表面電極を通ってワイヤ8aに
到達するためオン抵抗が高くなり高電流動作が制限され
るため一般的にワイヤ8aを電極上に分散させて複数本
接続している。

【0015】そのためワイヤ8aはリード4bから最短
距離で接続することができず、長いワイヤ8aの中間部
が撓み半導体ペレット7の周縁角部に近接し、耐電圧を
低下させ、最悪の場合には接触して短絡するという問題
があった。

【0016】また放熱板3を支持したリード4aは第1
の帯状部材1までの長さが長いため曲がり易く、放熱板
3を厚くすると放熱板3の自重でリード4aの中間から
屈曲し変形する虞がある。

【0017】そのためリード4aの巾を広くして支持強
度を高めればよいが、リード4aの巾を広くすると電極
部となる他のリード4b、4cとの間の間隔が狭まって
耐電圧が低下するだけでなく電極部の巾が制限され十分
広くできないという問題があった。

【0018】さらにはワイヤ8aの代わりに巾広の導電
テープを用いることによって低オン抵抗が可能である
が、薄型化のために外装樹脂9を薄くすると導電テープ
が障害となって電極部に樹脂が充填できず、気泡が残留
し、この気泡が外装樹脂9の外面に露呈していなくても
実質的な樹脂の厚みが薄くなるため耐湿性を低下させ、
電極部の外装樹脂9への接着強度を低下させ、半導体装
置の信頼性を著しく低下させるという問題があった。

【0019】

【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、平行配置した一対の帯
状部材間に、半導体ペレットがマウントされるアイラン
ドを所定の間隔で配置し各アイランドの一端側を一方の
帯状部材に接続するとともに他端側を連結条を介して他
の帯状部材に接続し、半導体ペレット上の電極と電気的
に接続される電極部を他の帯状部材からアイランドに向
かって延在させたことを特徴とするリードフレームと、
このリードフレームを半フレーム構体としこれを二組用
意して、連結条が接続された帯状部材を内側にして対称
配置し橋絡部材と送り穴部材とで連結一体化したことを
特徴とするリードフレームを提供する。

【0020】また本発明は一端側の側壁より連結条を導
出し一主面に半導体ペレットをマウントしたアイランド
と、一端がアイランド近傍に、他の主面がアイランドの
他の主面と面一にそれぞれ配置されて、他端が前記連結
条の導出方向に連結条の外端より突出し、半導体ペレッ
ト上の電極と電気的に接続された電極部と、アイランド
と電極部のそれぞれの他の主面と連結条及び電極部のそ
れそれの外端面とを露呈させて半導体ペレットを含む主
要部を被覆する外装樹脂とを備えた表面実装型半導体装
置において、上記外装樹脂から露呈した電極部の巾を連
結条の巾より広く設定するとともに、電極部の一端側を
アイランドの他の主面より持ち上げて外装樹脂内に位置
させたことを特徴とする表面実装型半導体装置をも提供
する。

【0021】

【発明の実施の形態】本発明によるリードフレームは、
一直線に沿って所定の間隔で配置され半導体ペレットが
マウントされるアイランドの一端側を第1の帯状部材に
接続するとともにアイランドの他端側を連結条を介して
第1の帯状部材と平行配列された第2の帯状部材に接続
し、半導体ペレット上の電極と電気的に接続される電極
部を第2の帯状部材からアイランドに向かって延在させ
たことを特徴とするが、連結条はアイランドから第2の
帯状部材に向かって巾が拡開され、電極部の巾は連結条
の巾より広く設定される。

【0022】また上記リードフレームを半フレーム構体
とし二組の半フレーム構体を用意して、各組の第2の帯
状部材を内側にして対称配置し橋絡部材と送り穴部材と
で連結一体化したリードフレームを実現することができ
る。

【0023】このリードフレームは橋絡部材を各半フレ
ーム構体の隣り合うアイランドに対応して配置された隣
り合う電極部間に配置しかつ、第2の帯状部材に対する
橋絡部材の接続端を、電極部の延長領域と重なり合わな
いようすると、リードフレームに対する作業が完了し橋
絡部材を切断除去した後、第2の帯状部材を電極部の一
部として利用することができる。

【0024】また送り穴部材を各半フレーム構体の連結
条間に配置しかつ、第2の帯状部材に対する送り穴部材
の接続端が、電極部の延長領域と重なり合わないように
すると、電極部に隣接した連結条を切断除去すると同時
に送り穴部材を切断除去することができる。

【0025】さらにはアイランドが接続された第1の帯
状部材の巾に対して連結条が接続された第2の帯状部材
の巾を狭く設定することにより、リードフレーム全体の
巾を狭くでき、切断により発生する廃棄物の量を減少で
きる。

【0026】この場合、アイランドが接続された第1の
帯状部材のアイランドが隣接する部分の巾を他の部分の
巾より狭く設定することによりアイランド間の分離作業
が容易になる。

【0027】本発明による半導体装置は、上記リードフ
レームを用いることにより実現できるもので、一端側の
側壁より連結条を導出し一主面に半導体ペレットをマウ
ントしたアイランドと、一端がアイランド近傍に、他の
主面がアイランドの他の主面と面一にそれぞれ配置され
て、他端が前記連結条の導出方向に連結条の外端より突
出し、半導体ペレット上の電極と電気的に接続された電
極部と、アイランドと電極部のそれぞれの他の主面と連
結条及び電極部のそれそれの外端面とを露呈させて半導
体ペレットを含む主要部を被覆する外装樹脂とを備えた
表面実装型半導体装置において、上記外装樹脂から露呈
した電極部の巾を連結条の巾より広く設定するととも
に、電極部の一端側をアイランドの他の主面より持ち上
げて外装樹脂内に位置させたことを特徴とするが、電極
部は単一でもよいし複数形成することもできる。

【0028】この場合、外装樹脂の連結条が露呈した面
に、2つの電極部の対向する側壁間から連結条に向かっ
て縮径する凹部を形成し、連結条と電極部との間の沿面
距離を十分確保することができる。

【0029】また電極部の一端側がアイランドの他の主
面より持ち上げたから半導体ペレット上の主電流が流れ
る電極とこの電極と対応する電極部とを導電テープで接
続してもその背面への樹脂の回り込みを良好にできボイ
ドのない半導体装置を実現できる。

【0030】

【実施例】以下に本発明によるリードフレームの実施例
を図1から説明する。図において、10、11は第1、
第2の帯状部材で、第2の帯状部材11は第1の帯状部
材10より巾狭で、2つの帯状部材10、11は平行配
置され、第1の帯状部材10には送り用の穴10aが穿
設されている。

【0031】12は第1、第2の帯状部材10、11間
に一定間隔で配置された放熱板(アイランド)で、帯状
部材10、11と同じ厚さに設定され、一端が第1の帯
状部材10に接続されている。

【0032】13は放熱板12の他端側から導出された
連結条で、放熱板12から外方に向かって巾を増大させ
ている。14、15は第2の帯状部材11から放熱板1
2に向かって延びる第1、第2の電極部で、連結条13
より巾広に形成されている。

【0033】第1、第2の帯状部材10、11、放熱板
12、連結条13、第1、第2の電極部14、15のそ
れぞれの下面は面一に設定されている。

【0034】以下にこのリードフレーム16を用いた半
導体装置の製造方法を説明する。先ず、第1、第2の帯
状部材10、11を支持してガイドするマウント工程に
供給する。そして図2に示すように放熱板12上に半導
体ペレット17を半田などの接着剤を介してマウントす
る。

【0035】次にこのリードフレーム16をワイヤボン
ディング工程に供給し、図3に示すように半導体ペレッ
ト17上の電極(図示せず)と各電極部14、15をそ
れぞれワイヤ18a、18bで接続する。

【0036】次にこのリードフレーム16を樹脂モール
ド工程に送り、図4に示すように半導体ペレット17、
ワイヤ18a、18b、電極部14、15を外装樹脂1
9で被覆する。連結条13の部分は狭小部を除き第2の
帯状部材11と接続された部分が露呈するように外装樹
脂19には凹部19aが形成される。

【0037】この後、図5に示すように図示一点鎖線領
域が樹脂被覆された第1の帯状部材10上の点線位置、
連結条13の狭小部の点線位置、第2の帯状部材11と
電極部14、15の図示点線で示す隣接部分を切断す
る。

【0038】これにより図6に示す半導体装置が得られ
る。この半導体装置は放熱板12と各電極14、15が
面一であるため表面実装が可能で、電極14、15の露
呈面積を放熱板12の露呈面積に対して相対的に広くで
きるため、配線基板への実装時に溶融半田上で浮上した
放熱板12の部分が回転しようとしても放熱板12から
離れた電極部14、15が回転を阻止するように作用す
るため、半導体装置の実装位置ずれを抑えることができ
る。

【0039】また連結条13の放熱板12と接続された
部分は狭小で、狭小部の長さを可及的に短くできるた
め、リードフレームの変形がなく、外装樹脂19から突
出した残留突起13aを電極14、15から十分離隔さ
せることができるため、電極部14、15との間の間隔
を十分確保でき沿面距離を大きくでき耐電圧を確保でき
る。

【0040】図6に示す半導体装置は放熱板12と各電
極部14、15の間隔が近接すると表面実装の際に液状
化した半田が放熱板12と各電極部14、15の間を短
絡する虞があるが、図7または図8に示すように放熱板
12と電極部14、15の隣接部分の少なくとも一方に
段差12a、14aまたはテーパ面12b、14bを形
成して、外装樹脂19から露呈した放熱板12と電極部
14、15の沿面距離を増大でき、耐電圧を十分高く維
持し、表面実装時の半田による短絡を防止でき、段差1
2a、14aまたはテーパ面12b、14bによって放
熱板12、電極部14、15と外装樹脂19の密着性を
良好にでき、耐湿性を改善できる。

【0041】またこの連結条13は切断予定部を狭小に
しているため切断時に外装樹脂19に不所望な外力がか
からず外装樹脂19の連結条13と隣接する部分にクラ
ックを生じることなく連結条13を切断できる。

【0042】図9は本発明によるリードフレームの他の
実施例を示す。このリードフレームは、図1に示すリー
ドフレーム16を半フレーム構体として、これを二組用
い、各フレーム構体の連結条13、13が接続された第
2の帯状部材11を内側にして対称配置し、各第2の帯
状部材11、11間を橋絡部材20と送り穴部材21と
で連結一体化したものである。

【0043】橋絡部材20は短冊状で、巾は隣り合う放
熱板12の間で対向して隣接する電極部14、15の対
向間隔より狭く設定され、電極部14、15の対向面間
に配置されている。従って橋絡部材20の側壁は電極部
14、15の側壁延長面より距離aだけ内側に位置して
いる。

【0044】また送り穴部材21は環状で、穴21aの
中心は連結条13、13の中心を結ぶ線上に位置し、第
2の帯状部材11との接続部の巾は連結条13を挟む電
極部14、15の対向間隔より狭く設定されている。

【0045】また第1の帯状部材10の巾に比して第2
の帯状部材11の巾は狭く設定されている。

【0046】さらには第1の帯状部材10の放熱板1
2、12間に位置する部分の巾は可及的に狭く設定され
ている。

【0047】このリードフレーム22を用いた半導体装
置の製造方法を以下に説明する。この半導体装置は図1
リードフレームを用いた半導体装置と同様に製造され
る。先ず、リードフレーム22を半導体ペレット7をマ
ウントするマウント工程に供給する。このマウント工程
ではリードフレーム22上の両側の放熱板12、12に
半導体ペレット17の向きを180°反転させて半田
(図示せず)を介して順次供給する。

【0048】次にリードフレーム22をワイヤボンディ
ング工程に送り、半導体ペレット7上の電極と各電極部
14、15とをワイヤ18a、18bを介して電気的に
接続する。

【0049】そしてワイヤボンディングが完了したリー
ドフレーム22を樹脂モールド工程に送り、リードフレ
ーム22上の図示主要部を樹脂19にて被覆する。この
場合、外装樹脂19は第1の帯状部材10のほとんどの
部分と連結条13部分とを露呈させている。

【0050】このようにして樹脂被覆したリードフレー
ム22を切断工程に送る。切断工程では、図10にて斜
線部分が切断パンチにより順次切断される。

【0051】即ち、第1の帯状部材10の巾狭の連結部
分(図示斜線b領域)は略V字状のパンチで切断され
る。これにより第1の帯状部材10は巾狭の連結部が切
断され、残留した放熱板12の延長領域の側部が面取り
されて鈍角に成形される。

【0052】また第2の帯状部材11の、隣り合う電極
部14、15間で橋絡部材20の延長部分(図示斜線c
領域)が切断される。リードフレーム22の前端部が切
断除去される。

【0053】次に連結条13の露呈部とその延長部であ
る第2の帯状部材11上(図示斜線d領域)が切断され
る。これにより先頭の放熱板12の一方の電極部14は
帯状部材11から分離され独立する。次にリードフレー
ム22を1ピッチ送って上記動作を繰り返し、領域b、
cを切断すると、先頭の放熱板12と電極部15が帯状
部材10、11から分離され図11に示す個々の半導体
装置23に分離される。

【0054】このリードフレーム22の第2の帯状部材
11の巾は可及的に狭くでき、第2の帯状部材11の一
部が電極部14、15の一部として利用できるため、リ
ードフレーム22の全体の巾を狭く設定できる。

【0055】また各半フレーム構体16の間隔は送り穴
部材21の穴径により決定でき、可及的に近接させるこ
とができるから、小面積のリードフレームで多数の半導
体装置を製造することができる。

【0056】上記リードフレーム22、半導体装置23
は電極部14、15の数が2個であるが、1個でもよい
し3個以上の多数でもよい。

【0057】この半導体装置は図6半導体装置と同じに
形成でき、図7、図8にて説明した構造を適用すること
により耐電圧や耐湿性の課題を克服できる。

【0058】図12は本発明による半導体装置で、図6
装置、図11装置と相異するのは、電極部14、15の
放熱板12と隣接する部分を放熱板12の露呈面より持
ち上げ、その結果、各電極部14、15の放熱板12と
対向する部分を樹脂19中に位置させたことのみであ
る。

【0059】これにより、図13に示すように電極部1
4、15の外装樹脂19から露呈した面を放熱板12の
露呈面から離隔させることができ、電極部14、15と
外装樹脂19との密着性が良好となり、耐湿性を向上さ
せることができる。

【0060】またワイヤ18a、18bの中間部が垂れ
下がったとしても、電極部14、15の先端で係止さ
れ、半導体ペレット7の周縁角部に近接あるいは接触す
ることを防止でき、耐電圧低下、短絡などの発生を防止
できる。

【0061】そのため半導体ペレット7が発生する熱の
放熱性を良好にするため、電極部14、15に比して放
熱板12の厚みを十分厚くした異形状のリードフレーム
を用い、半導体ペレット7上の電極と電極部14、15
上のワイヤ接続部との間の段差が大きくなり、ワイヤ長
が長くなってワイヤ中間部がたるみ易くてもワイヤと半
導体ペレットの短絡を防止することができる。

【0062】また、少なくとも大電流が流れるワイヤの
代わりに巾広の導電テープを用いることができる。この
場合、巾広の導電テープは樹脂被覆の際に注入される樹
脂の流れの障害となるが、連結条13はアイランド側が
狭小であるため電極部との間隔が広く樹脂の流路断面積
を広くできるため導電テープの裏面側へスムーズに樹脂
注入できボイドの発生を防止できる。

【0063】

【発明の効果】以上のように本発明によるリードフレー
ムは小寸法で多数の半導体装置を製造することができ、
このリードフレームを用いることにより表面実装の際に
溶融半田上で浮上状態でも位置ずれがなく、耐電圧、耐
湿性が良好な半導体装置を実現できる。

【図面の簡単な説明】

【図1】 本発明によるリードフレームの一例を示す要
部斜視図

【図2】 図1リードフレームを用いた半導体装置の製
造方法を示す側断面図

【図3】 図2状態に続く半導体装置の製造方法を示す
側断面図

【図4】 図3状態に続く半導体装置の製造方法を示す
側断面図

【図5】 要部が樹脂外装されたリードフレームの部分
平面図

【図6】 図1リードフレームを用いて製造された半導
体装置の底面図

【図7】 耐湿性を向上させた本発明による半導体装置
の側断面図

【図8】 耐湿性を向上させた本発明による半導体装置
の他の例を示す側断面図

【図9】 本発明による他のリードフレームを示す要部
平面図

【図10】 要部が樹脂外装されたリードフレームの切
断作業を示す要部平面図

【図11】 図9リードフレームを用いて製造された半
導体装置の底面斜視図

【図12】 本発明による他の半導体装置を示す側断面

【図13】 図12半導体装置の底面斜視図

【図14】 従来のリードフレームの一例を示す要部斜
視図

【図15】 図14リードフレームを用いて製造された
半導体装置の側断面図

【図16】 図15に示す半導体装置の底面図

【図17】 図15に示す半導体装置を用いた表面実装
型半導体装置の側断面図

【図18】 従来の表面実装型半導体装置の他の例を示
す側断面図

【図19】 図18に示す半導体装置の底面図

【符号の説明】

7 半導体ペレット 10 帯状部材 11 帯状部材 12 アイランド 13 連結条 14 電極部 15 電極部 19 外装樹脂

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】平行配置した一対の帯状部材間に、半導体
    ペレットがマウントされるアイランドを所定の間隔で配
    置し各アイランドの一端側を一方の帯状部材に接続する
    とともに他端側を連結条を介して他の帯状部材に接続
    し、半導体ペレット上の電極と電気的に接続される電極
    部を他の帯状部材からアイランドに向かって延在させた
    ことを特徴とするリードフレーム。
  2. 【請求項2】連結条はアイランドから他の帯状部材に向
    かって巾が拡開され、電極部の巾は連結条の巾より広く
    設定されたことを特徴とする請求項1に記載のリードフ
    レーム。
  3. 【請求項3】平行配置した一対の帯状部材間に、半導体
    ペレットがマウントされるアイランドを所定の間隔で配
    置し各アイランドの一端側を一方の帯状部材に接続する
    とともに他端側を連結条を介して他の帯状部材に接続
    し、半導体ペレット上の電極と電気的に接続される電極
    部を他の帯状部材からアイランドに向かって延在させた
    半フレーム構体を二組、連結条が接続された帯状部材を
    内側にして対称配置し橋絡部材と送り穴部材とで連結一
    体化したことを特徴とするリードフレーム。
  4. 【請求項4】橋絡部材が各半フレーム構体の隣り合うア
    イランドに対応して配置された隣り合う電極部間に配置
    されかつ、他の帯状部材に対する橋絡部材の接続端が、
    電極部の延長領域と重なり合わないようにしたことを特
    徴とする請求項3に記載のリードフレーム。
  5. 【請求項5】送り穴部材が各半フレーム構体の連結条間
    に配置されかつ、他の帯状部材に対する送り穴部材の接
    続端が、電極部の延長領域と重なり合わないようにした
    ことを特徴とする請求項3に記載のリードフレーム。
  6. 【請求項6】アイランドが接続された帯状部材の巾に対
    して連結条が接続された帯状部材の巾を狭く設定したこ
    とを特徴とする請求項3に記載のリードフレーム。
  7. 【請求項7】アイランドが接続された帯状部材のアイラ
    ンドが隣接する部分の巾を他の部分の巾より狭く設定し
    たことを特徴とする請求項6に記載のリードフレーム。
  8. 【請求項8】一端側の側壁より連結条を導出し一主面に
    半導体ペレットをマウントしたアイランドと、一端がア
    イランド近傍に、他の主面がアイランドの他の主面と面
    一にそれぞれ配置されて、他端が前記連結条の導出方向
    に連結条の外端より突出し、半導体ペレット上の電極と
    電気的に接続された電極部と、アイランドと電極部のそ
    れぞれの他の主面と連結条及び電極部のそれそれの外端
    面とを露呈させて半導体ペレットを含む主要部を被覆す
    る外装樹脂とを備えた表面実装型半導体装置において、 上記外装樹脂から露呈した電極部の巾を連結条の巾より
    広く設定するとともに、電極部の一端側をアイランドの
    他の主面より持ち上げて外装樹脂内に位置させたことを
    特徴とする表面実装型半導体装置。
  9. 【請求項9】電極部を複数有することを特徴とする請求
    項8に記載の表面実装型半導体装置。
  10. 【請求項10】外装樹脂の連結条が露呈した面に、2つ
    の電極部の対向する側壁間から連結条に向かって縮径す
    る凹部を形成したことを特徴とする請求項9に記載の表
    面実装型半導体装置。
  11. 【請求項11】半導体ペレット上の主電流が流れる電極
    とこの電極と対応する電極部とを導電テープで接続した
    ことを特徴とする請求項8に記載の表面実装型半導体装
    置。
JP2000123672A 2000-04-19 2000-04-19 リードフレーム及び表面実装型半導体装置 Pending JP2001308247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000123672A JP2001308247A (ja) 2000-04-19 2000-04-19 リードフレーム及び表面実装型半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000123672A JP2001308247A (ja) 2000-04-19 2000-04-19 リードフレーム及び表面実装型半導体装置
US09/836,174 US6507093B2 (en) 2000-04-19 2001-04-18 Lead frame for fabricating surface mount type semiconductor devices with high reliability
US10/318,068 US6677666B2 (en) 2000-04-19 2002-12-13 Lead frame for fabricating surface mount type semiconductor devices with high reliability

Publications (1)

Publication Number Publication Date
JP2001308247A true JP2001308247A (ja) 2001-11-02

Family

ID=18633919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000123672A Pending JP2001308247A (ja) 2000-04-19 2000-04-19 リードフレーム及び表面実装型半導体装置

Country Status (2)

Country Link
US (2) US6507093B2 (ja)
JP (1) JP2001308247A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005165A (ja) * 2015-06-12 2017-01-05 富士電機株式会社 半導体装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9713723B2 (en) 1996-01-11 2017-07-25 Impulse Dynamics Nv Signal delivery through the right ventricular septum
US8321013B2 (en) * 1996-01-08 2012-11-27 Impulse Dynamics, N.V. Electrical muscle controller and pacing with hemodynamic enhancement
US8825152B2 (en) * 1996-01-08 2014-09-02 Impulse Dynamics, N.V. Modulation of intracellular calcium concentration using non-excitatory electrical signals applied to the tissue
US9289618B1 (en) 1996-01-08 2016-03-22 Impulse Dynamics Nv Electrical muscle controller
JP4175662B2 (ja) 1996-01-08 2008-11-05 インパルス ダイナミクス エヌ.ヴイ. 電気的筋肉制御装置
US7167748B2 (en) * 1996-01-08 2007-01-23 Impulse Dynamics Nv Electrical muscle controller
US8346363B2 (en) * 1999-03-05 2013-01-01 Metacure Limited Blood glucose level control
US20040249421A1 (en) * 2000-09-13 2004-12-09 Impulse Dynamics Nv Blood glucose level control
CN100402642C (zh) * 1999-02-04 2008-07-16 技术研究及发展基金有限公司 维持和扩增造血干细胞和/或祖细胞的方法和仪器
US8019421B2 (en) * 1999-03-05 2011-09-13 Metacure Limited Blood glucose level control
US9101765B2 (en) * 1999-03-05 2015-08-11 Metacure Limited Non-immediate effects of therapy
US8666495B2 (en) 1999-03-05 2014-03-04 Metacure Limited Gastrointestinal methods and apparatus for use in treating disorders and controlling blood sugar
US8700161B2 (en) * 1999-03-05 2014-04-15 Metacure Limited Blood glucose level control
US9931503B2 (en) * 2003-03-10 2018-04-03 Impulse Dynamics Nv Protein activity modification
JP3833464B2 (ja) * 2000-11-01 2006-10-11 株式会社三井ハイテック リードフレーム
US7170488B2 (en) * 2000-12-22 2007-01-30 Logitech Europe S.A. Pointing device with solid-state roller
EP1592953B1 (en) 2003-02-10 2010-06-16 N-Trig Ltd. Touch detection for a digitizer
EP1606011B1 (en) * 2003-03-10 2015-08-19 Impulse Dynamics N.V. Apparatus for delivering electrical signals to modify gene expression in cardiac tissue
US8352031B2 (en) * 2004-03-10 2013-01-08 Impulse Dynamics Nv Protein activity modification
US7164222B2 (en) * 2003-06-26 2007-01-16 Intel Corporation Film bulk acoustic resonator (FBAR) with high thermal conductivity
US8792985B2 (en) * 2003-07-21 2014-07-29 Metacure Limited Gastrointestinal methods and apparatus for use in treating disorders and controlling blood sugar
WO2006097934A2 (en) * 2005-03-18 2006-09-21 Metacure Limited Pancreas lead
WO2006006174A2 (en) * 2004-07-15 2006-01-19 N-Trig Ltd. A tracking window for a digitizer system
WO2006006173A2 (en) * 2004-07-15 2006-01-19 N-Trig Ltd. Automatic switching for a dual mode digitizer
JP4529012B2 (ja) * 2004-07-16 2010-08-25 アオイ電子株式会社 ナノグリッパ装置
WO2006119467A2 (en) 2005-05-04 2006-11-09 Impulse Dynamics Nv Protein activity modification
US7838973B2 (en) * 2005-07-08 2010-11-23 Nxp B.V. Semiconductor device
US8334583B2 (en) * 2005-07-20 2012-12-18 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
JP2009147032A (ja) * 2007-12-13 2009-07-02 Panasonic Corp 半導体装置および光ピックアップ装置
US8934975B2 (en) 2010-02-01 2015-01-13 Metacure Limited Gastrointestinal electrical therapy
US9182833B2 (en) 2011-11-14 2015-11-10 Logitech Europe S.A. Control system for multi-zone input device
US10340885B2 (en) 2014-05-08 2019-07-02 Avago Technologies International Sales Pte. Limited Bulk acoustic wave devices with temperature-compensating niobium alloy electrodes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125740A (en) * 1973-09-26 1978-11-14 Sgs-Ates Componenti Elettronici S.P.A. Resin-encased microelectronic module
JPS62188149A (en) 1986-02-14 1987-08-17 Hitachi Ltd Radiation device
JP2515032B2 (ja) * 1990-04-18 1996-07-10 株式会社東芝 半導体装置用リ―ドフレ―ム
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
JP2533011B2 (ja) 1991-06-27 1996-09-11 三洋電機株式会社 表面実装型半導体装置
JPH05283574A (ja) 1992-03-31 1993-10-29 Nec Kansai Ltd 樹脂モールド型半導体装置
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
US6215174B1 (en) * 1997-01-20 2001-04-10 Matsushita Electronics Corporation Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005165A (ja) * 2015-06-12 2017-01-05 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US6677666B2 (en) 2004-01-13
US6507093B2 (en) 2003-01-14
US20030080396A1 (en) 2003-05-01
US20010033008A1 (en) 2001-10-25

Similar Documents

Publication Publication Date Title
US10490486B2 (en) Semiconductor device
US6911353B2 (en) Semiconductor device and method of manufacturing same
US6201292B1 (en) Resin-sealed semiconductor device, circuit member used therefor
US5977615A (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US5814837A (en) Compact light-emitting device with sealing member
US8641913B2 (en) Fine pitch microcontacts and method for forming thereof
EP0704896B1 (en) Tape automated bonding type semiconductor device
US4937656A (en) Semiconductor device
US7615872B2 (en) Semiconductor device
KR100449463B1 (ko) Cof용 테이프 캐리어 및 이를 사용한 cof-구조의반도체 장치
US7763967B2 (en) Semiconductor device with surface mounting terminals
JP4712303B2 (ja) ワンパッケージ化されたダイを有する半導体装置
US6281568B1 (en) Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6838767B2 (en) Semiconductor device
US6838368B1 (en) Method for making semiconductor device using a nickel film for stopping etching
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
KR100780829B1 (ko) 반도체 장치용 테이프 캐리어 및 그것을 이용한 반도체 장치
US6462414B1 (en) Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US8102037B2 (en) Leadframe for semiconductor package
US6608366B1 (en) Lead frame with plated end leads
KR100527565B1 (ko) 배선 기판 및 그 제조 방법
US6927096B2 (en) Method of manufacturing a semiconductor device
US5710064A (en) Method for manufacturing a semiconductor package
EP0848423B1 (en) Resin-encapsulated semiconductor device and method of manufacturing the same