JPH07263849A - 印刷回路基板 - Google Patents
印刷回路基板Info
- Publication number
- JPH07263849A JPH07263849A JP6053617A JP5361794A JPH07263849A JP H07263849 A JPH07263849 A JP H07263849A JP 6053617 A JP6053617 A JP 6053617A JP 5361794 A JP5361794 A JP 5361794A JP H07263849 A JPH07263849 A JP H07263849A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- solder
- weir
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 隣合う配線及びリードピンがショートするこ
となく、確実に半田付けを行うことができる配線の接合
部を有する印刷回路基板を得る。 【構成】 基板３上に配線４が形成され、この配線４に
おける半導体装置のリードピン２が接合される接合部５
と、接合部５の周辺の三方を囲むように堰７が設けられ
ている。 【効果】 接合部５にて余った半田６が接合部５と堰７
間に流れ込み、堰７より食み出すことを防ぐ。
となく、確実に半田付けを行うことができる配線の接合
部を有する印刷回路基板を得る。 【構成】 基板３上に配線４が形成され、この配線４に
おける半導体装置のリードピン２が接合される接合部５
と、接合部５の周辺の三方を囲むように堰７が設けられ
ている。 【効果】 接合部５にて余った半田６が接合部５と堰７
間に流れ込み、堰７より食み出すことを防ぐ。
Description
【０００１】
【産業上の利用分野】本発明は、外部にリードピンを有
する半導体装置が実装される印刷回路基板に関するもの
であり、特に上記外部リードピンと上記印刷回路基板と
が接合される配線の接合部に関するものである。
する半導体装置が実装される印刷回路基板に関するもの
であり、特に上記外部リードピンと上記印刷回路基板と
が接合される配線の接合部に関するものである。
【０００２】
【従来の技術】図９は一般的な半導体装置を示す一部斜
視図で、この図において、１は内部に半導体素子（図示
せず）が内蔵されたパッケージ、２はこのパッケージ１
の周囲に配され、例えばＦｅ−Ｎｉ合金からなり、表面
に半田めっきが施されたリードピンで、このリードピン
２はパッケージ１内の半導体素子の電極と電気的に接続
されている。
視図で、この図において、１は内部に半導体素子（図示
せず）が内蔵されたパッケージ、２はこのパッケージ１
の周囲に配され、例えばＦｅ−Ｎｉ合金からなり、表面
に半田めっきが施されたリードピンで、このリードピン
２はパッケージ１内の半導体素子の電極と電気的に接続
されている。
【０００３】図１０は上記のように構成された半導体装
置が印刷回路基板に実装された状態を示す図で、図にお
いて、３は半導体装置が搭載される基板、４はこの基板
３上に形成され、例えばＣｕ、Ｎｉ等からなる配線、５
はこの配線４とリードピン２とを接合する配線４の接合
部、６はこの接合部５とリードピン２とを接合させる半
田である。
置が印刷回路基板に実装された状態を示す図で、図にお
いて、３は半導体装置が搭載される基板、４はこの基板
３上に形成され、例えばＣｕ、Ｎｉ等からなる配線、５
はこの配線４とリードピン２とを接合する配線４の接合
部、６はこの接合部５とリードピン２とを接合させる半
田である。
【０００４】上記のように構成された半導体装置及び印
刷回路基板は次のような方法にて、半導体装置が印刷回
路基板上に実装されることとなる。図１１は半導体装置
を印刷回路基板上に実装する方法を説明するための図で
ある。まず、図１１に示されるように、配線４の接合部
５の中央に適量の半田６を載せる。
刷回路基板は次のような方法にて、半導体装置が印刷回
路基板上に実装されることとなる。図１１は半導体装置
を印刷回路基板上に実装する方法を説明するための図で
ある。まず、図１１に示されるように、配線４の接合部
５の中央に適量の半田６を載せる。
【０００５】次に、基板３の所定位置に半導体装置を載
せ、接合部５とリードピン２を重ねる。次に、例えば上
から赤外線を照射させることによって、半田６を溶融さ
せる。その後、冷却することにより接合部５とリードピ
ン２間の半田６が凝固し、リードピン２と接合部５は半
田６を介して接合されることとなる。
せ、接合部５とリードピン２を重ねる。次に、例えば上
から赤外線を照射させることによって、半田６を溶融さ
せる。その後、冷却することにより接合部５とリードピ
ン２間の半田６が凝固し、リードピン２と接合部５は半
田６を介して接合されることとなる。
【０００６】しかしながら、半導体装置の複数のリード
ピン２は、リードピン２の成形時、半導体装置の移動時
及び測定時などの際に形状にバラツキが生じることがあ
る。
ピン２は、リードピン２の成形時、半導体装置の移動時
及び測定時などの際に形状にバラツキが生じることがあ
る。
【０００７】図１２に、リードピン２の形状にバラツキ
が生じた際の半導体装置の断面を示す。点線は正常なリ
ードピン２の形状で、実線はリードピン２が曲がった状
態である。このように、リードピン２の形状にバラツキ
が生じた際には、基板１の実装面よりリードピン２の底
面が離れることとなるが、配線４の接合部５に載せる半
田６の量を、リードピン２の形状に少々のバラツキが生
じても吸収できるように多くすることによって、配線４
とリードピン２とを完全に接合することができる。
が生じた際の半導体装置の断面を示す。点線は正常なリ
ードピン２の形状で、実線はリードピン２が曲がった状
態である。このように、リードピン２の形状にバラツキ
が生じた際には、基板１の実装面よりリードピン２の底
面が離れることとなるが、配線４の接合部５に載せる半
田６の量を、リードピン２の形状に少々のバラツキが生
じても吸収できるように多くすることによって、配線４
とリードピン２とを完全に接合することができる。
【０００８】
【発明が解決しようとする課題】しかしながら、最近の
半導体装置はますます多ピン化及び小型化が進み、リー
ドピン２の幅及びリードピン２の間隔も狭くなってき
た。従って、リードピン２の剛性が弱くなり、リードピ
ン２の形状のバラツキはますます大きくなる。また、リ
ードピン２の幅及び間隔がますます狭くなるにつれて、
印刷回路基板の配線４における接合部５の間隔及び大き
さもますます小さくなってきた。その結果、リードピン
２の形状のバラツキを吸収するために、半田６の量を多
くすると接合部５より半田が食み出て、隣合う配線４及
びリードピン２がショートするという問題が生じてき
た。
半導体装置はますます多ピン化及び小型化が進み、リー
ドピン２の幅及びリードピン２の間隔も狭くなってき
た。従って、リードピン２の剛性が弱くなり、リードピ
ン２の形状のバラツキはますます大きくなる。また、リ
ードピン２の幅及び間隔がますます狭くなるにつれて、
印刷回路基板の配線４における接合部５の間隔及び大き
さもますます小さくなってきた。その結果、リードピン
２の形状のバラツキを吸収するために、半田６の量を多
くすると接合部５より半田が食み出て、隣合う配線４及
びリードピン２がショートするという問題が生じてき
た。
【０００９】本発明は係る問題点を解決するためになさ
れたもので、隣合う配線及びリードピンがショートする
ことなく、確実に半田付けを行うことができる配線の接
合部を有する印刷回路基板を得ることを目的とする。
れたもので、隣合う配線及びリードピンがショートする
ことなく、確実に半田付けを行うことができる配線の接
合部を有する印刷回路基板を得ることを目的とする。
【００１０】
【課題を解決するための手段】本発明の印刷回路基板
は、複数の配線を備え、これらの複数の配線の接合部に
半導体装置の複数のリードピンが各々電気的に接合さ
れ、隣接する上記配線の接合部間に堰を設けたことを特
徴とするものである。
は、複数の配線を備え、これらの複数の配線の接合部に
半導体装置の複数のリードピンが各々電気的に接合さ
れ、隣接する上記配線の接合部間に堰を設けたことを特
徴とするものである。
【００１１】また、第２の発明の印刷回路基板は、第１
の発明の印刷回路基板において、堰を複数本設けたもの
である。
の発明の印刷回路基板において、堰を複数本設けたもの
である。
【００１２】さらに、第３の発明の印刷回路基板は、第
２の発明の印刷回路基板において、複数本の堰の中で接
合部に隣接する堰の両端部が接合部と接続された構造と
したものである。
２の発明の印刷回路基板において、複数本の堰の中で接
合部に隣接する堰の両端部が接合部と接続された構造と
したものである。
【００１３】また、第４の発明の印刷回路基板は、第２
の発明の印刷回路基板において、複数本の堰を接合部に
対して、一定方向に傾けて設けたものである。
の発明の印刷回路基板において、複数本の堰を接合部に
対して、一定方向に傾けて設けたものである。
【００１４】さらに、第５の発明の印刷回路基板は、複
数の配線を備え、これらの複数の配線の接合部に半導体
装置の複数のリードピンが各々電気的に接合され、配線
の接合部の先端部に切り込みを設けたものである。
数の配線を備え、これらの複数の配線の接合部に半導体
装置の複数のリードピンが各々電気的に接合され、配線
の接合部の先端部に切り込みを設けたものである。
【００１５】
【作用】本発明の印刷回路基板においては、この印刷回
路基板上に半導体装置が実装される際にリードピンの形
状にバラツキが生じても、配線の接合部に載せる半田の
量を多くすることによって吸収し、確実な半田付けが行
われ、余分な半田が生じた接合部においては、接合部と
堰間に余分な半田が流れ込み、堰より半田が食み出すこ
とを防ぎ、隣接した配線がショートすることを防ぐ。
路基板上に半導体装置が実装される際にリードピンの形
状にバラツキが生じても、配線の接合部に載せる半田の
量を多くすることによって吸収し、確実な半田付けが行
われ、余分な半田が生じた接合部においては、接合部と
堰間に余分な半田が流れ込み、堰より半田が食み出すこ
とを防ぎ、隣接した配線がショートすることを防ぐ。
【００１６】また、第２の発明の印刷回路基板において
は、接合部と複数本の堰間に余分な半田が流れ込み、複
数本の堰によって半田が隣接した接合部に食み出すこと
を防ぎ、隣接した配線がショートすることを防ぐ。
は、接合部と複数本の堰間に余分な半田が流れ込み、複
数本の堰によって半田が隣接した接合部に食み出すこと
を防ぎ、隣接した配線がショートすることを防ぐ。
【００１７】さらに第３の発明の印刷回路基板において
は、上記複数本の堰の中で接合部に隣接する堰の両端部
が接合部と接続されており、堰と接合部間に余分な半田
が止じ込められるので、さらに、隣接した配線がショー
トすることを防ぐ。
は、上記複数本の堰の中で接合部に隣接する堰の両端部
が接合部と接続されており、堰と接合部間に余分な半田
が止じ込められるので、さらに、隣接した配線がショー
トすることを防ぐ。
【００１８】また、第４の発明の印刷回路基板において
は、接合部より溢れ出した半田が多量の場合堰に沿って
流れ出すことになるが隣接した接合部間の複数本の堰
が、接合部に対して一定角度傾けてあるので、隣接した
接合部においてはこの半田の流れ出す方向が逆となり、
隣接した配線同士がショートすることを防ぐ。
は、接合部より溢れ出した半田が多量の場合堰に沿って
流れ出すことになるが隣接した接合部間の複数本の堰
が、接合部に対して一定角度傾けてあるので、隣接した
接合部においてはこの半田の流れ出す方向が逆となり、
隣接した配線同士がショートすることを防ぐ。
【００１９】また、第５の発明の印刷回路基板において
は、接合部の先端部に切り込みが設けられているので、
接合時に余分となった半田は切り込みに沿って接合部よ
り基板上に流れ出し、隣接する配線間に半田が流れ込む
ことを防ぐ。
は、接合部の先端部に切り込みが設けられているので、
接合時に余分となった半田は切り込みに沿って接合部よ
り基板上に流れ出し、隣接する配線間に半田が流れ込む
ことを防ぐ。
【００２０】
実施例１．図１は本発明の一実施例である印刷回路基板
の配線の一部を拡大した斜視図であって、図２はこの配
線４上にリードピン２が接合された状態を示す断面図で
ある。図において、１〜６までは従来の技術で説明した
ものと全く同一のものを示す。７は配線４の接合部５の
周辺の三方を取り囲むように設けられた堰で、この堰７
の両端部において接合部５と接続されている。８は上記
堰７と接合部５との間に設けられた溝である。
の配線の一部を拡大した斜視図であって、図２はこの配
線４上にリードピン２が接合された状態を示す断面図で
ある。図において、１〜６までは従来の技術で説明した
ものと全く同一のものを示す。７は配線４の接合部５の
周辺の三方を取り囲むように設けられた堰で、この堰７
の両端部において接合部５と接続されている。８は上記
堰７と接合部５との間に設けられた溝である。
【００２１】次に、半導体装置の印刷回路基板上への実
装方法を以下説明する。まず、半導体装置が実装される
所定の位置と対応する配線４の接合部５の中央部に、所
定量の半田６を載せる。このときの半田６の量は、リー
ドピン２の形状のバラツキを考慮して多めに設定される
こととなる。
装方法を以下説明する。まず、半導体装置が実装される
所定の位置と対応する配線４の接合部５の中央部に、所
定量の半田６を載せる。このときの半田６の量は、リー
ドピン２の形状のバラツキを考慮して多めに設定される
こととなる。
【００２２】次に、半導体装置を印刷回路基板上の所定
位置に載せ、リードピン２を接合部５に重ね、次に、上
から赤外線を照射させたり、又は熱風をあてることによ
って接合部５上の半田６を溶融させる。その後冷却する
ことによって、半田６が凝固しリードピン２と接合部５
とは半田６を介して接合されることとなる。
位置に載せ、リードピン２を接合部５に重ね、次に、上
から赤外線を照射させたり、又は熱風をあてることによ
って接合部５上の半田６を溶融させる。その後冷却する
ことによって、半田６が凝固しリードピン２と接合部５
とは半田６を介して接合されることとなる。
【００２３】また、リードピン２の形状にバラツキがあ
り、リードピンの底面と実装面との高さに差が生じてい
るような場合においては、接合部５上に半田６が高く積
まれているので、リードピン２の底面と実装面との差を
吸収できる。つまり、リードピン２の底面が実装面より
高い場合には、半田６の頂点付近にて接合されることと
なる。また、リードピン２の底面と実装面が接している
場合においては、半田６の量が多すぎ、余分な半田が生
じるが、余分な半田６は溝８に流れ込み、堰７によって
溝８内に封じ込められ、隣接する配線４まで半田６が食
み出すことはない。つまりリードピン２の底面と実装面
との距離に応じて余分な半田６は溝８に排出される。し
たがって、リードピン２が狭ピッチとなっても隣接する
配線４がショートすることなく、安定した半田付けが行
われる。
り、リードピンの底面と実装面との高さに差が生じてい
るような場合においては、接合部５上に半田６が高く積
まれているので、リードピン２の底面と実装面との差を
吸収できる。つまり、リードピン２の底面が実装面より
高い場合には、半田６の頂点付近にて接合されることと
なる。また、リードピン２の底面と実装面が接している
場合においては、半田６の量が多すぎ、余分な半田が生
じるが、余分な半田６は溝８に流れ込み、堰７によって
溝８内に封じ込められ、隣接する配線４まで半田６が食
み出すことはない。つまりリードピン２の底面と実装面
との距離に応じて余分な半田６は溝８に排出される。し
たがって、リードピン２が狭ピッチとなっても隣接する
配線４がショートすることなく、安定した半田付けが行
われる。
【００２４】次に、上記説明した堰７の形成方法につい
て説明する。基板３上に、配線４を形成する工程時に同
時に形成される。まず、基板１上に配線となるＣｕ等の
導電体を無電解銅めっきによって堆積し、その後レジス
トを塗布し、配線４及び堰７を形成するパターンを有す
るマスクにて写真製版を行う。次に、ケミカルエッチン
グ法にてエッチングを行い、配線４の周囲及び溝８がエ
ッチングされ配線４及び堰７が形成される。
て説明する。基板３上に、配線４を形成する工程時に同
時に形成される。まず、基板１上に配線となるＣｕ等の
導電体を無電解銅めっきによって堆積し、その後レジス
トを塗布し、配線４及び堰７を形成するパターンを有す
るマスクにて写真製版を行う。次に、ケミカルエッチン
グ法にてエッチングを行い、配線４の周囲及び溝８がエ
ッチングされ配線４及び堰７が形成される。
【００２５】上記説明したように、堰７は、工程を増や
すことなく、写真製版時のマスクを変更するのみで従来
の印刷回路基板における配線４を形成する工程を用いる
ことができ、製造コストを上げることなく、確実な半田
付けが可能となった。
すことなく、写真製版時のマスクを変更するのみで従来
の印刷回路基板における配線４を形成する工程を用いる
ことができ、製造コストを上げることなく、確実な半田
付けが可能となった。
【００２６】実施例２．図３は本発明の実施例２である
印刷回路基板の一部拡大斜視図であって、この実施例２
は図３に示されるように、並設された配線４における接
合部５の対向する各縁部に、堰７と溝８とを設けたもの
である。これらの堰７は両端部において接合部５と接続
されている。
印刷回路基板の一部拡大斜視図であって、この実施例２
は図３に示されるように、並設された配線４における接
合部５の対向する各縁部に、堰７と溝８とを設けたもの
である。これらの堰７は両端部において接合部５と接続
されている。
【００２７】このように構成された印刷回路基板におい
ては、半導体装置がこの印刷回路基板上に実装されると
きに生じた余分な半田は、配線４の２方に設けられてい
る溝８内に流れ込む。また、この溝８は堰７によって取
り囲まれているために、半田６が配線４より流れ出すこ
とはなく、隣接する配線４同士がショートすることはな
い。
ては、半導体装置がこの印刷回路基板上に実装されると
きに生じた余分な半田は、配線４の２方に設けられてい
る溝８内に流れ込む。また、この溝８は堰７によって取
り囲まれているために、半田６が配線４より流れ出すこ
とはなく、隣接する配線４同士がショートすることはな
い。
【００２８】さらに、接合部５と堰７によって形成され
る溝７の形状は上記述べたものに限るものではなく、隣
接する配線４に半田６が流れ込まないような形状であれ
ばよいことは言うまでもない。
る溝７の形状は上記述べたものに限るものではなく、隣
接する配線４に半田６が流れ込まないような形状であれ
ばよいことは言うまでもない。
【００２９】実施例３．図４はこの発明の実施例３であ
る印刷回路基板の一部拡大斜視図であって、この実施例
における堰７は、各配線４毎に実施例２と同様に隣接す
る配線４における接合部５の対向する辺に一定間隔を有
して設けたものであり、実施例２と異なる点は、堰７が
接合部５と接続されず独立したものであるということで
ある。
る印刷回路基板の一部拡大斜視図であって、この実施例
における堰７は、各配線４毎に実施例２と同様に隣接す
る配線４における接合部５の対向する辺に一定間隔を有
して設けたものであり、実施例２と異なる点は、堰７が
接合部５と接続されず独立したものであるということで
ある。
【００３０】このように構成された印刷回路基板におい
ても、上記実施例と同様に、リードピン２のバラツキを
吸収するため多めに半田は設定されるが、余分な半田６
が生じた接合部５においては、余分な半田６は、堰７と
接合部５間の溝８に流れ込み、隣接する配線４にまで半
田６が食み出すことなく溝８に沿って流れ出すこととな
り、この堰７によって隣接する配線がショートすること
を防ぐことができる。
ても、上記実施例と同様に、リードピン２のバラツキを
吸収するため多めに半田は設定されるが、余分な半田６
が生じた接合部５においては、余分な半田６は、堰７と
接合部５間の溝８に流れ込み、隣接する配線４にまで半
田６が食み出すことなく溝８に沿って流れ出すこととな
り、この堰７によって隣接する配線がショートすること
を防ぐことができる。
【００３１】この実施例３の印刷回路基板においても、
実施例１と同様に配線４の製造時に堰７が同時に形成さ
れるので、製造コストを上げることなく、確実な半田付
けが可能となる。
実施例１と同様に配線４の製造時に堰７が同時に形成さ
れるので、製造コストを上げることなく、確実な半田付
けが可能となる。
【００３２】実施例４．図５はこの発明の実施例４であ
る印刷回路基板の一部拡大斜視図で、この図中、矢印は
接合部５より溢れた半田６の流れ出る方向を示す。この
実施例において、実施例３と異なる点は上記実施例３に
示される堰７と隣接する接合部５の隣接する２辺に対し
て一定方向に鋭角であるθ゜傾けた点である。
る印刷回路基板の一部拡大斜視図で、この図中、矢印は
接合部５より溢れた半田６の流れ出る方向を示す。この
実施例において、実施例３と異なる点は上記実施例３に
示される堰７と隣接する接合部５の隣接する２辺に対し
て一定方向に鋭角であるθ゜傾けた点である。
【００３３】このように堰７と接合部５の成す角度をθ
゜とすることにより、接合部５より溢れて流れ出る半田
６に、方向性を持たせることができ、溢れる半田６の量
が多く、堰７と接合部５間の溝８に沿って半田６が流れ
出ることとなっても、隣接した配線４においては半田６
の流れ出す方向が逆となるために、隣接した配線４同士
がショートとすることを防ぐことができる。
゜とすることにより、接合部５より溢れて流れ出る半田
６に、方向性を持たせることができ、溢れる半田６の量
が多く、堰７と接合部５間の溝８に沿って半田６が流れ
出ることとなっても、隣接した配線４においては半田６
の流れ出す方向が逆となるために、隣接した配線４同士
がショートとすることを防ぐことができる。
【００３４】従って、上記実施例３と比較すると、実施
例３より半田の量を高く積んでも隣接した配線４がショ
ートすることを防ぐことができるので、実施例３よりさ
らにバラツキの大きいリードピン２の半導体装置であっ
ても確実に半田付けが行われることとなるため、歩留ま
りが向上する。
例３より半田の量を高く積んでも隣接した配線４がショ
ートすることを防ぐことができるので、実施例３よりさ
らにバラツキの大きいリードピン２の半導体装置であっ
ても確実に半田付けが行われることとなるため、歩留ま
りが向上する。
【００３５】また、接合部５と堰７の成す角度θは、θ
を大きくすると隣接接合部５間の距離を大きくする必要
があることから、余分な半田の量及び接合部間の距離を
考慮して求める。
を大きくすると隣接接合部５間の距離を大きくする必要
があることから、余分な半田の量及び接合部間の距離を
考慮して求める。
【００３６】実施例５．図６はこの発明の実施例５であ
る印刷回路基板の一部拡大斜視図で、この実施例５が実
施例３と異なる点は、配線４毎に堰７が形成されるので
はなく、隣接する配線４の間に１つ堰７が形成されたも
ので、この堰７は例えば樹脂等の絶縁物によって形成さ
れている点である。
る印刷回路基板の一部拡大斜視図で、この実施例５が実
施例３と異なる点は、配線４毎に堰７が形成されるので
はなく、隣接する配線４の間に１つ堰７が形成されたも
ので、この堰７は例えば樹脂等の絶縁物によって形成さ
れている点である。
【００３７】上記のように構成された堰７においても、
配線４の接合部５より半田６が溢れても、堰７と接合部
５との間の溝８に流れ込み隣接した配線４がショートす
ることを防ぐ。また、この堰７は、隣接した配線４間に
１つしか形成されていないが、両方の配線４より溢れ出
し、堰７と接合部５の溝８間に流れ込んだとしても、隣
接した配線４間に形成された堰７が絶縁物であるため隣
接した配線４同士がショートすることはない。
配線４の接合部５より半田６が溢れても、堰７と接合部
５との間の溝８に流れ込み隣接した配線４がショートす
ることを防ぐ。また、この堰７は、隣接した配線４間に
１つしか形成されていないが、両方の配線４より溢れ出
し、堰７と接合部５の溝８間に流れ込んだとしても、隣
接した配線４間に形成された堰７が絶縁物であるため隣
接した配線４同士がショートすることはない。
【００３８】この実施例５に示される印刷回路基板の絶
縁物からなる堰７は、上記した実施例とは異なり、配線
４を形成する前に堰８を形成する。まず、基板１上に樹
脂を塗布した後、その後レジストを塗布し、堰７を形成
するパターンを有するマスクにて写真製版を行う。次に
ケミカルエッチングを行い、堰７が完成する。その後、
実施例１と同様に配線４が形成されることとなる。
縁物からなる堰７は、上記した実施例とは異なり、配線
４を形成する前に堰８を形成する。まず、基板１上に樹
脂を塗布した後、その後レジストを塗布し、堰７を形成
するパターンを有するマスクにて写真製版を行う。次に
ケミカルエッチングを行い、堰７が完成する。その後、
実施例１と同様に配線４が形成されることとなる。
【００３９】この実施例５の印刷回路基板においては、
堰７を製造する工程が必要となり、上記実施例１〜４に
比較して製造工程が複雑となるが、隣接した接合部５間
に１つの堰７によって、隣接した配線４間がショートす
ることを防ぐため、２つの接合部５間の距離が短くでき
るので、半導体装置のリードピンの間隔も狭められるの
で、さらに半導体装置の微細化を進めることができる。
堰７を製造する工程が必要となり、上記実施例１〜４に
比較して製造工程が複雑となるが、隣接した接合部５間
に１つの堰７によって、隣接した配線４間がショートす
ることを防ぐため、２つの接合部５間の距離が短くでき
るので、半導体装置のリードピンの間隔も狭められるの
で、さらに半導体装置の微細化を進めることができる。
【００４０】実施例６．図７は本発明の実施例６である
印刷回路基板の一部拡大上面図であって、この実施例に
おいては図７に示すように、接合部５の先端部に一定方
向に切り込みを入れたもので、接合部５より流れ出る半
田６の方向を一定とするために、平行に切り込みは形成
されることとなる。従って、接合部５より溢れた半田６
は切り込み部分に沿って流れ出るが、隣接する接合部５
より半田６が流れ出る方向が同じなので溢れた半田が接
触し、配線４同士がショートすることを防ぐことができ
る。
印刷回路基板の一部拡大上面図であって、この実施例に
おいては図７に示すように、接合部５の先端部に一定方
向に切り込みを入れたもので、接合部５より流れ出る半
田６の方向を一定とするために、平行に切り込みは形成
されることとなる。従って、接合部５より溢れた半田６
は切り込み部分に沿って流れ出るが、隣接する接合部５
より半田６が流れ出る方向が同じなので溢れた半田が接
触し、配線４同士がショートすることを防ぐことができ
る。
【００４１】また、この実施例においては、隣接した接
合部４間に堰７を設けずともよく、配線４間を狭ピッチ
に製造することができるため、印刷回路基板及び半導体
装置の微細化を進めることができる。
合部４間に堰７を設けずともよく、配線４間を狭ピッチ
に製造することができるため、印刷回路基板及び半導体
装置の微細化を進めることができる。
【００４２】実施例７．実施例７においては、図８に示
すように実施例７に記載した接合部５の切り込みを、接
合部５の中心方向に傾けて形成したもので、接合部５の
切り込みを中心方向に傾けることにより、接合部５より
溢れた半田６は、この切り込みに沿って流れ出ることと
なり、接合部の先端部の中心部分に流れ出ることとなる
ので隣接した配線４と実施例６と比べると、配線４同士
がショートすることをさらに防ぐことができる。
すように実施例７に記載した接合部５の切り込みを、接
合部５の中心方向に傾けて形成したもので、接合部５の
切り込みを中心方向に傾けることにより、接合部５より
溢れた半田６は、この切り込みに沿って流れ出ることと
なり、接合部の先端部の中心部分に流れ出ることとなる
ので隣接した配線４と実施例６と比べると、配線４同士
がショートすることをさらに防ぐことができる。
【００４３】
【発明の効果】本発明の印刷回路基板においては、隣接
した配線の接合部間に堰が設けられているので、半田を
高く積み半導体装置のリードピンのバラツキを吸収させ
ても、余剰となった半田が生じた接合部においては、余
剰となった半田は接合部と堰との間に流し込まれること
となるので、堰より半田が食み出ることなく、狭ピッ
チ、狭幅の配線、リードピンにおいてもショートするこ
となく、確実に安定した半田付けを行うことができると
いう効果を有する。
した配線の接合部間に堰が設けられているので、半田を
高く積み半導体装置のリードピンのバラツキを吸収させ
ても、余剰となった半田が生じた接合部においては、余
剰となった半田は接合部と堰との間に流し込まれること
となるので、堰より半田が食み出ることなく、狭ピッ
チ、狭幅の配線、リードピンにおいてもショートするこ
となく、確実に安定した半田付けを行うことができると
いう効果を有する。
【００４４】さらに、第２の発明の印刷回路基板におい
ては、隣接した配線の接合部間に複数本の堰が設けられ
ているので、余剰となった半田を複数の堰によって堰止
められるために、さらに確実に安定した半田付けを行う
ことができるという効果を有する。
ては、隣接した配線の接合部間に複数本の堰が設けられ
ているので、余剰となった半田を複数の堰によって堰止
められるために、さらに確実に安定した半田付けを行う
ことができるという効果を有する。
【００４５】さらに、第３の発明の印刷回路基板におい
て、接合部と隣接する堰の両端部が接続されているの
で、堰に沿って流れ出ることなく、接合部と堰間に封じ
込められるため多量の半田が余剰となった場合において
も、確実に安定した半田付けを行うことができるという
効果を有する。
て、接合部と隣接する堰の両端部が接続されているの
で、堰に沿って流れ出ることなく、接合部と堰間に封じ
込められるため多量の半田が余剰となった場合において
も、確実に安定した半田付けを行うことができるという
効果を有する。
【００４６】また、第４の発明の印刷回路基板におい
て、隣接した接合部間に設けられた堰が接合部に対して
一定角度傾いているので、堰に沿って流れ出る半田の方
向は隣接した接合部において逆となるため、さらに効率
的に確実に安定した半田付けを行うことができるという
効果を有する。
て、隣接した接合部間に設けられた堰が接合部に対して
一定角度傾いているので、堰に沿って流れ出る半田の方
向は隣接した接合部において逆となるため、さらに効率
的に確実に安定した半田付けを行うことができるという
効果を有する。
【００４７】また、第５の発明の印刷回路基板におい
て、接合部の先端部に切り込みを設けることにより、余
剰となった半田を切り込みに沿って接合部より流れ出さ
せるので、さらに狭ピッチの配線リードピンにおいても
隣接した配線同士がショートすることを防ぎ、確実に安
定した半田付けを行うことができるという効果を有す
る。
て、接合部の先端部に切り込みを設けることにより、余
剰となった半田を切り込みに沿って接合部より流れ出さ
せるので、さらに狭ピッチの配線リードピンにおいても
隣接した配線同士がショートすることを防ぎ、確実に安
定した半田付けを行うことができるという効果を有す
る。
【図１】この発明の実施例１である印刷回路基板の一部
拡大斜視図である。
拡大斜視図である。
【図２】この発明の実施例１である印刷回路基板と半導
体装置との接合部を示す一部断面図である。
体装置との接合部を示す一部断面図である。
【図３】この発明の実施例２である印刷回路基板の一部
拡大斜視図である。
拡大斜視図である。
【図４】この発明の実施例３である印刷回路基板の一部
拡大斜視図である。
拡大斜視図である。
【図５】この発明の実施例４である印刷回路基板の一部
拡大斜視図である。
拡大斜視図である。
【図６】この発明の実施例５である印刷回路基板の一部
拡大斜視図である。
拡大斜視図である。
【図７】この発明の実施例６である印刷回路基板の一部
拡大平面図である。
拡大平面図である。
【図８】この発明の実施例７である印刷回路基板の一部
拡大平面図である。
拡大平面図である。
【図９】一般的な半導体装置の一部斜視図である。
【図１０】従来の印刷回路基板と半導体装置との実装方
法を説明するための断面図である。
法を説明するための断面図である。
【図１１】従来の印刷回路基板の一部斜視図である。
【図１２】印刷回路基板上に半導体装置を実装するとき
の問題点を説明する説明図である。
の問題点を説明する説明図である。
２ リードピン ４ 配線 ５ 接合部 ６ 半田 ７ 堰
Claims (5)
- 【請求項１】 複数の配線を備え、これらの複数の配線
の接合部に半導体装置の複数のリードピンが各々電気的
に接合される印刷回路基板において、 隣接する上記配線の接合部間に堰を設けたことを特徴と
する印刷回路基板。 - 【請求項２】 堰を複数本設けたことを特徴とする請求
項１記載の印刷回路基板。 - 【請求項３】 複数本の堰の中で接合部に隣接する堰の
両端部が接合部と接続された構造としたことを特徴とす
る請求項２記載の印刷回路基板。 - 【請求項４】 複数本の堰を接合部に対して、一定方向
に傾けて設けたことを特徴とする請求項２記載の印刷回
路基板。 - 【請求項５】 複数の配線を備え、これらの複数の配線
の接合部に半導体装置の複数のリードピンが各々電気的
に接合される印刷回路基板において、 配線の接合部の先端部に切り込みを設けたことを特徴と
する印刷回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053617A JPH07263849A (ja) | 1994-03-24 | 1994-03-24 | 印刷回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053617A JPH07263849A (ja) | 1994-03-24 | 1994-03-24 | 印刷回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263849A true JPH07263849A (ja) | 1995-10-13 |
Family
ID=12947874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6053617A Pending JPH07263849A (ja) | 1994-03-24 | 1994-03-24 | 印刷回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263849A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0893946A3 (en) * | 1997-07-22 | 2000-11-15 | TDK Corporation | Circuit board having bonding areas to be joined with bumps by ultrasonic bonding |
| JP2007088021A (ja) * | 2005-09-20 | 2007-04-05 | Auto Network Gijutsu Kenkyusho:Kk | 接続構造、回路構成体、および回路基板 |
| JP2009272424A (ja) * | 2008-05-07 | 2009-11-19 | Fujikura Ltd | プリント回路基板及びその製造方法 |
| US7699438B2 (en) | 2005-06-30 | 2010-04-20 | Brother Kogyo Kabushiki Kaisha | Inkjet head and connection structure of wiring board |
| WO2014069305A1 (ja) * | 2012-11-01 | 2014-05-08 | 株式会社 豊田自動織機 | 基板及び基板の製造方法 |
| JP2016174083A (ja) * | 2015-03-17 | 2016-09-29 | 古河電気工業株式会社 | 射出成型基板および射出成型基板の製造方法 |
-
1994
- 1994-03-24 JP JP6053617A patent/JPH07263849A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0893946A3 (en) * | 1997-07-22 | 2000-11-15 | TDK Corporation | Circuit board having bonding areas to be joined with bumps by ultrasonic bonding |
| US6730858B2 (en) | 1997-07-22 | 2004-05-04 | Tdk Corporation | Circuit board having bonding areas to be joined with bumps by ultrasonic bonding |
| US7699438B2 (en) | 2005-06-30 | 2010-04-20 | Brother Kogyo Kabushiki Kaisha | Inkjet head and connection structure of wiring board |
| JP2007088021A (ja) * | 2005-09-20 | 2007-04-05 | Auto Network Gijutsu Kenkyusho:Kk | 接続構造、回路構成体、および回路基板 |
| JP4708941B2 (ja) * | 2005-09-20 | 2011-06-22 | 株式会社オートネットワーク技術研究所 | 接続構造、および回路構成体 |
| JP2009272424A (ja) * | 2008-05-07 | 2009-11-19 | Fujikura Ltd | プリント回路基板及びその製造方法 |
| WO2014069305A1 (ja) * | 2012-11-01 | 2014-05-08 | 株式会社 豊田自動織機 | 基板及び基板の製造方法 |
| JP2014093360A (ja) * | 2012-11-01 | 2014-05-19 | Toyota Industries Corp | 基板 |
| CN104756614A (zh) * | 2012-11-01 | 2015-07-01 | 株式会社丰田自动织机 | 基板以及基板的制造方法 |
| US9655240B2 (en) | 2012-11-01 | 2017-05-16 | Kabushiki Kaisha Toyota Jidoshokki | Substrate |
| JP2016174083A (ja) * | 2015-03-17 | 2016-09-29 | 古河電気工業株式会社 | 射出成型基板および射出成型基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259608B1 (en) | Conductor pattern for surface mount devices and method therefor | |
| US7889511B2 (en) | Electronic carrier board applicable to surface mount technology | |
| CN101370352B (zh) | 一种印刷电路板及其制作方法和球栅阵列焊盘图案 | |
| JP4819335B2 (ja) | 半導体チップパッケージ | |
| CN111668185B (zh) | 电子装置模块以及该电子装置模块的制造方法 | |
| JP2702839B2 (ja) | 配線基板の電極構造 | |
| KR100313826B1 (ko) | 반도체 장치 | |
| JPH07263849A (ja) | 印刷回路基板 | |
| KR100313655B1 (ko) | 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
| JP2699951B2 (ja) | 電子部品の接続構造及び製造方法 | |
| JPH10335795A (ja) | プリント基板 | |
| JP4114488B2 (ja) | 半導体パッケージの実装構造 | |
| JPH0563346A (ja) | チツプ型電子部品を搭載した装置 | |
| JPH10209612A (ja) | 回路基板およびその製造方法 | |
| JPH10313167A (ja) | 配線基板 | |
| US20190181067A1 (en) | Semiconductor package and method of fabricating the same | |
| JP4076933B2 (ja) | 半導体装置およびその製造方法 | |
| JP3875407B2 (ja) | 半導体パッケージ | |
| JP4137782B2 (ja) | リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器 | |
| JP2006024813A (ja) | プリント基板 | |
| JP4961572B2 (ja) | 半導体実装用基板 | |
| JP2840293B2 (ja) | Ｔａｂ用テープ及びこれを用いた半導体装置 | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 |