JP4961572B2 - 半導体実装用基板 - Google Patents
半導体実装用基板 Download PDFInfo
- Publication number
- JP4961572B2 JP4961572B2 JP2007133397A JP2007133397A JP4961572B2 JP 4961572 B2 JP4961572 B2 JP 4961572B2 JP 2007133397 A JP2007133397 A JP 2007133397A JP 2007133397 A JP2007133397 A JP 2007133397A JP 4961572 B2 JP4961572 B2 JP 4961572B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminal
- substrate
- bonding
- terminal
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
さらに、ソルダーレジスト開口部前面にハンダペースト材料を供給した場合、図9に示す例と同様に、端部の電極にハンダ量が偏るという現象が起きていた。
図8に示すように、実装基板3に電極端子4がL字状に配列されているとする。実装基板3の11の部分はソルダーレジストが塗布されている部分、つまり、ソルダーレジストが開口されていない部分である。斜線部は、ソルダーレジストが開口されている部分(もちろんコーナー部分7も含んでいる)であり、そこには電極端子4が配列されている。本願でいう「ソルダーレジスト開口部」とは、このように電極端子4が配列されているソルダーレジスト開口部をいう。図8から解るように、電極端子4が規則的、均一に配列されている領域と、そうでない領域とがある。前者の領域とは、例えば、領域1〜3の部分であり、後者の領域とは、例えば、領域4〜6の部分である。本願では、領域1〜3のように、電極端子が均一に配列されている領域を「電極端子が略均一に配列されている領域」と定義し、それ以外の、例えば、領域4〜6を「電極端子が不均一に配列されている領域」あるいは「電極端子の配列パターンが不均一となっている領域」と定義する。
「電極端子が略均一に配列されている領域」では、互いに隣接する前記ソルダーレジスト開口部5と前記電極端子4との面積比は、そのような領域内で略同一となる。本願発明では、後述するように、上記の「電極端子の配列パターンが不均一となっている領域」にダミー電極端子を付加して、ダミーを含めた電極端子が前記ソルダーレジスト開口部5の全面(図8の斜線部分)に亘って、略均一に配列されるようにしたことにポイントがあるので、上記ことばの定義を明確にした。
半導体素子の電極端子と、それに対応して基板上に設けられた接合用基板電極端子とをハンダ合金を用いて接合することにより、前記半導体素子を実装する、半導体実装用基板または半導体素子を実装した半導体実装基板であって、
前記接合用基板電極端子が配列されているソルダーレジスト開口部内で、前記接合用基板電極端子の配列ピッチが不均一となっている領域に、
前記接合用基板電極端子と同一形状の半導体素子の電極端子と接合しない端子を付加して、前記開口部の全面に亘って前記接合用基板電極端子および前記半導体素子の電極端子と接合しない端子をもって、配列ピッチを均一になるように配列したことを特徴とする、半導体実装用基板である。
サブトラクティブ法により、基板上に、前記接合用基板電極端子となる、導体パターンを配列形成する際に、
前記導体パターンの配列ピッチが不均一となっている領域に、前記導体パターンと同一形状の半導体素子の電極端子と接合しない端子を付加して、それらの前記接合用基板電極端子および前記半導体素子の電極端子と接合しない端子をもって、配列ピッチを均一になるように配列することを特徴とする、半導体実装用基板の製造方法である。
2 突起状電極
3 実装基板
4 接合用基板電極端子
5 ソルダーレジスト開口部
7 ソルダーレジスト開口部コーナー
8 不均一な電極端子配列領域
9 ダミー用電極端子
13 ハンダペ−スト
20 サブトラクティブ法でしようする基板
30 基板20の上に形成された金属層
40 接合用電極端子用導体パターン
90 ダミー用導体パターン
Claims (5)
- 半導体素子の電極端子と、それに対応して基板上に設けられた接合用基板電極端子とをハンダ合金を用いて接合することにより、前記半導体素子を実装する、半導体実装用基板であって、
前記接合用基板電極端子が配列されているソルダーレジスト開口部内で、前記接合用基板電極端子の配列ピッチが不均一となっている領域に、
前記接合用基板電極端子と同一形状の半導体素子の電極端子と接合しない端子を付加して、前記開口部の全面に亘って前記接合用基板電極端子および前記半導体素子の電極端子と接合しない端子をもって、配列ピッチを均一になるように配列したことを特徴とする、半導体実装用基板。 - 前記ソルダーレジスト開口部において、前記接合用基板電極端子または前記半導体素子の電極端子と接合しない端子の面積と、該端子と隣接する該端子を配列しない部分の面積との面積比が、同一になるようにしたことを特徴とする、請求項1に記載の半導体実装用基板。
- 前記接合用基板電極端子および前記半導体素子の電極端子と接合しない端子の上に、予め軟質ハンダ合金をプリコートしたことを特徴とする、請求項1または請求項2に記載の半導体実装用基板。
- 半導体素子の電極端子と、それに対応して基板上に設けられた接合用基板電極端子とを接合することにより、前記半導体素子を実装する、半導体実装用基板の製造方法であって、
サブトラクティブ法により、基板上に、前記接合用基板電極端子となる、導体パターンを配列形成する際に、
前記導体パターンの配列ピッチが不均一となっている領域に、前記導体パターンと同一形状の半導体素子の電極端子と接合しない端子を付加して、それらの前記接合用基板電極端子および前記半導体素子の電極端子と接合しない端子をもって、配列ピッチを均一になるように配列することを特徴とする、半導体実装用基板の製造方法。 - 半導体素子の電極端子と、それに対応して基板上に設けられた接合用基板電極端子とをハンダ合金を用いて接合することにより、前記半導体素子を実装する、半導体素子を実装した半導体実装用基板であって、
前記接合用基板電極端子が配列されているソルダーレジスト開口部内で、前記接合用基板電極端子の配列ピッチが不均一となっている領域に、
前記接合用基板電極端子と同一形状の半導体素子の電極端子と接合しない端子を付加して、前記開口部の全面に亘って前記接合用基板電極端子および前記半導体素子の電極端子と接合しない端子をもって、配列ピッチを均一になるように配列したことを特徴とする、半導体素子を実装した半導体実装用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133397A JP4961572B2 (ja) | 2007-05-18 | 2007-05-18 | 半導体実装用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133397A JP4961572B2 (ja) | 2007-05-18 | 2007-05-18 | 半導体実装用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008288464A JP2008288464A (ja) | 2008-11-27 |
JP4961572B2 true JP4961572B2 (ja) | 2012-06-27 |
Family
ID=40147884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007133397A Expired - Fee Related JP4961572B2 (ja) | 2007-05-18 | 2007-05-18 | 半導体実装用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4961572B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6215784B2 (ja) * | 2014-06-27 | 2017-10-18 | 京セラ株式会社 | 配線基板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01218092A (ja) * | 1988-02-26 | 1989-08-31 | Toshiba Corp | 印刷配線基板の製造方法 |
JPH0298679A (ja) * | 1988-10-06 | 1990-04-11 | Canon Inc | 超伝導磁束センサー |
JPH0334495A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 印刷配線基板 |
JP2000068328A (ja) * | 1998-08-21 | 2000-03-03 | Olympus Optical Co Ltd | フリップチップ実装用配線基板 |
-
2007
- 2007-05-18 JP JP2007133397A patent/JP4961572B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008288464A (ja) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851928B2 (en) | Semiconductor device having substrate with differentially plated copper and selective solder | |
US5428505A (en) | Printed circuit board | |
JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
US6700204B2 (en) | Substrate for accommodating passive component | |
CN100534263C (zh) | 电路板导电凸块结构及其制法 | |
JP7321009B2 (ja) | 配線基板、接合型配線基板及び配線基板の製造方法 | |
KR100764668B1 (ko) | 플립칩 접속용 기판 및 그 제조방법 | |
KR100234694B1 (ko) | 비지에이 패키지의 제조방법 | |
JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
JP4961572B2 (ja) | 半導体実装用基板 | |
JP2008227410A (ja) | 半導体装置およびその製造方法 | |
CN101110376A (zh) | 形成焊接凸块的方法及其刻蚀剂 | |
JPH09153519A (ja) | 半導体の実装構造 | |
US9345133B2 (en) | Printed circuit board and method of mounting components on the printed circuit board | |
JP2010034168A (ja) | 電子部品ハンダ付け方法 | |
JPH07263849A (ja) | 印刷回路基板 | |
JP3875407B2 (ja) | 半導体パッケージ | |
US6441477B2 (en) | Substrate mounting an integrated circuit package with a deformed lead | |
CN104124180A (zh) | 芯片封装结构的制作方法 | |
JP4137782B2 (ja) | リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器 | |
JP4906563B2 (ja) | 半導体装置及び配線基板、並びにそれらの製造方法 | |
JPH06216298A (ja) | リードフレームおよびその製造方法 | |
JP2010153751A (ja) | 半導体パッケージ | |
JP2006066811A (ja) | はんだ印刷用マスク、部品実装方法 | |
JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081015 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090129 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100908 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100908 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110817 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120229 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4961572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |