JPH0334495A - 印刷配線基板 - Google Patents
印刷配線基板Info
- Publication number
- JPH0334495A JPH0334495A JP16869589A JP16869589A JPH0334495A JP H0334495 A JPH0334495 A JP H0334495A JP 16869589 A JP16869589 A JP 16869589A JP 16869589 A JP16869589 A JP 16869589A JP H0334495 A JPH0334495 A JP H0334495A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead pad
- rows
- discontinuous
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は印刷配線基板に係り、特に狭ピッチで多リード
型電子部品を表面実−装するための印刷配線基板に関す
る。
型電子部品を表面実−装するための印刷配線基板に関す
る。
(従来の技術)
印刷配線基板の所定領域面に、第2図に平面的に示す如
く所要の配線パターンにそれぞれ接続するリードパッド
列1を形設しておき、たとえば四方向にリードピンを延
設させたパッケージ型素子(QFP型素子)を、搭載、
実装して実装回路装置を構成することが広く知られてい
る。しかして、この種の実装回路装置を構成するに当っ
ては、印刷配線基板2の所定領域面に形設しである前記
各リードパッド列1を成すリードパッドla上に半田ペ
ーストを印刷などにより予め被着させておき、四方向に
リードピンを延設させたパッケージ型IC素子(QFP
型I型巣C素子、位置決め搭載し、前記半田ペーストを
印刷被着した領域をレーザビームで照射走査して、所要
の半田付けを行っている。つまり、前記各リードパッド
列1を威すり一ドパッドla上に半田ペーストを印刷被
着させた後、これらリードパッド列aにQFP型I型巣
C素子−ド端子を位置合せして配設し、レーザビームを
矢印方向に照射走査し、前記半田ペーストを溶してリー
ド端子を対応するリートパットlaに半田付けして電気
的に接続している。
く所要の配線パターンにそれぞれ接続するリードパッド
列1を形設しておき、たとえば四方向にリードピンを延
設させたパッケージ型素子(QFP型素子)を、搭載、
実装して実装回路装置を構成することが広く知られてい
る。しかして、この種の実装回路装置を構成するに当っ
ては、印刷配線基板2の所定領域面に形設しである前記
各リードパッド列1を成すリードパッドla上に半田ペ
ーストを印刷などにより予め被着させておき、四方向に
リードピンを延設させたパッケージ型IC素子(QFP
型I型巣C素子、位置決め搭載し、前記半田ペーストを
印刷被着した領域をレーザビームで照射走査して、所要
の半田付けを行っている。つまり、前記各リードパッド
列1を威すり一ドパッドla上に半田ペーストを印刷被
着させた後、これらリードパッド列aにQFP型I型巣
C素子−ド端子を位置合せして配設し、レーザビームを
矢印方向に照射走査し、前記半田ペーストを溶してリー
ド端子を対応するリートパットlaに半田付けして電気
的に接続している。
(発明が解決しようとする課題)
しかし、電子機器類の小形化もしくは回路部品の小形化
が要求され、搭載、実装する電子部品、たとえばQFP
型IC素子も小形化や大容量化され、この小形化や大容
量化に伴いリード端子は多ビン化する一方、ピッチも狭
くなっている。こうした搭載、実装する電子部品の傾向
に対応して、実装用印刷配線基板2においても、リード
パッド列1を成す各リードパッドlaのピッチを狭く形
設している。ところで、前記多ビンで狭ピッチのリード
端子をレーザビームの照射走査によって、所定のリード
パッドlaに半田付けした場合、リードパッドlaが所
定方向に列状に並設されている領域(リードパッド列)
毎には問題ないが、それらリードパッド列1の間3、す
なわち四隅の不連続的な領域で基板2面が、前記レーザ
ビームの照射走査によって焼損されることがしばしば起
り、所望の実装回路装置を得られないこともある。こう
した不都合の解消策として、(a)リードパッド列1の
領域ではレーザビームの照射走査を行い四隅の不連続的
な領域3ではレーザビームの照射を一時的に停止させる
とか、(b)第3図に平面的に示すようにリードパッド
列1の領域は露出させ四隅の不連続的な領域3などが被
覆されるようなマスク4を用い、レーザの照射走査を行
うことが試みられている。しかし、これら(a)、(b
)の手段はシャッタ制御など操作やマスク合せなどが煩
雑となり、量産性が損われると言う不都合がある。
が要求され、搭載、実装する電子部品、たとえばQFP
型IC素子も小形化や大容量化され、この小形化や大容
量化に伴いリード端子は多ビン化する一方、ピッチも狭
くなっている。こうした搭載、実装する電子部品の傾向
に対応して、実装用印刷配線基板2においても、リード
パッド列1を成す各リードパッドlaのピッチを狭く形
設している。ところで、前記多ビンで狭ピッチのリード
端子をレーザビームの照射走査によって、所定のリード
パッドlaに半田付けした場合、リードパッドlaが所
定方向に列状に並設されている領域(リードパッド列)
毎には問題ないが、それらリードパッド列1の間3、す
なわち四隅の不連続的な領域で基板2面が、前記レーザ
ビームの照射走査によって焼損されることがしばしば起
り、所望の実装回路装置を得られないこともある。こう
した不都合の解消策として、(a)リードパッド列1の
領域ではレーザビームの照射走査を行い四隅の不連続的
な領域3ではレーザビームの照射を一時的に停止させる
とか、(b)第3図に平面的に示すようにリードパッド
列1の領域は露出させ四隅の不連続的な領域3などが被
覆されるようなマスク4を用い、レーザの照射走査を行
うことが試みられている。しかし、これら(a)、(b
)の手段はシャッタ制御など操作やマスク合せなどが煩
雑となり、量産性が損われると言う不都合がある。
[発明の構成]
(課題を解決するための手段)
本発明は上記事情に対処してなされたもので、所定の領
域面に面実装される電子部品用の狭ピッチのリードパッ
ド列が多角形に形設されて成る印刷配線基板において、
前記リードパッド列間の間隙部に捨てパターンを配設し
たことを特徴とするものである。
域面に面実装される電子部品用の狭ピッチのリードパッ
ド列が多角形に形設されて成る印刷配線基板において、
前記リードパッド列間の間隙部に捨てパターンを配設し
たことを特徴とするものである。
(作 用)
上記構成によれば、基板の所定領域面に多角形にたとえ
ば四角形に形設されている面実装電子部品用の狭ピッチ
のリードパッド列の不連続部、すなわち四隅部に捨てパ
ターン乃至ダミーパッドを特に設けである。このため、
四角形に形設されている狭ピッチのリードパッド列を不
連続部を含めて連続的にレーザビームで照射走査しても
、被照射走査領域は全体的に略−様に加熱されることに
なる。つまり、リードパッド列の不連続部である四隅部
は捨てパターンで被覆され、この捨てパターンによって
レーザビームの照射熱も吸収、遮断され基板面の焼損な
ど全面的に防止される。
ば四角形に形設されている面実装電子部品用の狭ピッチ
のリードパッド列の不連続部、すなわち四隅部に捨てパ
ターン乃至ダミーパッドを特に設けである。このため、
四角形に形設されている狭ピッチのリードパッド列を不
連続部を含めて連続的にレーザビームで照射走査しても
、被照射走査領域は全体的に略−様に加熱されることに
なる。つまり、リードパッド列の不連続部である四隅部
は捨てパターンで被覆され、この捨てパターンによって
レーザビームの照射熱も吸収、遮断され基板面の焼損な
ど全面的に防止される。
(実施例)
以下本発明に係る印刷配線基板の要部構成例を平面的に
示す第1図を参照して実施例を説明する。1は絶縁性基
板2の所定の領域面に四角形状に形設されたリードパッ
ド列で、このリードパッド列1は面実装する電子部品、
たとえばQFP型IC素子用のリード端子に対応して、
狭ピッチにリードパッドlaが略平行に配設された構成
を成している。また、5は前記多角形に形設(配設)さ
れた各リードパッド列1の不連続な領域3、つまり四隅
の間隙部に配設された捨てパターン(ダミーパターン)
であり、この捨てパターン5は両側に隣接するリードパ
ッド列1に対して、前記り一ドバッドlaのピッチ程度
離隔して設けられた構成を成している。
示す第1図を参照して実施例を説明する。1は絶縁性基
板2の所定の領域面に四角形状に形設されたリードパッ
ド列で、このリードパッド列1は面実装する電子部品、
たとえばQFP型IC素子用のリード端子に対応して、
狭ピッチにリードパッドlaが略平行に配設された構成
を成している。また、5は前記多角形に形設(配設)さ
れた各リードパッド列1の不連続な領域3、つまり四隅
の間隙部に配設された捨てパターン(ダミーパターン)
であり、この捨てパターン5は両側に隣接するリードパ
ッド列1に対して、前記り一ドバッドlaのピッチ程度
離隔して設けられた構成を成している。
次に上記本発明の印刷回路基板の製造例を説明する。た
とえば表面に銅箔層を有する多層型基板2を先ず用意し
、前記銅箔層に所要のエツチングマスクをかける。すな
わち、所要の表面回路パターン領域および搭載、実装す
る電子部品に対応したリードパッド列1を成す各リード
パッドla領域とともに前記リードパッド列1間に相当
する四隅の領域3にも捨てパターン5用にエツチングマ
スクを施す。このように所要のエツチング用のマスキン
グをたとえばフォトレジスト法でおこなった後、エツチ
ング処理、マスキングレジストの除去処理および洗浄、
乾燥処理などを順次施すことにより所望の印刷回路基板
を得ることができる。
とえば表面に銅箔層を有する多層型基板2を先ず用意し
、前記銅箔層に所要のエツチングマスクをかける。すな
わち、所要の表面回路パターン領域および搭載、実装す
る電子部品に対応したリードパッド列1を成す各リード
パッドla領域とともに前記リードパッド列1間に相当
する四隅の領域3にも捨てパターン5用にエツチングマ
スクを施す。このように所要のエツチング用のマスキン
グをたとえばフォトレジスト法でおこなった後、エツチ
ング処理、マスキングレジストの除去処理および洗浄、
乾燥処理などを順次施すことにより所望の印刷回路基板
を得ることができる。
なお、上記ではリードパッド列を四角形状に形設具備し
た表面実装用の印刷回路基板の例を示したが、リードパ
ッド列はたとえば五角形状などさらに多角形状であって
もよい。
た表面実装用の印刷回路基板の例を示したが、リードパ
ッド列はたとえば五角形状などさらに多角形状であって
もよい。
上記のように本発明に係る印刷回路基板においては、面
実装される電子部品の多ピン端子に対応するリードパッ
ドから成るリードパッド列とリードパッド列との不連続
領域(間隙部)に捨てパターン(ダミーパッド)が特に
付設しである。しかして、前記リードパッド列に順次連
続的にレーザビームを照射走査しても、リードパッド列
とり−ドパラド列との不連続領域(間隙部)は捨てパタ
ーンで被覆されている(基板は露出しいいない)ため、
前記レーザビームによって基板の焼損を起す恐れもなく
なる。かくして、基板上のり一ドパッドと搭載した電子
部品のリード端子とをレーザビーム照射走査により半田
付けする際も、シャッタの切り換えやマスクの位置合せ
などの繁雑さも大幅に低減し、実装回路装置の量産性に
も大きく寄与し得る。
実装される電子部品の多ピン端子に対応するリードパッ
ドから成るリードパッド列とリードパッド列との不連続
領域(間隙部)に捨てパターン(ダミーパッド)が特に
付設しである。しかして、前記リードパッド列に順次連
続的にレーザビームを照射走査しても、リードパッド列
とり−ドパラド列との不連続領域(間隙部)は捨てパタ
ーンで被覆されている(基板は露出しいいない)ため、
前記レーザビームによって基板の焼損を起す恐れもなく
なる。かくして、基板上のり一ドパッドと搭載した電子
部品のリード端子とをレーザビーム照射走査により半田
付けする際も、シャッタの切り換えやマスクの位置合せ
などの繁雑さも大幅に低減し、実装回路装置の量産性に
も大きく寄与し得る。
第1図は本発明に係る印刷回路基板の要部構成例を示す
平面図、第2図は従来、の印刷回路基板の要部構成例を
示す平面図、第3図は従来の印刷回路基板に電子部品を
搭載しレーザビームの照射走査により半田付けする態様
の一例を示す平面図である。 1・・・リードパッド列 la・・・リードパッド 2・・・印刷配線基板 3・・・リードパッド列間の間隙部 5・・・捨てパターン
平面図、第2図は従来、の印刷回路基板の要部構成例を
示す平面図、第3図は従来の印刷回路基板に電子部品を
搭載しレーザビームの照射走査により半田付けする態様
の一例を示す平面図である。 1・・・リードパッド列 la・・・リードパッド 2・・・印刷配線基板 3・・・リードパッド列間の間隙部 5・・・捨てパターン
Claims (1)
- 所定の領域面に面実装される電子部品用の狭ピッチのリ
ードパッド列が多角形に形設されて成る印刷配線基板に
おいて、前記リードパッド列間の間隙部に捨てパターン
を配設したことを特徴とする印刷配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16869589A JPH0334495A (ja) | 1989-06-30 | 1989-06-30 | 印刷配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16869589A JPH0334495A (ja) | 1989-06-30 | 1989-06-30 | 印刷配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0334495A true JPH0334495A (ja) | 1991-02-14 |
Family
ID=15872750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16869589A Pending JPH0334495A (ja) | 1989-06-30 | 1989-06-30 | 印刷配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0334495A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5184478A (en) * | 1990-08-27 | 1993-02-09 | Nippondenso Co., Ltd. | Refrigerant apparatus |
JP2008288464A (ja) * | 2007-05-18 | 2008-11-27 | Tamura Seisakusho Co Ltd | 半導体実装用基板 |
-
1989
- 1989-06-30 JP JP16869589A patent/JPH0334495A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5184478A (en) * | 1990-08-27 | 1993-02-09 | Nippondenso Co., Ltd. | Refrigerant apparatus |
JP2008288464A (ja) * | 2007-05-18 | 2008-11-27 | Tamura Seisakusho Co Ltd | 半導体実装用基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3353508B2 (ja) | プリント配線板とこれを用いた電子装置 | |
JP4962217B2 (ja) | プリント配線基板及び電子装置製造方法 | |
JPH0334495A (ja) | 印刷配線基板 | |
JPH10335795A (ja) | プリント基板 | |
JP2000174410A (ja) | 電子部品の実装構造および電子部品の実装方法 | |
JPH03225998A (ja) | 表面実装部品の電極形成方法 | |
JP3656307B2 (ja) | 混成集積回路装置およびその製造方法 | |
JP2002223062A (ja) | プリント配線基板のパッド形状 | |
JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
KR101851455B1 (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지 | |
JPH04373156A (ja) | クリーム半田接続方法 | |
JPH04243187A (ja) | プリント基板 | |
JP2783968B2 (ja) | 回路部品の実装方法 | |
JP2006313792A (ja) | プリント配線基板 | |
JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
JPH04264795A (ja) | チップ部品搭載パッド | |
JP2606304B2 (ja) | クリーム半田印刷方法 | |
JPH0611531Y2 (ja) | 回路基板装置 | |
JP2554012Y2 (ja) | 表面実装用回路基板 | |
JP2528436B2 (ja) | 回路基板装置の製造方法 | |
JPH0828556B2 (ja) | プリント回路基板 | |
JP2003051664A (ja) | チップ部品の取付構造 | |
JPH0265295A (ja) | プリント基板 |