KR101851455B1 - 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지 - Google Patents

인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지 Download PDF

Info

Publication number
KR101851455B1
KR101851455B1 KR1020160102167A KR20160102167A KR101851455B1 KR 101851455 B1 KR101851455 B1 KR 101851455B1 KR 1020160102167 A KR1020160102167 A KR 1020160102167A KR 20160102167 A KR20160102167 A KR 20160102167A KR 101851455 B1 KR101851455 B1 KR 101851455B1
Authority
KR
South Korea
Prior art keywords
pads
mask
size
land
mask patterns
Prior art date
Application number
KR1020160102167A
Other languages
English (en)
Other versions
KR20180017791A (ko
Inventor
김동수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160102167A priority Critical patent/KR101851455B1/ko
Publication of KR20180017791A publication Critical patent/KR20180017791A/ko
Application granted granted Critical
Publication of KR101851455B1 publication Critical patent/KR101851455B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

인쇄회로기판의 제조 방법은 제1 및 제2 패드를 포함하는 베이스기판 상에 절연막을 형성하며, 노광마스크를 이용하여 제1 및 제2 패드 상에 제1 및 제2 랜드영역을 형성한다. 노광마스크는 제1 및 제2 패드에 대응하는 제3 및 제4 마스크패턴 각각의 사이즈보다 작은 사이즈를 갖는 제1 및 제2 마스크패턴을 포함할 수 있다.

Description

인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지{Printed Circuit Board, method of manufacturing the same and electronic device package}
본 발명은 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지에 관한 것이다.
표면실장기술(SMT: Surface Mounting Technology)는 기판의 양면의 표면 위에 전자부품(SMD: Surface Mounting Device)을 접합하여 전기적으로 도통되도록 회로를 구성할 때 적용되는 접합 기술의 총칭이다.
이러한 표면실장기술을 이용하는 경우, 다음과 같은 장점이 있다.
우선, 초소형 기기의 실형이 가능하다는 점이다. 양면실장 등의 고밀도 실장으로 보다 장착면적이 축소되는 등 빈 간에 새로운 회로기능이 부가될 수 있어 세트의 초소형화 및 부가가치의 확대가 가능하다.
또한, 리드가 없는 구조로 되어 있기 때문에 회로 결선 단축이 가능하여 불필요한 부유(parasitic) 캐패시터가 감소하여 고주파특성이 향상되며, 납 내열성을 고려하여 설계되기 때문에 일반 부품에 비하여 열 신뢰성이 우수하고 내진성이 높다.
도 1a 및 도 1b는 종래의 전자부품이 실장되기 위한 인쇄회로기판을 도시한 평면도 및 단면도다.
도 1a 및 도 1b에 도시한 바와 같이, 베이스기판(100) 상에 회로패턴(103)과 절연층(105)이 형성된다.
베이스기판(100) 중 회로패턴(103)을 제외한 나머지 영역은 모두 절연층(105)으로 덮혀진다.
회로패턴(103)이 노출되도록 하기 위해 노광 및 현상 공정이 수행된다.
도 2에 도시한 바와 같이, 노광시의 노광 마진 등을 감안한 공차(+d)를 반영하여 노출 영역에 대응하는 원래의 마스크패턴(107)보다 더 큰 확장 마스크패턴(108)으로 노광마스크(106)가 설계된다.
확장 마스크패턴(108)은 공차(+d)가 적용되어 원래의 마스크패턴(107)의 사이즈보다 크다.
도 3a 및 모 3b에 도시한 바와 같이 노광마스크(106)가 베이스기판(100)의 정위치에 위치되지 않게 되는 얼라인 오차, 즉 미스얼라인(misalign) 상태에서 노광되는 경우, 원래의 마스크패턴(107)보다 큰 확장 마스크패턴(108)으로 인해 회로패턴(103)의 일부뿐만 아니라 베이스기판(100)의 일부도 노출 영역으로 노출되게 된다. 노출 영역은 절연층(105)이 제거되어 노출된 영역으로서, 랜드영역으로 명명된다. 또한, 랜드영역에 의해 노출된 베이스기판(100) 상의 절연층(105)과 회로패턴(103) 사이의 공간이 오차공간(110)으로 명명된다.
이와 같이 오차공간(110)이 존재하는 상태에서, 도 4a 및 도 4b에 도시한 바와 같이 이후 공정에 의해 크림솔더(cream solder, 112)가 인쇄되고 전자부품(114)이 실장된 후 크림솔더(112)가 경화된다.
전자부품(114)의 양 전극이 실장되기 위해 양 전극에 대응되어 2개의 랜드영역이 형성된다. 2개의 랜드영역 중에서 하나의 랜드영역 상에서는 크림솔더(112)가 오차공간(110)으로 확장되는데 반해, 다른 랜드영역 상에서는 크림솔더(112)가 랜드영역 상에만 존재하는 경우, 양 크림솔더(112)의 표면장력에 차이가 발생하게 된다.
즉, 왼쪽의 크림솔더(112)의 표면장력이 오른쪽의 크림솔더(112)의 표면장력보다 더 큰 경우, 왼쪽의 크림솔더(112)가 전자부품(114)을 당기게 되어 전자부품(114)이 왼쪽으로 이동되게 되어 결국 전자부품(114)이 왼쪽의 크림솔더(112) 상에 직립하게 되는 맨하탄(Tombstone) 불량과 같은 솔더 불량이 발생된다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
본 발명의 다른 목적은 솔더 불량을 방지할 수 있는 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지을 제공한다.
본 발명의 또 다른 목적은 납 불량을 방지할 수 있는 인쇄회로기판 및 전자부품 패키지 을 제공한다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 인쇄회로기판의 제조 방법은, 제1 및 제2 패드를 포함하는 베이스기판 상에 절연막을 형성하는 단계; 및 노광마스크를 이용하여 상기 제1 및 제2 패드 상에 제1 및 제2 랜드영역을 형성하는 단계를 포함한다. 상기 노광마스크는 상기 제1 및 제2 패드에 대응하는 제3 및 제4 마스크패턴 각각의 사이즈보다 작은 사이즈를 갖는 제1 및 제2 마스크패턴을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 인쇄회로기판은 상기 제1 및 제2 솔더 각각의 내측과 측면에 의해 형성되는 제1 및 제2 모서리 중 적어도 하나 이상이 라운드 형상을 갖는다.
본 발명의 또 다른 측면에 따르면, 전자부품 패키지는, 상기 제조 방법에 의해 제조된 인쇄회로기판; 및 상기 제1 및 제2 솔더를 매개로 하여 상기 제1 및 제2 패드에 실장되는 전자부품을 포함한다.
본 발명에 따른 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 베이스기판 상에 형성된 제1 및 제2 패드 각각에 대응하는 제3 및 제4 마스크패턴보다 작은 제1 및 제2 마스크패턴을 갖는 노광마스크를 이용하여 절연막을 제거하여 제1 및 제2 패드 상에 제1 및 제2 랜드영역을 형성할 수 있다. 이에 따라, 제1 및 제2 랜드영역이 항상 제1 및 제2 패드 상에 형성되도록 하여 제1 및 제2 랜드영역 각각에 형성되는 크림솔더의 표면장력을 동일하게 하여 후 공정에 의해 베이스기판 상에 전자부품이 실장될 때 전자부품이 기립하여 제1 및 제2 패드 중 하나의 패드 상에 위치되는 맨하탄 불량을 방지할 수 있다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 제1 및 제2 랜드영역에 의해 노출되는 제1 및 제2 패드 각각에 제1 및 제2 크림솔더가 형성되되, 제1 및 제2 크림솔더 각각의 내측과 측면에 의해 형성되는 제1 및 제2 모서리 각각을 라운드 형상을 갖도록 하여 줄 수 있다. 이와 같이 제1 및 제2 크림솔더 각각의 제1 및 제2 모서리 각각이 라운드 형상을 가지므로, 납 볼 불과 같은 솔더 불량을 방지할 수 있다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1a 및 도 1b는 종래의 전자부품이 실장되기 위한 인쇄회로기판을 도시한 평면도 및 단면도다.
도 2는 종래의 노광용 마스크를 도시한다.
도 3a 및 도 3b는 종래에 노광 공정시 얼라인 오차로 인해 오차공간이 형성된 모습을 도시한다.
도 4는 전자부품의 실장시 맨하탄 불량이 발생되는 모습을 도시한다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 공정을 설명하는 도면이다.
도 10은 도 5 내지 도 9에 의해 제조된 인쇄회로기판에 전자부품이 실장된 전자부품 패키지를 도시한다.
도 11a 및 도 11b는 인쇄회로기판이나 노광마스크로 인한 미스얼라인 상태에서 노광 공정 수행 후 현상 공정에 의해 형성된 랜드영역을 도시한 평면도 및 단면도이다.
도 12는 종래에 크림솔더로 인한 납 볼(ball) 불량을 설명하는 도면이다.
도 13은 본 발명에서 납 볼 불량을 방지하기 위한 크림솔더 구조를 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 공정을 설명하는 도면이다.
도 5a 및 도 5b에 도시한 바와 같이, 베이스기판(11) 상에 제1 및 제2 회로패턴(13a, 13b)이 형성될 수 있다. 제1 및 제2 회로패턴(13a, 13b)의 단부 각각에는 제1 및 제2 패드(15a, 15b)가 형성될 수 있다. 도 5b는 도 5a의 A-A라인을 따라 절단한 단면도이다.
제1 및 제2 패드(15a, 15b) 각각은 이후에 설명될 전자부품(도 10의 45)의 제1 및 제2 전극(도 10의 43a, 43b)에 전기적으로 접속될 수 있다.
구체적으로, 먼저 베이스기판(11)의 전면 상에 도전막이 코팅될 수 있다. 도전막은 구리나 구리 합금를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
이후 패터닝 공정, 즉 포토그라피(photolithography) 공정에 의해 제1 및 제2 회로패턴(13a, 13b) 및 제1 및 제2 패드(15a, 15b)가 형성될 수 있다.
예컨대, 도전막 상에 패턴마스크가 위치된 후 노광 공정이 수행되고 현상됨으로써, 제1 및 제2 회로패턴(13a, 13b) 및 제1 및 제2 패드(15a, 15b)가 형성될 수 있다.
제1 및 제2 패드(15a, 15b) 각각은 사각 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제1 및 제2 패드(15a, 15b) 각각의 폭은 제1 및 제2 회로패턴(13a, 13b) 각각의 폭보다 클 수 있다. 이와 같이 제1 및 제2 패드(15a, 15b) 각각의 폭(또는 면적)을 크게 하는 것은 전자부품(도 10의 45)의 제1 및 제2 전극(도 10의 43a, 43b)과의 접촉 면적을 극대화하여 전기 저항을 최소화하여 전기 신호의 손실을 줄이기 위함이다.
도 6a 및 도 6b에 도시한 바와 같이, 제1 및 제2 회로패턴(13a, 13b) 및 제1 및 제2 패드(15a, 15b)를 포함하는 베이스기판(11)의 전체 영역 상에 절연막(17)이 도포될 수 있다. 절연막(17)은 절연 물질, 예컨대 PSR 잉크 재질을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
절연막(17)은 제1 및 제2 회로패턴(13a, 13b) 사이나 이들 회로패턴(13a, 13b)과 다른 회로패턴 사이의 전기적인 쇼트를 방지하기 위해 형성될 수 있다.
도 7a 및 도 7b에 도시한 바와 같이, 절연막(17) 상에 노광마스크(19)가 위치될 수 있다.
노광마스크(19)는 이후에 설명될 제1 및 제2 랜드영역(도 8의 31a, 31b)을 형성하기 위해 사용될 수 있다.
노광마스크(19)는 제1 및 제2 패드(15a, 15b)의 사이즈 각각보다 적어도 작은 사이즈를 갖는 제1 및 제2 마스크패턴(21a, 21b)을 가질 수 있다. 제1 및 제2 마스크패턴(21a, 21b) 각각의 사이즈는 동일할 수 있다.
제1 및 제2 마스크패턴(21a, 21b)은 노광 공정시 광이 투과되지 않는 영역일 수 있다. 따라서, 제1 및 제2 마스크패턴(21a, 21b)에 대응되는 절연막(17)은 광이 입사되지 않기 때문에 광에 의한 경화가 발생되지 않게 된다. 따라서, 제1 및 제2 마스크패턴(21a, 21b)에 대응되는 절연막(17)은 나중에 현상 공정에 의해 제거되고, 절연막(17)이 제거된 영역이 제1 및 제2 랜드영역(도 8의 31a, 31b)으로 정의될 수 있다.
본 발명에서는 제1 및 제2 패드(15a, 15b)의 사이즈 각각에 대응되는 제3 및 제4 마스크패턴(23a, 23b)보다 작은 사이즈를 갖는 제1 및 제2 마스크패턴(21a, 21b)이 노광마스크(19)에 구비될 수 있다. 이처럼 제1 및 제2 패드(15a, 15b)의 사이즈 각각보다 작은 사이즈를 갖는 제1 및 제2 마스크패턴(21a, 21b)에 의해 적어도 제1 및 제2 패드(15a, 15b)의 사이즈 각각보다 작은 사이즈를 갖는 제1 및 제2 랜드영역(도 8의 31a, 31b)이 형성될 수 있다.
종래에서는 노광 오차로 인한 공차를 고려하여 원래의 마스크패턴의 사이즈보다 확장 마스크패턴으로 노광을 수행하였다. 이때, 확장 마스크패턴은 원래의 마스크패턴에 대해 +공차(+d)를 가진다고 할 수 있다. +공차(+d)란 확장 마스크패턴이 원래의 마스크패턴의 테두리로부터 외부 측방향으로 확대됨을 의미할 수 있다.
이에 반해, 본 발명에서는 맨하탄 불량을 방지하기 위해 제1 및 제2 패드(15a, 15b) 각각의 사이즈 또는 제3 및 제4 마스크패턴(23a, 23b) 각각의 사이즈보다 적어도 작은 사이즈를 갖는 제1 및 제2 마스크패턴(21a, 21b)으로 노광 공정을 수행할 수 있다.
이때, 제1 및 제2 마스크패턴(21a, 21b) 각각은 제3 및 제4 마스크패턴(23a, 23b) 각각 또는 제1 및 제2 패드(15a, 15b) 각각에 대해 -공차(-d)를 가진다고 할 수 있다.
-공차(-d)란 제3 및 제4 마스크패턴(23a, 23b) 각각 또는 제1 및 제2 패드(15a, 15b) 각각의 테두리로부터 내부 측방향으로 축소됨을 의미할 수 있다. 제1 및 제2 마스크패턴(21a, 21b) 각각은 제3 및 제4 마스크패턴(23a, 23b) 각각 또는 제1 및 제2 패드(15a, 15b) 각각의 테두리로부터 내측 방향을 따라 예컨대, 0.02mm 내지0.10mm로 축소될 수 있다.
0.02mm이하인 경우, 노광 오차로 인해 제1 및 제2 패드(15a, 15b) 각각을 벗어난 절연막(17)이 노광 및 현상되어 제1 및 제2 패드(15a, 15b) 각각뿐만 아니라 베이스기판(11) 일부가 노출된 랜드영역이 형성될 수 있다.
0.10mm 이상인 경우, 제1 및 제2 패드(15a, 15b) 각각이 노출된 제1 및 제2 랜드영역 각각의 사이즈가 작아지게 되어, 궁극적으로 제1 및 제2 패드(15a, 15b) 각각과 전자부품(도 10의 45)의 제1 및 제2 전극(도 10의 43a, 43b) 간의 접촉면적이 작아져 전기 저항 증가로 인한 전기 신호의 손실이 증가될 수 있다.
바람직하게는, 제1 및 제2 마스크패턴(21a, 21b) 각각은 제3 및 제4 마스크패턴(23a, 23b) 각각 또는 제1 및 제2 패드(15a, 15b) 각각의 테두리로부터 내측 방향을 따라 예컨대, 0.03m 내지0.06mm로 축소될 수 있다.
이에 따라, 노광 공정이 수행되고 현상 공정에 의해 제1 및 제2 패드(15a, 15b) 각각의 사이즈 또는 제3 및 제4 마스크패턴(23a, 23b) 각각의 사이즈보다 작은 사이즈를 갖는 제1 및 제2 랜드영역(도 8의 31a, 31b)이 형성될 수 있다.
이와 같이, 제1 및 제2 패드(15a, 15b) 각각의 사이즈 또는 제3 및 제4 마스크패턴(23a, 23b) 각각의 사이즈보다 적어도 작은 사이즈를 갖는 제1 및 제2 마스크패턴(21a, 21b)으로 노광 공정을 수행될 수 있다. 이러한 경우, 도 11a 및 도 11b에 도시한 바와 같이, 미스얼라인에 의해 노광마스크(19)가 베이스기판(11)의 정위치에 위치되지 않은 상태에서 노광 공정이 수행되더라도, 노광 영역이 제1 및 제2 패드(15a, 15b)를 벗어나지 않게 되므로, 항상 제1 및 제2 패드(15a, 15b) 상에 제1 및 제2 랜드영역(도 8의 31a, 31b)이 형성될 수 있다.
다시 도 8a 및 도 8b에 도시한 바와 같이, 노광마스크(19)를 대상으로 노광 공정이 수행됨으로써, 제1 및 제2 패드(15a, 15b) 상에 제1 및 제2 랜드영역(31a, 31b)이 형성될 수 있다.
구체적으로, 노광 공정에 의해 광이 노광마스크(19)의 제1 및 제2 마스크패턴(21a, 21b)을 제외한 나머지 영역을 투과하여 절연막(17)으로 입사될 수 있다. 광이 입사된 절연막(17)은 경화되고, 광이 입사되지 않은 절연막(17), 즉 제1 및 제2 마스크패턴(21a, 21b)에 대응되는 절연막(17)은 경화되지 않게 된다.
이후, 현상 공정에 의해 제1 및 제2 마스크패턴(21a, 21b)에 대응되는 절연막(17)이 제거되어 제1 및 제2 패드(15a, 15b) 상에 제1 및 제2 랜드영역(31a, 31b)이 형성될 수 있다. 아울러, 광이 입사되어 경화된 절연막(17)은 절연층(17a)이 된다.
제1 및 제2 랜드영역(31a, 31b) 각각의 사이즈가 제1 및 제2 패드(15a, 15b) 각각의 사이즈보다 작기 때문에 절연층(17a)의 일부 영역이 제1 및 제2 패드(15a, 15b)의 상면 일부에 형성될 수 있다.
제1 및 제2 랜드영역(31a, 31b)은 절연층(17a)이 제거되거나 관통된 개구영역일 수 있다. 제1 및 제2 랜드영역(31a, 31b) 각각에 구비된 제1 및 제2 패드(15a, 15b)는 이후에 설명되는 전자부품(도 10의 45)의 제1 및 제2 전극(도 10의 43a, 43b)과 전기적으로 접속될 수 있다.
제1 및 제2 랜드영역(31a, 31b) 각각의 사이즈가 제1 및 제2 패드(15a, 15b) 각각의 사이즈보다 작다. 제1 및 제2 마스크패턴(21a, 21b) 각각의 사이즈가 동일하므로, 제1 및 제2 마스크패턴(21a, 21b)에 의해 노광 공정이 수행되어 형성된 제1 및 제2 랜드영역(31a, 31b)의 각각의 사이즈 또한 동일할 수 있다.
도 9a 및 도 9b에 도시한 바와 같이, 제1 및 제2 랜드영역(31a, 31b)에 제1 및 제2 크림솔더(33a, 33b)가 인쇄될 수 있다. 제1 및 제2 크림솔더(33a, 33b)의 인쇄에는 도시되지 않은 메탈마스크가 이용될 수 있다.
메탈마스크는 제1 및 제2 크림솔더(33a, 33b)가 제1 및 제2 랜드영역(31a, 31b)에만 인쇄되고 절연층(17a) 상에는 인쇄되지 않도록 한다. 예컨대, 메탈마스크의 제1 및 제2 랜드영역(31a, 31b)에 대응되는 부분은 제1 및 제2 개구를 가질 수 있다. 따라서, 메탈마스크의 제1 및 제2 개구 각각을 통해 제1 및 제2 크림솔더(33a, 33b)가 제1 및 제2 랜드영역(31a, 31b)에 인쇄될 수 있다.
본 발명에서 크림솔더는 당 업계에서 널리 사용되는 용어로서, 크림솔더 대신에 솔더나 솔더패턴으로 명명될 수도 있다.
이와 같이, 베이스기판(11) 상에 제1 및 제2 회로패턴(13a, 13b), 제1 및 제2 패드(15a, 15b), 절연층(17a) 및 제1 및 제2 크림솔더(33a, 33b)가 형성된 인쇄회로기판이 제조될 수 있다.
따라서, 본 발명의 인쇄회로기판은 베이스기판(11) 상에 제1 및 제2 회로패턴(13a, 13b), 제1 및 제2 패드(15a, 15b), 절연층(17a) 및 제1 및 제2 크림솔더(33a, 33b)을 모두 포함하는 제품으로 출고될 수 있다.
다른 예로서, 본 발명의 인쇄회로기판은 베이스기판(11) 상에 제1 및 제2 회로패턴(13a, 13b), 제1 및 제2 패드(15a, 15b), 절연층(17a) 및 제1 및 제2 크림솔더(33a, 33b) 중에서 제1 및 제2 크림솔더(33a, 33b)가 없는 상태의 제품으로도 출고될 수 있지만, 이에 대해서는 한정하지 않는다.
이와 같이 제1 및 제2 크림솔더(33a, 33b)가 포함된 인쇄회로기판을 대상으로 후속 공정을 진행하여 전자부품 패키지가 제조될 수 있다.
도 10은 도 5 내지 도 9에 의해 제조된 인쇄회로기판에 전자부품이 실장된 전자부품 패키지를 도시한다.
도 10에 도시한 바와 같이, 전자부품(45)이 제1 및 제2 랜드영역(31a, 31b)에 의해 노출된 제1 및 제2 패드(15a, 15b)에 실장될 수 있다.
구체적으로, 전자부품(45)은 연산 및/또는 처리 기능을 갖는 몸체(41)와 몸체(41)의 양단에 연결된 제1 및 제2 전극(43a, 43b)을 포함할 수 있다. 제1 및 제2 전극(43a, 43b) 각각은 다수로 구비될 수 있다.
예컨대, 제1 전극(43a)이 입력단자이고 제2 전극(43b)이 출력단자일 수 있다. 예컨대, 제1 전극(43a)을 통해 외부로부터 입력신호가 입력되고, 이 입력신호가 몸체(41)에 의해 연산 및/또는 처리된 후 제2 전극(43b)을 통해 출력신호로서 출력될 수 있다.
예컨대, 전자부품(45)의 제1 전극(43a)이 제1 랜드영역(31a, 31b)에 의해 노출된 제1 패드(15a)에 접속되고, 전자부품(45)의 제2 전극(43b)이 제2 랜드영역(31a, 31b)에 의해 노출된 제2 패드(15b)에 접속될 수 있다.
구체적으로, 전자부품(45)의 제1 전극(43a)은 제1 랜드영역(31a, 31b)에 형성된 제1 크림솔더(33a)를 매개로 하여 제1 패드(15a)에 접속되고, 전자부품(45)의 제2 전극(43b)은 제2 랜드영역(31a, 31b)에 형성된 제2 크림솔더(33b)를 매개로 하여 제2 패드(15b)에 접속될 수 있다.
제1 및 제2 크림솔더(33a, 33b)는 전기적 전도성이 우수한 금속물질, 예컨대 납, 주석, 은 중 적어도 하나 이상을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
더욱 구체적으로, 전자부품(45)의 제1 및 제2 전극(43a, 43b) 각각이 제1 및 제2 랜드영역(31a, 31b)에 의해 노출된 제1 및 제2 패드(15a, 15b) 상에 위치된 후, 전자부품(45)의 가열 공정에 의해 제1 및 제2 크림솔더(33a 33b)가 용융되면서 제1 및 제2 전극(43a, 43b) 각각은 제1 및 제2 크림솔더(33a, 33b)를 관통하여 제1 및 제2 패드(15a, 15b)와 전기적으로 접촉될 수 있다. 이후, 냉각 공정에 의해 제1 및 제2 크림솔더(33a, 33b)가 경화되고, 제1 및 제2 크림솔더(33a, 33b)에 의해 전자부품(45)의 제1 및 제2 전극(43a, 43b) 각각이 제1 및 제2 패드(15a, 15b)에 단단히 고정될 수 있다.
한편, 도 9a에 도시한 바와 같이, 제1 및 제2 크림솔더(33a, 33b) 각각이 사각 형상으로 인쇄되는 경우, 도 12에 도시한 바와 같이 사각 형상의 모서리 등으로부터 납 볼 등이 이탈되어 주변의 회로패턴과의 전기적인 쇼트나 주변 회로패턴의 오염을 유발시키는 납 볼 불량이 발생될 수 있다.
본 발명에서는 제1 및 제2 크림솔더(33a, 33b) 각각의 형상을 구조를 변경하여 납 볼 불량을 방지할 수 있다.
도 13은 본 발명에서 납 볼 불량을 방지하기 위한 크림솔더 구조를 도시한 도면이다.
도 13에서, 제1 및 제2 크림솔더(33a, 33b)가 가로 방향, 즉 x축 방향을 따라 서로 마주 보게 배치될 때, 서로 마주보는 제1 및 제2 크림솔더(33a, 33b)의 테두리는 내측이라 명명되고 그 내측의 반대면 테두리를 외측이라 명명될 수 있다.
세로 방향 즉, y축은 가로 방향, 즉 x축 방향에 수직일 수 있다. y축 방향, 즉 측면에서 보았을 때의 제1 및 제2 크림솔더(33a, 33b) 각각의 폭(제1 폭이라 함)을 W1이라 하고, x축 방향, 즉 내측에서 보았을 때의 제1 및 제2 크림솔더(33a, 33b) 각각의 폭(제2 폭이라 함)을 W2라 한다.
이러한 경우, 제1 및 제2 크림솔더(33a, 33b) 각각의 내측과 측면에 의해 형성되는 양 모서리(41, 43)는 라운드 형상을 가질 수 있다.
예컨대, 양 모서리(41, 43) 각각은 제1 폭의 W1/2과 제2 폭의 W2/2 사이에서 형성될 수 있다. 바람직하게는 양 모서리(41, 43) 각각은 제1 폭의 W1/3과 제2 폭의 W2/3 사이에서 형성될 수 있다.
본 발명은 제1 및 제2 크림솔더(33a, 33b) 각각의 내측과 측면에 의해 형성되는 양 모서리(41, 43)는 라운드 형상으로 형성함으로써, 납 볼 불량을 방지할 수 있다.
도 13에서는 제1 및 제2 크림솔더(33a, 33b) 각각의 내측과 측면에 의해 형성되는 양 모서리(41, 43)에만 라운드 형상이 형성되고 있지만, 제1 및 제2 크림솔더(33a, 33b) 각각의 외측과 측면에 의해 형성되는 양 모서리 또한 라운드 형상으로 형성될 수도 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
11: 베이스기판
13a, 13b: 회로패턴
15a, 15b: 패드
17: 절연막
17a: 절연층
19: 노광마스크
21a, 21b, 23a, 23b: 마스크패턴
31a, 31b: 랜드영역
33a, 33b: 크림솔더
41: 몸체
43a, 43b: 전극
45: 전자부품

Claims (12)

  1. 제1 및 제2 패드를 포함하는 베이스기판 상에 잉크 재질을 포함하는 절연막을 형성하는 단계;
    상기 제1 및 제2 패드에 대응하는 제1 및 제2 마스크패턴을 포함하는 노광마스크를 이용한 노광 공정을 수행하여 상기 노광마스크의 상기 제1 및 제2 마스크패턴을 통과되지 않은 광에 의해 경화되지 않은 상기 절연막이 현상 공정을 수행하여 제거되어 정의되는 제1 및 제2 랜드영역을 형성하는 단계 - 상기 제1 및 제2 랜드영역 각각은 상기 제1 및 제2 패드 각각의 제1 사이즈보다 작은 제2 사이즈를 가짐-; 및
    상기 제1 및 제2 랜드영역에 제1 및 제2 솔더를 인쇄하는 단계;를 포함하고,
    상기 노광마스크는 상기 제1 및 제2 패드 각각의 상기 제1 사이즈보다 작은 제3 사이즈를 갖는 제1 및 제2 마스크패턴을 포함하고,
    상기 제1 및 제2 마스크패턴 각각은 상기 제1 및 제2 패드 각각의 에지로부터 내측 방향을 따라 0.02mm 내지0.08mm로 축소되고,
    상기 제1 및 제2 랜드영역 각각의 상기 제2 사이즈는 상기 제1 및 제2 마스크패턴 각각의 상기 제3 사이즈에 대응되고,
    상기 제1 및 제2 솔더 각각의 서로 마주보는 내측과 상기 내측의 양측 각각으로부터 이어지는 제1 및 제2 측면으로 정의될 때, 상기 제1 및 제2 솔더 각각의 상기 내측과 상기 제1 및 제2 솔더 각각의 상기 제1 측면에 의해 형성되는 제1 모서리 및 상기 제1 및 제2 솔더 각각의 상기 내측과 상기 제1 및 제2 솔더 각각의 상기 제2 측면에 의해 형성되는 제2 모서리 중 적어도 하나 이상은 라운드 형상을 가지며,
    상기 제1 및 제2 모서리 중 적어도 하나 이상은 W1/2과 W2/2 사이에 형성되고,
    W1은 측면에서 보았을 때의 상기 제1 및 제2 솔더 각각의 폭이고,
    W2는 내측에서 보았을 때의 상기 제1 및 제2 솔더 각각의 폭인 인쇄회로기판의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 및 제2 마스크패턴 각각의 사이즈는 동일한 인쇄회로기판의 제조 방법.
  3. 제1항에 있어서,
    상기 절연막 중에서 상기 제1 및 제2 랜드영역을 제외한 나머지 영역은 절연층이 되는 인쇄회로기판의 제조 방법.
  4. 제3항에 있어서,
    상기 절연층의 일부는 상기 제1 및 제2 패드의 상면 일부에 형성되는 인쇄회로기판의 제조 방법.
  5. 제1항에 있어서,
    상기 제1 및 제2 마스크패턴은 -공차를 갖는 인쇄회로기판의 제조 방법.
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 및 제2 랜드영역 각각의 사이즈는 동일한 인쇄회로기판의 제조 방법.
  8. 제1항에 있어서,
    상기 노광마스크가 상기 베이스기판의 정위치에 위치되지 않은 상태에서 노광 및 현상 공정이 수행되는 경우, 상기 제1 및 제2 랜드영역 각각은 상기 제1 및 제2 패드 상에 형성되는 인쇄회로기판의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020160102167A 2016-08-11 2016-08-11 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지 KR101851455B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160102167A KR101851455B1 (ko) 2016-08-11 2016-08-11 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160102167A KR101851455B1 (ko) 2016-08-11 2016-08-11 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지

Publications (2)

Publication Number Publication Date
KR20180017791A KR20180017791A (ko) 2018-02-21
KR101851455B1 true KR101851455B1 (ko) 2018-04-24

Family

ID=61524785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160102167A KR101851455B1 (ko) 2016-08-11 2016-08-11 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지

Country Status (1)

Country Link
KR (1) KR101851455B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080208A (ja) * 2004-09-08 2006-03-23 Matsushita Electric Ind Co Ltd メタルマスク開口部構造
JP2010129723A (ja) * 2008-11-27 2010-06-10 Shinko Electric Ind Co Ltd ビアホールの形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080208A (ja) * 2004-09-08 2006-03-23 Matsushita Electric Ind Co Ltd メタルマスク開口部構造
JP2010129723A (ja) * 2008-11-27 2010-06-10 Shinko Electric Ind Co Ltd ビアホールの形成方法

Also Published As

Publication number Publication date
KR20180017791A (ko) 2018-02-21

Similar Documents

Publication Publication Date Title
JP4962217B2 (ja) プリント配線基板及び電子装置製造方法
US9277648B2 (en) Printed wiring board and information processing apparatus
WO2017002720A1 (ja) 電子装置
US11096285B2 (en) Electronic circuit substrate
US20170339793A1 (en) Flexible substrate, flexible substrate-attached component, and manufacturing method of flexible substrate-attached component
KR101851455B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지
JP4274264B2 (ja) モジュールの製造方法
JP4273918B2 (ja) モジュールの製造方法
JP2007250815A (ja) フレキシブルプリント基板及びそれを用いた電子部品実装回路
WO2012172890A1 (ja) プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法
JP2007123531A (ja) プリント配線基板及びこれを用いたプリント回路基板
JP2020047799A (ja) プリント基板の構造
JP2004207287A (ja) はんだ付け用ランド、プリント配線基板
US11058008B2 (en) PCB panel, PCB, and manufacturing method
JP2005085807A (ja) 配線基板およびその製造方法、電気光学装置、電子機器
JPH098444A (ja) 電子回路装置
US20170280569A1 (en) Extended pads to ease rework for btc and bga type technology
JP2009111410A (ja) モジュール
JP2007116039A (ja) 回路基板
JP2003051664A (ja) チップ部品の取付構造
JP2007116040A (ja) 回路基板
JP2005251857A (ja) プリント基板及びプリント基板の製造方法
JP2002299782A (ja) 回路基板
JPH06152114A (ja) 電気回路配線基板及びその製造方法並びに電気回路装置
JP2021019153A (ja) 配線基板、モジュール及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant