JP2783968B2 - 回路部品の実装方法 - Google Patents

回路部品の実装方法

Info

Publication number
JP2783968B2
JP2783968B2 JP5217132A JP21713293A JP2783968B2 JP 2783968 B2 JP2783968 B2 JP 2783968B2 JP 5217132 A JP5217132 A JP 5217132A JP 21713293 A JP21713293 A JP 21713293A JP 2783968 B2 JP2783968 B2 JP 2783968B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
pins
soldering
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5217132A
Other languages
English (en)
Other versions
JPH0774449A (ja
Inventor
茂生 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5217132A priority Critical patent/JP2783968B2/ja
Publication of JPH0774449A publication Critical patent/JPH0774449A/ja
Application granted granted Critical
Publication of JP2783968B2 publication Critical patent/JP2783968B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、IC(集積回路)やコ
ネクタ等パッケージされた回路部品のプリント基板への
実装方法に関するものである。
【0002】
【従来の技術】従来、例えばプリント基板に実装される
ICにおいては、ICのパッケージから引き出される外
部接続端子(以下、単に「ピン」という)となるリード
部等が形成されたリードフレームの規格や、パッケージ
の共通化等により、必ずしもパッケージから引き出され
ている全てのピンが使用されているとは限らず、使用し
ないピンはパッケージ内の内部回路と接続されておらず
実装時においても回路的に接続されない、或いはパッケ
ージ内の内部回路と何らかの形で接続されてはいるが、
実装時においては回路的に接続されないno conn
ection或いはnot contactのピン(以
下、「NCピン」という)としている。
【0003】そして、このようなICのプリント基板へ
の実装は、NCピンであるか否かに拘らずパッケージか
ら引き出された全ピンを、プリント基板に形成された導
体パターンの半田付けランド(パッド)に半田付けする
ことで行っていた。例えば、図5に示すようにNCピン
1c、1fを含む8ピン1a〜1hの面実装用IC2の
場合には、プリント基板3側にIC2の全ピン1a〜1
hに対応して8個の半田付けランド4a〜4hを形成
し、半田付けランド4a〜4hへの半田印刷後、図6の
ようにIC2を配置して全ピン1a〜1hに半田付けを
施すようにしていた。ここで、NCピン1c、1fが半
田付け接続される半田付けランド4c、4fの導体パタ
ーン(図示点線)は回路的に接続されないようになって
いる。
【0004】
【発明が解決しようとする課題】そのため、このような
従来の実装方法では、NCピンについてもNC以外のピ
ンと同様に、半田ブリッジや未半田等の半田付け検査を
行わなければならず、特にNCピンがno conne
ctionかnot contactであるかによって
その周辺ピンと半田にて短絡されると回路的に影響がで
る場合があるので、半田ブリッジ検査を電気的に或いは
目視にて行う必要があった。例えば、半田付け検査を電
気的に行う場合には、図7に示すようにNC以外のピン
1a、1b、1d、1e、1g、1hは勿論のこと、N
Cピン1c、1fが半田付け接続される導体パターンに
も半田付けランド4c、4fと共に検査用のランド5
c、5fを形成し、そのランド5c、5fにも検査用の
プローブを矢印のようにコンタクトさせる必要があっ
た。
【0005】また、このようにNCピンが半田付けされ
る半田付けランドやその導体パターン等を必要とするの
で、その分プリント基板上における導体パターンの専有
面積が多くなり、パターンのレイアウト設計に制約を受
けていた。本発明はこのような点に鑑みなされたもので
あって、パッケージされた回路部品のプリント基板への
実装時において、その半田付け検査が簡素化できるよう
するとともに、プリント基板のスペースを有効に活用
できるようにした回路部品の実装方法を提供することを
目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、プリント基板にパッケージされた回路部
品を配置して、そのパッケージから引き出された外部接
続端子をプリント基板に形成された導体パターンの半田
付けランドに半田付けして接続する回路部品の実装方法
において、前記プリント基板側に、パッケージからの外
部接続端子のうち回路的に接続されない外部接続端子に
対応して半田付けランドを形成しないようにし、それに
よって空いたプリント基板部分に他の導体パターンを通
すようにしたものである。この場合、回路部品は、例え
ば周囲全体に複数の外部接続端子を有する集積回路装置
である
【0007】尚、そのプリント基板への半田印刷用マス
クによる半田印刷時に、回路的に接続しないNCピンに
対応する部分には半田印刷が行われないようにしたもの
である。
【0008】
【作用】このようにすると、ICプリント基板への実装
時において、半田によりNCピンがその周辺ピンと短絡
されると云った不具合が生じなくなり、NCピンに対す
る半田ブリッジ検査そのものも不要となる。また、空い
た部分に他の導体パターンを設けることができるので、
プリント基板のスペースの有効活用が図られる。
【0009】
【実施例】以下、本発明の実装例として面実装用ICの
場合について図面と共に説明する。尚、従来と同一部分
については同一符号を付すと共にその説明を省略する。
本実施例では、ICのプリント基板への実装時におい
て、そのNCピンには半田付けを行わないようにしたも
のである。そのため、例えば図5のようにNCピン1
c、1fを含む8ピン1a〜1hの面実装用IC2の場
合には、図1に示すようにプリント基板3側にNCピン
1c、1fに対応する半田付けランド4c、4fを形成
しないようにしたものである。そして、このプリント基
板3の半田付けランド4a、4b、4d、4e、4g、
4h等への半田印刷用マスクによる半田印刷時に、NC
ピン1c、1fに対応する部分には半田印刷が行われな
いようにしたものである。
【0010】このようにすると、半田印刷後に図2のよ
うにIC2をプリント基板3上に配置してピン1a、1
b、1d、1e、1g、1hに半田付けを施す際に、N
Cピン1c、1fに半田付けが行われることはなく、ま
た半田にて周辺ピンと短絡される虞れもなくなる。その
結果、NCピン1c、1fに対する電気的或いは目視に
よる半田ブリッジ検査そのものが不要となり、IC2の
半田付け検査を簡素化できることになる。例えば、その
検査を電気的に行う場合には、図7に示すようにNCピ
ン1c、1fの検査用のランド5c、5fを形成した
り、検査用のプローブを矢印で示すようにコンタクトさ
せる必要がなくなり、図3のようになる。
【0011】尚、プリント基板3側にNCピン1c、1f
に対応する半田付けランド4c、4fを形成しないよう
にするには、初めからプリント基板3にNCピン1c、
1f用の導体パターンを形成しないか、或いは導体パタ
ーンは形成するが、ランド部となるレジスト開口(導体
パターンを覆っている絶縁膜の除去)をしないようにす
ればよく、前者の場合にはNCピン1c、1f用の導体
パターンそのものがないため、その分導体パターンの引
き回しが有利になりレイアウト設計の自由度が増すこと
になる。
【0012】例えば、図4上側に示すように、その周囲
全体から比較的狭ピッチでピン6a〜6g、7a〜7
g、8a〜8g、9a〜9gが引き出されているIC1
0を面実装する場合、従来の実装方法ではその全ピン6
a〜6g、7a〜7g、8a〜8g、9a〜9gに対応
して図4左側図示のようにその半田付けランド11a〜
11g、12a〜12g、13a〜13g、14a〜1
4gと導体パターンを形成する必要があり、その狭ピッ
チランド間(12a、12b等)に他の導体パターンを
新たに形成することは技術的に困難であった。しかしな
がら、本実装方法ではNCピン6e、6f、7e、7
f、8e、8f、9c、9dに対応する半田付けランド
11e、11f、12e、12f、13e、13f、1
4c、14dとその導体パターンそのものをなくすこと
ができるため、その部分を利用して図4右側に点線矢印
で示すように他の導体パターンを新たに通すことができ
ることになる。
【0013】
【発明の効果】上述した如く本発明に依れば、例えばI
を取り付けるプリント基板にICの接続不要なNCピ
ンに対応する半田付けランドを設けないようにし、プリ
ント基板への実装時において、そのNCピンには半田付
けを行わないようにしているので、NCピンに対する電
気的或いは目視による半田付け検査そのものが不要とな
り、その分半田付け検査の簡素化を図ることができる。
また、NCピンに対応する半田付けランドを設けないこ
とにより空いたプリント基板部分に他の導体パターンを
通しているので、プリント基板のスペースの有効活用が
図れるという効果がある。
【図面の簡単な説明】
【図1】 本発明の実装例によるICとプリント基板を
示す図。
【図2】 そのICとプリント基板の配置関係を示す
図。
【図3】 その電気的な半田付け検査例を説明する図。
【図4】 そのレイアウトの一例を示す図。
【図5】 従来の実装例によるICとプリント基板を示
す図。
【図6】 そのICとプリント基板の配置関係を示す
図。
【図7】 その電気的な半田付け検査例を説明する図。
【符号の説明】
1a、1b、1d、1e、1g、1h ピン 1c、1f NCピン 2 IC 3 プリント基板 4a、4b、4d、4e、4g、4h 半田付けランド 4c、4f NCピン用の半田付けランド

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】プリント基板にパッケージされた回路部品
    を配置して、そのパッケージから引き出された外部接続
    端子をプリント基板に形成された導体パターンの半田付
    けランドに半田付けして接続する回路部品の実装方法に
    おいて、前記プリント基板側に、パッケージからの外部接続端子
    のうち回路的に接続されない外部接続端子に対応して半
    田付けランドを形成しないようにし、それによって空い
    たプリント基板部分に他の導体パターンを通すようにし
    たことを特徴とする 回路部品の実装方法。
  2. 【請求項2】前記回路部品はその周囲全体に複数の外部
    接続端子を有する集積回路装置であることを特徴とする
    請求項1に記載の回路部品の実装方法。
  3. 【請求項3】前記プリント基板への半田印刷用マスクに
    よる半田印刷時に、回路的に接続されない外部接続端子
    に対応する部分には半田印刷が行われないようにしたこ
    とを特徴とする請求項1又は請求項2に記載の回路部品
    の実装方法。
JP5217132A 1993-09-01 1993-09-01 回路部品の実装方法 Expired - Fee Related JP2783968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5217132A JP2783968B2 (ja) 1993-09-01 1993-09-01 回路部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5217132A JP2783968B2 (ja) 1993-09-01 1993-09-01 回路部品の実装方法

Publications (2)

Publication Number Publication Date
JPH0774449A JPH0774449A (ja) 1995-03-17
JP2783968B2 true JP2783968B2 (ja) 1998-08-06

Family

ID=16699361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5217132A Expired - Fee Related JP2783968B2 (ja) 1993-09-01 1993-09-01 回路部品の実装方法

Country Status (1)

Country Link
JP (1) JP2783968B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023057414A (ja) * 2021-10-11 2023-04-21 株式会社藤商事 遊技機

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6454362U (ja) * 1987-09-30 1989-04-04

Also Published As

Publication number Publication date
JPH0774449A (ja) 1995-03-17

Similar Documents

Publication Publication Date Title
JP2000307005A (ja) 半導体集積回路およびプリント配線基板ならびに電子機器
JPS61288493A (ja) 回路基板の部品端子番号表示方法
JP2783968B2 (ja) 回路部品の実装方法
JP3503232B2 (ja) プリント配線板の構造
JPH0744043Y2 (ja) プリント配線板
JPH07183627A (ja) 部品実装プリント基板
JP2704076B2 (ja) 集積回路パッケージ
JPH0265295A (ja) プリント基板
JP3434775B2 (ja) 裏面電極型電気部品の実装方法および統合ランド
JP2003115648A (ja) プリント基板及びプリント基板のテストランド形成方法
JPS6318688A (ja) セラミツクパツケ−ジ
JPS63241983A (ja) 回路配線基板
JPH0414892A (ja) プリント配線基板のハンダレジスト開口部の構造
JPH07297526A (ja) プリント基板
JPH0637434A (ja) Pga型部品の面実装用印刷配線基板
JPH0334495A (ja) 印刷配線基板
JPH04306898A (ja) プリント配線板
JPH03259590A (ja) プリント基板
JPS62279693A (ja) プリント基板
JPH08162746A (ja) 回路基板
JPH0582947A (ja) プリント基板
JPS59138394A (ja) 電子回路部品
JPH04181748A (ja) Tabテープ
JPH04221884A (ja) プリント基板
JPH04340735A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees