JPS63241983A - 回路配線基板 - Google Patents
回路配線基板Info
- Publication number
- JPS63241983A JPS63241983A JP7661587A JP7661587A JPS63241983A JP S63241983 A JPS63241983 A JP S63241983A JP 7661587 A JP7661587 A JP 7661587A JP 7661587 A JP7661587 A JP 7661587A JP S63241983 A JPS63241983 A JP S63241983A
- Authority
- JP
- Japan
- Prior art keywords
- flat package
- wiring board
- circuit wiring
- silk
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007639 printing Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、フラットパッケージ集積回路（以下、フラッ
トパッケージＩＣと略記する）のリードピンを実装する
に用いられる回路配線基板に関するものである。
トパッケージＩＣと略記する）のリードピンを実装する
に用いられる回路配線基板に関するものである。
（従来の技術）
従来、この種の回路配線基板、特にフラットパッケージ
ＩＣが実装されるプリント基板においては、基板本体上
にフラットパッケージＩＣのリードピンが実装されるパ
ターンランドと共にその実装位置を目視可能にした四角
枠のシルク印刷を施してなるものが知られている。
ＩＣが実装されるプリント基板においては、基板本体上
にフラットパッケージＩＣのリードピンが実装されるパ
ターンランドと共にその実装位置を目視可能にした四角
枠のシルク印刷を施してなるものが知られている。
しかしながら、このような従来構造のプリント基板にあ
っては、シルク印刷を行なうに際して統一的な基準を持
たないまま種々のシルク表示を行なっているのが現状で
ある。
っては、シルク印刷を行なうに際して統一的な基準を持
たないまま種々のシルク表示を行なっているのが現状で
ある。
（発明が解決しようとする問題点）
このため、特に、フラットパッケージＩＣは、小型化の
傾向にあることから、シルク印刷を小型化する場合には
、実装後に、シルク印刷がスルーホールの位置と一致し
たり、あるいはフラットパッケージＩＣの外囲器で隠れ
てしまうといった問題があった。
傾向にあることから、シルク印刷を小型化する場合には
、実装後に、シルク印刷がスルーホールの位置と一致し
たり、あるいはフラットパッケージＩＣの外囲器で隠れ
てしまうといった問題があった。
本発明は、上記の事情のもとになされたもので。
その目的とするところは、フラットパッケージＩＣの外
囲器の大きさと、シルク印刷の位置とを、基板本体への
所定のパターン設計段階に用いられる１／１０インチ（
２，５４ｍｍ）目盛に乗せて相対位置を決めるようにす
ることができるようにした回路配線基板を提供すること
にある。
囲器の大きさと、シルク印刷の位置とを、基板本体への
所定のパターン設計段階に用いられる１／１０インチ（
２，５４ｍｍ）目盛に乗せて相対位置を決めるようにす
ることができるようにした回路配線基板を提供すること
にある。
［発明の構成］
（問題点を解決するための手段）
Ｅ記した問題点を解決するために、本発明は、Ｊｌ（板
本体上に、フラットパッケージＩＣのリードピンが実装
されるパターンランドを有する回路配線基板であって、
前記フラットパッケージＩＣの部品センタを１／１０イ
ンチ目盛の第１の格、争点上に配置した際にその中心が
第２の格子点に配置される半円部と、第３の格子点と第
４の格子点の中間に配置される直線部とからなるシルク
印刷パターンを形成してなる構成としたものである。
本体上に、フラットパッケージＩＣのリードピンが実装
されるパターンランドを有する回路配線基板であって、
前記フラットパッケージＩＣの部品センタを１／１０イ
ンチ目盛の第１の格、争点上に配置した際にその中心が
第２の格子点に配置される半円部と、第３の格子点と第
４の格子点の中間に配置される直線部とからなるシルク
印刷パターンを形成してなる構成としたものである。
（作 用）
すなわち、本発明は、上記の構成とすることによって、
スルーホールの位置とシルク印刷が一致する可能性を少
なくすることができるとともに、シルク印刷をフラット
パッケージＩＣの実装後に充分に目視できる位置に配置
することが可能になる。
スルーホールの位置とシルク印刷が一致する可能性を少
なくすることができるとともに、シルク印刷をフラット
パッケージＩＣの実装後に充分に目視できる位置に配置
することが可能になる。
（実 施 例）
以下、本発明を図示の一実施例を参照しながら詳細に説
明する。
明する。
第１図及び第２図は本発明に係る回路配線基板へのフラ
ットパッケージＩＣの実装状態を示すもので１図中１は
基板本体である。この基板本体１のレジスト層２上には
、パターンランド３とシルク印刷パターン４とが施され
、このパターンランド３には、フラットパッケージＩＣ
５の１４個の各リードピン６が半田７付けにより実装さ
れているとともに、このフラットパッケージＩＣ５の下
に前記シルク印刷パターン４が位置するようになってい
る。
ットパッケージＩＣの実装状態を示すもので１図中１は
基板本体である。この基板本体１のレジスト層２上には
、パターンランド３とシルク印刷パターン４とが施され
、このパターンランド３には、フラットパッケージＩＣ
５の１４個の各リードピン６が半田７付けにより実装さ
れているとともに、このフラットパッケージＩＣ５の下
に前記シルク印刷パターン４が位置するようになってい
る。
ところで、上記基板本体１を設計する場合には、フラッ
トパッケージＩＣ５の外囲器５１等の部品寸゛法がイン
チ系で主に決められている関係から。
トパッケージＩＣ５の外囲器５１等の部品寸゛法がイン
チ系で主に決められている関係から。
１／１０インチ（２，５４ｍｍ）の目盛の用紙を使用し
てパターン設計を行なうことが一般的となっている。
てパターン設計を行なうことが一般的となっている。
そこで、第３図に示すように、フラットパッケージＩＣ
５の部品センタを１／１０インチ目盛の第１の格子点Ｐ
１上に配置して、部品のローカル座標を決め、また、パ
ターン設計上から、インサーキノ１〜テスターのテスト
パッドとして使用する可能性のあるスルーホール８も、
第３図点線で示すように、１／１０インチ目盛の格子点
上に配置する。
５の部品センタを１／１０インチ目盛の第１の格子点Ｐ
１上に配置して、部品のローカル座標を決め、また、パ
ターン設計上から、インサーキノ１〜テスターのテスト
パッドとして使用する可能性のあるスルーホール８も、
第３図点線で示すように、１／１０インチ目盛の格子点
上に配置する。
このようにして」ル板本体１上に施されるシルク印刷パ
ターン４は、一端側４ａにフラン１−パッケージＩＣ５
のピン方向を示す半円部４１を持ち、残りの部分を長方
形状をなす枠４２としてなる形状を有するもので、この
半円部４１は、前記スルーホール（半径１．４ｍｍ）８
を避けるために、１／１０インチの第２の格子点Ｐ２を
中心に半径１．２７ｍｍの半円を描くように形成されて
配置され、これによって、スルーホール８にぶつかるこ
とがないようになっている。さらに、シルク印刷４の他
端側４ｂの直線部４３は、第３の格子点Ｐ、と第４の格
子点Ｐ４の中間Ｃある１／１０インチ目盛の中央に配置
してなるもので、これによって、シルク印刷４の他端側
４ｂがスルーホール８と一致しないようになっているも
のである。
ターン４は、一端側４ａにフラン１−パッケージＩＣ５
のピン方向を示す半円部４１を持ち、残りの部分を長方
形状をなす枠４２としてなる形状を有するもので、この
半円部４１は、前記スルーホール（半径１．４ｍｍ）８
を避けるために、１／１０インチの第２の格子点Ｐ２を
中心に半径１．２７ｍｍの半円を描くように形成されて
配置され、これによって、スルーホール８にぶつかるこ
とがないようになっている。さらに、シルク印刷４の他
端側４ｂの直線部４３は、第３の格子点Ｐ、と第４の格
子点Ｐ４の中間Ｃある１／１０インチ目盛の中央に配置
してなるもので、これによって、シルク印刷４の他端側
４ｂがスルーホール８と一致しないようになっているも
のである。
また、上記基板本体１上にフラットパッケージＩＣ５を
半田付けして実装した後には、シルク印刷パターン４の
一端側４ａの半円部４１と他端側４ｂの直線部４３は、
フラットパッケージＩＣ５の外囲器５１から充分に離れ
ているので、目視検査でフラットパッケージＩＣ５の１
ピン３１の方向が半円部４１と一致することを確認する
だけで、フラットパッケージＩＣ５の実装方向の確認を
容易に行なうことが可能になっている。
半田付けして実装した後には、シルク印刷パターン４の
一端側４ａの半円部４１と他端側４ｂの直線部４３は、
フラットパッケージＩＣ５の外囲器５１から充分に離れ
ているので、目視検査でフラットパッケージＩＣ５の１
ピン３１の方向が半円部４１と一致することを確認する
だけで、フラットパッケージＩＣ５の実装方向の確認を
容易に行なうことが可能になっている。
なお、下表は、第４図（Ａ）及び第４図（Ｂ）に示すよ
うなフラットパッケージＩＣ５の外囲器５１の長さＬｌ
とシルク印刷パターン４の長さＬ２の比較をそれぞれＡ
−ＦのＩＣメーカ各社毎に表したもので、この表からシ
ルク印刷パターン４は。
うなフラットパッケージＩＣ５の外囲器５１の長さＬｌ
とシルク印刷パターン４の長さＬ２の比較をそれぞれＡ
−ＦのＩＣメーカ各社毎に表したもので、この表からシ
ルク印刷パターン４は。
フラン１へパッケージＩＣ５の外囲器５１から左右両端
側共に１ｍｍ以上出るので、半円部４１の確認が充分可
能であることが分かる。
側共に１ｍｍ以上出るので、半円部４１の確認が充分可
能であることが分かる。
表
その他、本発明は、上記の実施例には何等限定されず、
本発明の要旨を変えない範囲で種々変更実施可能なこと
は勿論である。
本発明の要旨を変えない範囲で種々変更実施可能なこと
は勿論である。
［発明の効果コ
以上の説明から明らかなように、本発明によれば、基板
本体上に、フラットパッケージＩＣのリードピンが実装
されるパターンランドを有する回路配線基板であって、
前記フラットパッケージＩＣの部品センタを１／１０イ
ンチ目盛の第１の格子点上に配置した際にその中心が第
２の格子点に配置される半円部と、第３の格子点と第４
の格子点の中間に配置される直線部とからなるシルク印
刷パターンを形成してなる端成としたことから、スルー
ホールの位置とシルク印刷が一致する可能性を少なくす
ることができるとともに、シルク印刷をフラットパッケ
ージＩＣの実装後に充分に目視できる位置に配置するこ
とができるというすぐれた効果を有する回路配線基板を
提供することができるものである。
本体上に、フラットパッケージＩＣのリードピンが実装
されるパターンランドを有する回路配線基板であって、
前記フラットパッケージＩＣの部品センタを１／１０イ
ンチ目盛の第１の格子点上に配置した際にその中心が第
２の格子点に配置される半円部と、第３の格子点と第４
の格子点の中間に配置される直線部とからなるシルク印
刷パターンを形成してなる端成としたことから、スルー
ホールの位置とシルク印刷が一致する可能性を少なくす
ることができるとともに、シルク印刷をフラットパッケ
ージＩＣの実装後に充分に目視できる位置に配置するこ
とができるというすぐれた効果を有する回路配線基板を
提供することができるものである。
第１図は本発明に係る回路配線基板の一実施例を示すフ
ラットパッケージＩＣの実装状態の平面図、第２図は第
１図■−Ｈにおける要部拡大断面図、第３図は基板本体
上のパターンランド及びシルク印刷パターンの一例を示
す説明図、第４図（Ａ）及び第４図（Ｂ）はフラットパ
ッケージＩＣの説明図である。 １・・・基板本体、３・・・パターンランド、４・・・
シルク印刷パターン。 ４１・・・半円部、 ４３・・・直線部、５・・
・フラットパッケージＩＣ１ ５１・・・外囲器、 ６・・・リードピン、７・
・・半田、 ８・・・スルーホール、Ｐ、・・
・第１の格子点。 Ｐ２・・・第２の格子点、 Ｐ３・・・第３の格子点。 Ｐ４・・・格子点。 出願人代理人 弁理士 鈴 江 武 彦第１図
ラットパッケージＩＣの実装状態の平面図、第２図は第
１図■−Ｈにおける要部拡大断面図、第３図は基板本体
上のパターンランド及びシルク印刷パターンの一例を示
す説明図、第４図（Ａ）及び第４図（Ｂ）はフラットパ
ッケージＩＣの説明図である。 １・・・基板本体、３・・・パターンランド、４・・・
シルク印刷パターン。 ４１・・・半円部、 ４３・・・直線部、５・・
・フラットパッケージＩＣ１ ５１・・・外囲器、 ６・・・リードピン、７・
・・半田、 ８・・・スルーホール、Ｐ、・・
・第１の格子点。 Ｐ２・・・第２の格子点、 Ｐ３・・・第３の格子点。 Ｐ４・・・格子点。 出願人代理人 弁理士 鈴 江 武 彦第１図
Claims (1)
- 基板本体上に、フラットパッケージＩＣのリードピン
が実装されるパターンランドを有する回路配線基板であ
って、前記フラットパッケージＩＣの部品センタを１／
１０インチ目盛の第１の格子点上に配置した際にその中
心が第２の格子点に配置される半円部と、第３の格子点
と第４の格子点の中間に配置される直線部とからなるシ
ルク印刷パターンを形成したことを特徴とする回路配線
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7661587A JPS63241983A (ja) | 1987-03-30 | 1987-03-30 | 回路配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7661587A JPS63241983A (ja) | 1987-03-30 | 1987-03-30 | 回路配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63241983A true JPS63241983A (ja) | 1988-10-07 |
Family
ID=13610252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7661587A Pending JPS63241983A (ja) | 1987-03-30 | 1987-03-30 | 回路配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63241983A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188580A (ja) * | 1991-08-13 | 1994-07-08 | Shin Etsu Chem Co Ltd | 熱伝導性絶縁カバー |
| JP2008300588A (ja) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | 電子装置及びその製造方法 |
-
1987
- 1987-03-30 JP JP7661587A patent/JPS63241983A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188580A (ja) * | 1991-08-13 | 1994-07-08 | Shin Etsu Chem Co Ltd | 熱伝導性絶縁カバー |
| JP2008300588A (ja) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | 電子装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61288493A (ja) | 回路基板の部品端子番号表示方法 | |
| JPS63241983A (ja) | 回路配線基板 | |
| JPS6380595A (ja) | プリント配線板 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JPS62243347A (ja) | 面付可能な電子部品 | |
| JPS6362294A (ja) | 印刷配線板 | |
| JPH0744043Y2 (ja) | プリント配線板 | |
| JPH0983093A (ja) | プリント配線板 | |
| JP2783968B2 (ja) | 回路部品の実装方法 | |
| JPH0520359U (ja) | プリント回路基板 | |
| JP4223649B2 (ja) | プリント配線板 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPH0349418Y2 (ja) | ||
| JPH03228392A (ja) | プリント基板 | |
| JPH0453022Y2 (ja) | ||
| JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
| JP2943416B2 (ja) | プリント基板のパッド | |
| JP2704076B2 (ja) | 集積回路パッケージ | |
| JPH0631682Y2 (ja) | 電子装置 | |
| JPH05335706A (ja) | 部品位置認識マーク付きプリント配線基板 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPH0864917A (ja) | 基 板 | |
| JPS61107791A (ja) | 印刷配線板 | |
| JPS63237494A (ja) | 電子部品実装体 | |
| JPH04309255A (ja) | 半導体装置 |