JPH04181748A - Ｔａｂテープ - Google Patents
ＴａｂテープInfo
- Publication number
- JPH04181748A JPH04181748A JP31048690A JP31048690A JPH04181748A JP H04181748 A JPH04181748 A JP H04181748A JP 31048690 A JP31048690 A JP 31048690A JP 31048690 A JP31048690 A JP 31048690A JP H04181748 A JPH04181748 A JP H04181748A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- fingers
- wiring board
- printed wiring
- tab tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims description 3
- 238000005476 soldering Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000013585 weight reducing agent Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、フィンガーが形成されたＴＡＢ７−−プ、特
に実装されるプリント配線基板等のパターン配線密度を
向上させることができるものに関する。
に実装されるプリント配線基板等のパターン配線密度を
向上させることができるものに関する。
［従来の技術］
ＴＡＢテープ１を用いてＩＣチップ３を実装するいわゆ
るＴＡＢ実装方式においては、第３図に示すようにデバ
イスホール内に突出した導体パターンであるフィンガー
２と、前記フィンガー２に相対して配置されるＩＣチッ
プ３上のバンプ５を介して熱圧着等の方法により一括し
て接続を行なう。
るＴＡＢ実装方式においては、第３図に示すようにデバ
イスホール内に突出した導体パターンであるフィンガー
２と、前記フィンガー２に相対して配置されるＩＣチッ
プ３上のバンプ５を介して熱圧着等の方法により一括し
て接続を行なう。
その後切断線１２に沿って切断し、テープ部材１０から
ＩＣチップ３部分を切り離す。そして第４図に示すよう
に、プリント配線基板６等の上に配置されたハンダ付は
用ランド７と、ＩＣチップ３が実装されたＴＡＢテープ
１の導体パターンの切断端付近の部分であるアウターリ
ード１４をハンダ１１等を用いて接続を行なう。第５図
はこれを説明する図であり、第４図のＡＡ”の断面を示
したものである。
ＩＣチップ３部分を切り離す。そして第４図に示すよう
に、プリント配線基板６等の上に配置されたハンダ付は
用ランド７と、ＩＣチップ３が実装されたＴＡＢテープ
１の導体パターンの切断端付近の部分であるアウターリ
ード１４をハンダ１１等を用いて接続を行なう。第５図
はこれを説明する図であり、第４図のＡＡ”の断面を示
したものである。
従来のＴＡＢテープにおいては、第３図に示すようにデ
バイスホール１３内に突出したフィンガー２は他のどの
フィンガー２とも接続されてはおらず、単独で存在する
という構造であった。
バイスホール１３内に突出したフィンガー２は他のどの
フィンガー２とも接続されてはおらず、単独で存在する
という構造であった。
［発明が解決しようとする課題］
しかし、前述の従来技術では以下に述べるような問題点
を有する。
を有する。
すなわち、前述のＴＡＢ実装方式を用いてＩＣチップ３
を実装したＴＡＢテープ１をプリント配線基板６等に実
装する時、ＩＣチップ３上のバッド４に電気的共通性の
あるものが存在する場合（例えば、ＩＣチップ３の電源
用のバッド４がＩＣチップ３上にまばらに配置されてい
るような場合）に、前述ＴＡＢテープ１をプリント配線
基板６等へ実装したのち、工Ｃチップ３上の電気的共通
性のあるバッド４に接続されているフィンガー２のアウ
ターリ−ド１４がハンダ付けされているハンダ付は用ラ
ンド７どうしを、プリント配線基板６上において配線パ
ターン８で接続しなければならないために、プリンＩ・
配線基板６等のパターン配線密度を向上させるのに大き
な支障を来六すという問題点があった。
を実装したＴＡＢテープ１をプリント配線基板６等に実
装する時、ＩＣチップ３上のバッド４に電気的共通性の
あるものが存在する場合（例えば、ＩＣチップ３の電源
用のバッド４がＩＣチップ３上にまばらに配置されてい
るような場合）に、前述ＴＡＢテープ１をプリント配線
基板６等へ実装したのち、工Ｃチップ３上の電気的共通
性のあるバッド４に接続されているフィンガー２のアウ
ターリ−ド１４がハンダ付けされているハンダ付は用ラ
ンド７どうしを、プリント配線基板６上において配線パ
ターン８で接続しなければならないために、プリンＩ・
配線基板６等のパターン配線密度を向上させるのに大き
な支障を来六すという問題点があった。
さらに、ＩＣチップ３上のバッド４の数が増加するにし
たがってＩＣチップ３を実装したＴＡＢテープ１とプリ
ント配線基板６との接続数も増加し、プリント配線基板
６上の配線パターン８の配置が複雑になり、スルーホー
ル９を用いてプリント配線基板６の両面を使って配線パ
ターン８の配置を行なわなければならなくなるために、
−段とプリント配線基板６のパターン配線密度の向上が
困難なものとなる。
たがってＩＣチップ３を実装したＴＡＢテープ１とプリ
ント配線基板６との接続数も増加し、プリント配線基板
６上の配線パターン８の配置が複雑になり、スルーホー
ル９を用いてプリント配線基板６の両面を使って配線パ
ターン８の配置を行なわなければならなくなるために、
−段とプリント配線基板６のパターン配線密度の向上が
困難なものとなる。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、ＴＡＢ実装方式によって工Ｃチ
ップが実装されたＴＡＢテープをプリント配線基板に実
装する時、プリント配線基板のパターン配線密度を向上
させることのできるＴ Ａ、 Ｂテープを提供するとこ
ろにある。
の目的とするところは、ＴＡＢ実装方式によって工Ｃチ
ップが実装されたＴＡＢテープをプリント配線基板に実
装する時、プリント配線基板のパターン配線密度を向上
させることのできるＴ Ａ、 Ｂテープを提供するとこ
ろにある。
［課題を解決するための手段］
本発明のＴＡＢテープは、フィンガーの任意の２つ以上
が、デバイスホール内で、フィンガーと同材質で接続さ
れていることを特徴とする。
が、デバイスホール内で、フィンガーと同材質で接続さ
れていることを特徴とする。
〔実施例コ
第１図は、本発明のＴＡＢテープの実施例を示す図であ
る。第１図において２はフィンガー、１３はデバイスホ
ールであり、フィンガー２のいくつかは、すなわちＩＣ
チップ３上の電気的共通性のあるバッド４に対応して存
在するフィンガー２は、あらがしめフィンガー２と同材
質で相互に接続されている。第１図では２本と３本のフ
ィンガー２がそれぞれ接続されており、２つの紐を形成
している。
る。第１図において２はフィンガー、１３はデバイスホ
ールであり、フィンガー２のいくつかは、すなわちＩＣ
チップ３上の電気的共通性のあるバッド４に対応して存
在するフィンガー２は、あらがしめフィンガー２と同材
質で相互に接続されている。第１図では２本と３本のフ
ィンガー２がそれぞれ接続されており、２つの紐を形成
している。
第１図に示すＴＡＢテープ１に、ＴＡＢ実装方式により
ＩＣチップ３を実装したのちに切断＃１１２に沿って切
断して、ＩＣチップ３部分のアウターワード１４をプリ
ント配線基板６上のハンダ付は用ランド７に合わせてハ
ンダ付は等により実装するわけであるが、第２図はこれ
を説明する図である。
ＩＣチップ３を実装したのちに切断＃１１２に沿って切
断して、ＩＣチップ３部分のアウターワード１４をプリ
ント配線基板６上のハンダ付は用ランド７に合わせてハ
ンダ付は等により実装するわけであるが、第２図はこれ
を説明する図である。
ＩＣチップ３上の電気的共通性のあるバッド４に対偲し
て存在するフィンガー２は、あらかじめフィンガー２と
同材質で相互に接続されているので、第２図においてＩ
Ｃチップ３を実装したＴＡＢテープ１をプリント配線基
板６に実装したのちに、ＩＣチップ３上の電気的共通性
のあるバッド４に接続されているフィンガー２のアウタ
ーリード１４がハンダ付けされているハンダ付は用ラン
ド７どうしを、プリント配線基板６上において配線パタ
ーン８で接続しなくともよいために、プリント配線基板
６上のパターン配線密度を著しく向上させることができ
る。
て存在するフィンガー２は、あらかじめフィンガー２と
同材質で相互に接続されているので、第２図においてＩ
Ｃチップ３を実装したＴＡＢテープ１をプリント配線基
板６に実装したのちに、ＩＣチップ３上の電気的共通性
のあるバッド４に接続されているフィンガー２のアウタ
ーリード１４がハンダ付けされているハンダ付は用ラン
ド７どうしを、プリント配線基板６上において配線パタ
ーン８で接続しなくともよいために、プリント配線基板
６上のパターン配線密度を著しく向上させることができ
る。
Ｃ発明の効果］
以上述べたように、本発明のＴＡＢテープによれば、フ
ィンガーの任意の２つ以上が、デバイスホール内でフィ
ンガーと同材質で接続されていることにより、工Ｃチッ
プを実装したＴＡＢテープをプリント配線基板に実装し
たのちに、ＩＣチップ上の電気的共通性のあるバッドに
接続されているフィンガーのアウターリードがハンダ付
けされているハンダ付は用ランドどうしを、プｔノント
配線基板上において配線パターンで接続しなくともよい
ためにプリント配線基板上の必要な配線パターンの数が
減少し、プリント配線基板上のパターン配線密度を著し
く向上させることができるため、これを用いた電子機器
の小型化・軽量化に大゛きく貢献することができるとい
う効果を有する。
ィンガーの任意の２つ以上が、デバイスホール内でフィ
ンガーと同材質で接続されていることにより、工Ｃチッ
プを実装したＴＡＢテープをプリント配線基板に実装し
たのちに、ＩＣチップ上の電気的共通性のあるバッドに
接続されているフィンガーのアウターリードがハンダ付
けされているハンダ付は用ランドどうしを、プｔノント
配線基板上において配線パターンで接続しなくともよい
ためにプリント配線基板上の必要な配線パターンの数が
減少し、プリント配線基板上のパターン配線密度を著し
く向上させることができるため、これを用いた電子機器
の小型化・軽量化に大゛きく貢献することができるとい
う効果を有する。
また本発明のＴＡＢテープは、バンプをＴＡＢテープの
フィンガー側に設けて行なうＴＡＢ実装方式と、バンプ
をＩＣチップのパッド側に設けて行なうＴＡＢ実装方式
のどちらにおいても、同様な効果を有することは明らか
である。
フィンガー側に設けて行なうＴＡＢ実装方式と、バンプ
をＩＣチップのパッド側に設けて行なうＴＡＢ実装方式
のどちらにおいても、同様な効果を有することは明らか
である。
第１図は本発明のＴＡＢテープの一実施例を示す図。
第２図は本発明のＴＡＢテープの一実施例をプリント配
線基板上に実装したところを示す図。 第３図は従来のＴＡＢテープを示す図。 第４図は従来のＴＡＢテープをプリント配線基板上に実
装したところを示す図。 第５図は第４図のＡＡ’の断面を示す図。 １ −−− ＴＡＢテープ ２−ｍ−フィンガー ３ −−− ＩＣチップ ４−ｍ−パッド ５−ｍ−バンプ ６−ｍ−プリント配線基板 ７−ｍ−ハンダ付は用ランド ８−ｍ−配線パターン ９−ｍ−スルーホール １０−ｍ−テープ部材 １１−ｍ−ハンダ １２−ｍ−切断線 １３−ｍ−デバイスホール １４−一−アウターリード １５−一一穴 以 上 第 ４ 図
線基板上に実装したところを示す図。 第３図は従来のＴＡＢテープを示す図。 第４図は従来のＴＡＢテープをプリント配線基板上に実
装したところを示す図。 第５図は第４図のＡＡ’の断面を示す図。 １ −−− ＴＡＢテープ ２−ｍ−フィンガー ３ −−− ＩＣチップ ４−ｍ−パッド ５−ｍ−バンプ ６−ｍ−プリント配線基板 ７−ｍ−ハンダ付は用ランド ８−ｍ−配線パターン ９−ｍ−スルーホール １０−ｍ−テープ部材 １１−ｍ−ハンダ １２−ｍ−切断線 １３−ｍ−デバイスホール １４−一−アウターリード １５−一一穴 以 上 第 ４ 図
Claims (1)
- テープ部材におけるデバイスホールの周りに複数の導体
パターンが形成され、これら導体パターンの端部がデバ
イスホール内にそれぞれ突出してフィンガーを形成して
いるＴＡＢテープにおいて、前記フィンガーの任意の２
つ以上が、前記デバイスホール内で、前記フィンガーと
同材質で接続されていることを特徴とするＴＡＢテープ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31048690A JPH04181748A (ja) | 1990-11-16 | 1990-11-16 | Ｔａｂテープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31048690A JPH04181748A (ja) | 1990-11-16 | 1990-11-16 | Ｔａｂテープ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04181748A true JPH04181748A (ja) | 1992-06-29 |
Family
ID=18005817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31048690A Pending JPH04181748A (ja) | 1990-11-16 | 1990-11-16 | Ｔａｂテープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04181748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010103535A (ja) * | 2008-10-23 | 2010-05-06 | Samsung Electronics Co Ltd | 半導体パッケージ |
-
1990
- 1990-11-16 JP JP31048690A patent/JPH04181748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010103535A (ja) * | 2008-10-23 | 2010-05-06 | Samsung Electronics Co Ltd | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1895586A3 (en) | Semiconductor package substrate | |
| EP0720232A4 (en) | MANY CHIP MODULE | |
| JP2568748B2 (ja) | 半導体装置 | |
| US7180182B2 (en) | Semiconductor component | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| WO1996004682A1 (en) | Electronic circuit package | |
| US6888227B2 (en) | Apparatus for routing signals | |
| JPH04181748A (ja) | Ｔａｂテープ | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP2001156416A (ja) | フレキシブル配線基板の接続構造 | |
| JPS6154656A (ja) | 半導体装置 | |
| JP2788899B2 (ja) | 表面実装用集積回路 | |
| JPH01304795A (ja) | プリント板の配線方法 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP2783075B2 (ja) | 集積回路パッケージ組立体 | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| JPH07312412A (ja) | 半導体モジュールおよびその組立方法 | |
| JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
| JPS59161095A (ja) | 多層印刷配線板 | |
| JPH02122694A (ja) | Ｓｏｐ型ｓｍｄの両面実装プリント板 | |
| JPS6063986A (ja) | 多層セラミツク配線基板 | |
| JPH03297151A (ja) | プリント配線板 | |
| JPH0237759A (ja) | 電子部品パッケージ |