JPH03297151A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH03297151A JPH03297151A JP2100064A JP10006490A JPH03297151A JP H03297151 A JPH03297151 A JP H03297151A JP 2100064 A JP2100064 A JP 2100064A JP 10006490 A JP10006490 A JP 10006490A JP H03297151 A JPH03297151 A JP H03297151A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- land
- bare chip
- hole
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ビデオテープレコーダやビデオカメラ等の電
気部品の高密度実装を必要とする機器に用いることがで
きるプリント配線板に関する。
気部品の高密度実装を必要とする機器に用いることがで
きるプリント配線板に関する。
従来の技術
近年、ビデオテープレコーダやビデオカメラ等の電子機
器の分野では、機器の小形化が促進され、これら機器の
小形化を支える回路実装技術としては、電子回路のモノ
リシックＩＣ化、ハイブリッドＩＣ化、電子部品の小形
化、そしてこれら電子部品を実装するプリント配線板の
パターン設計ルールの微細化および電子部品を実装する
ための自動機械化が注目されている。
器の分野では、機器の小形化が促進され、これら機器の
小形化を支える回路実装技術としては、電子回路のモノ
リシックＩＣ化、ハイブリッドＩＣ化、電子部品の小形
化、そしてこれら電子部品を実装するプリント配線板の
パターン設計ルールの微細化および電子部品を実装する
ための自動機械化が注目されている。
以下、従来のプリント配線板の一例を、アルミナ基板を
用いたプリント配線板について説明する。
用いたプリント配線板について説明する。
第２図は、従来のプリント配線板の構成を示すものであ
り、図において、１はセラミック多層配線板、２はベア
チップＩＣを載置するためのダイパッド、３はベアチッ
プＩＣと電器回路部４とを回路的に接続するためのワイ
ヤボンドパッド、５は内層回路（図示せず）と表面電気
回路部４またはワイヤボンドパッド３との接続をするた
めのビアホールランドであり、ヘアチップＩＣはダイパ
ッド２の上面に載置され、ヘアチップＩＣの周辺に設け
られた電極端子は金線などからなるワイヤによってセラ
ミック多層配線板１上のワイヤボンドパッド３に接続さ
れ、さらにビアホールランド５を介して内層回路や電気
回路部４に接続して電気回路を形成している。
り、図において、１はセラミック多層配線板、２はベア
チップＩＣを載置するためのダイパッド、３はベアチッ
プＩＣと電器回路部４とを回路的に接続するためのワイ
ヤボンドパッド、５は内層回路（図示せず）と表面電気
回路部４またはワイヤボンドパッド３との接続をするた
めのビアホールランドであり、ヘアチップＩＣはダイパ
ッド２の上面に載置され、ヘアチップＩＣの周辺に設け
られた電極端子は金線などからなるワイヤによってセラ
ミック多層配線板１上のワイヤボンドパッド３に接続さ
れ、さらにビアホールランド５を介して内層回路や電気
回路部４に接続して電気回路を形成している。
発明が解決しようとする課題
しかしながら、上記のような構成では、ＩＣをヘアチッ
プで取扱うことで小形化に役立ってはいるが、内層回路
との接続をするためのビアホールランド５が、ワイヤボ
ンドパッド３の外側に配置されているため、ベアチップ
ＩＣとその他の電子部品との接続がワイヤボンドパッド
よりも外側で行なわれていることにより、ベアチップＩ
Ｃの形状が小さいという利点を十分に活用できないとい
う課題があった。本発明は上記課題を解決するものであ
り、プリント配線板の小形化および機器の小形化に有用
な優れたプリント配線板を提供することを目的とする。
プで取扱うことで小形化に役立ってはいるが、内層回路
との接続をするためのビアホールランド５が、ワイヤボ
ンドパッド３の外側に配置されているため、ベアチップ
ＩＣとその他の電子部品との接続がワイヤボンドパッド
よりも外側で行なわれていることにより、ベアチップＩ
Ｃの形状が小さいという利点を十分に活用できないとい
う課題があった。本発明は上記課題を解決するものであ
り、プリント配線板の小形化および機器の小形化に有用
な優れたプリント配線板を提供することを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、ベアチップＩＣを
搭載するプリント配線板において、ベアチップＩＣを載
面するダイパッドと回路結合するためのワイヤボンドパ
ッドとの間に、スルーホールまたはビアホールを有する
ランドを設けたものである。
搭載するプリント配線板において、ベアチップＩＣを載
面するダイパッドと回路結合するためのワイヤボンドパ
ッドとの間に、スルーホールまたはビアホールを有する
ランドを設けたものである。
作用
本発明は、上記した構成とすることによって、ベアチッ
プＩＣを載置するダイパッドとワイヤボンドパッドの間
にスルーホールまたはビアホールを有するランドを設け
ることによりセラミック多層印刷配線板の面積を有効に
活用でき、回路の小形化が可能となるものである。
プＩＣを載置するダイパッドとワイヤボンドパッドの間
にスルーホールまたはビアホールを有するランドを設け
ることによりセラミック多層印刷配線板の面積を有効に
活用でき、回路の小形化が可能となるものである。
実施例
以下、本発明の一実施例について、第１図とともに第２
図と同一部分については同一番号を付して説明を省略し
、相違する点について説明する。
図と同一部分については同一番号を付して説明を省略し
、相違する点について説明する。
第１図は、本発明の一実施例におけるプリント配線板の
構成を示す要部平面図であり、図において、６は内層回
路（図示せず）とワイヤボンドパッド３との接続をする
ためのスルーホールまたはビアホールを有するランドで
あり、ダイパッド２とワイヤボンドパッド３の間に設け
られている。
構成を示す要部平面図であり、図において、６は内層回
路（図示せず）とワイヤボンドパッド３との接続をする
ためのスルーホールまたはビアホールを有するランドで
あり、ダイパッド２とワイヤボンドパッド３の間に設け
られている。
本実施例におけるベアチップＩＣの実装方法は、ワイヤ
ボンド工法と呼ばれるものであり、通常、ワイヤボンド
パッド３がダイパッド２の周囲にある一定の間隔りをも
って配置されるものである。これはヘアチップＩＣの電
極端子とワイヤボンドパッド３を接続する金線などから
なるワイヤの特性とこれをワイヤボンディングする機械
の特性とにより、そのワイヤ長をその許容される一定の
間隔りよりも極端に短くしたり、長（したりすることが
できないことによる。本発明ではワイヤ長をある一定の
間隔り内において従来よりも長（する、すなわち、ダイ
パッド２とワイヤボンドパッド３との間隔を拡げて、そ
の間にスルーホールまたはビアホールを有するランド６
を設けてプリント配線板の小形化を達成したものである
。
ボンド工法と呼ばれるものであり、通常、ワイヤボンド
パッド３がダイパッド２の周囲にある一定の間隔りをも
って配置されるものである。これはヘアチップＩＣの電
極端子とワイヤボンドパッド３を接続する金線などから
なるワイヤの特性とこれをワイヤボンディングする機械
の特性とにより、そのワイヤ長をその許容される一定の
間隔りよりも極端に短くしたり、長（したりすることが
できないことによる。本発明ではワイヤ長をある一定の
間隔り内において従来よりも長（する、すなわち、ダイ
パッド２とワイヤボンドパッド３との間隔を拡げて、そ
の間にスルーホールまたはビアホールを有するランド６
を設けてプリント配線板の小形化を達成したものである
。
発明の効果
以上のように本発明のプリント配線板によれば、ベアチ
ップＩＣと他の電子部品との接続をベアチップＩＣに近
接した位置で行うことができるため、プリント配線板の
面積を有効に活用することができ、したがってプリント
配線板の小形化。
ップＩＣと他の電子部品との接続をベアチップＩＣに近
接した位置で行うことができるため、プリント配線板の
面積を有効に活用することができ、したがってプリント
配線板の小形化。
高密度実装化を実現でき、機器の小形化に非常に有効で
ある。
ある。
第１図は本発明の一実施例のプリント配線板の要部平面
図、第２図は従来のプリント配線板の要部平面図である
。 ２・・・・・・ダイパッド、３・・・・・・ワイヤボン
ドパッド、６・・・・・・スルーホールまたはビアホー
ルを有するランド。
図、第２図は従来のプリント配線板の要部平面図である
。 ２・・・・・・ダイパッド、３・・・・・・ワイヤボン
ドパッド、６・・・・・・スルーホールまたはビアホー
ルを有するランド。
Claims (1)
- ベアチップＩＣを搭載するプリント配線板において、
ベアチップＩＣを載置するダイパッドと回路結合するた
めのワイヤボンドパッドとの間に、スルーホールまたは
ビアホールを有するランドを設けたプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100064A JPH03297151A (ja) | 1990-04-16 | 1990-04-16 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100064A JPH03297151A (ja) | 1990-04-16 | 1990-04-16 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03297151A true JPH03297151A (ja) | 1991-12-27 |
Family
ID=14264039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100064A Pending JPH03297151A (ja) | 1990-04-16 | 1990-04-16 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03297151A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500785A (en) * | 1993-02-24 | 1996-03-19 | Fuji Xerox Co., Ltd. | Circuit board having improved thermal radiation |
-
1990
- 1990-04-16 JP JP2100064A patent/JPH03297151A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500785A (en) * | 1993-02-24 | 1996-03-19 | Fuji Xerox Co., Ltd. | Circuit board having improved thermal radiation |
| US5586007A (en) * | 1993-02-24 | 1996-12-17 | Fuji Xerox Co., Ltd. | Circuit board having improved thermal radiation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010086B1 (ko) | 반도체 집적회로장치 | |
| US6331939B1 (en) | Stackable ball grid array package | |
| JP3123638B2 (ja) | 半導体装置 | |
| EP0810655A2 (en) | A package for a semiconductor device | |
| JPH0227838B2 (ja) | ||
| JP2568748B2 (ja) | 半導体装置 | |
| JPH04273451A (ja) | 半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| JP3330468B2 (ja) | 配線基板及び半導体装置 | |
| JPH03297151A (ja) | プリント配線板 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| USRE43112E1 (en) | Stackable ball grid array package | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2990120B2 (ja) | 半導体装置 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JPH0297042A (ja) | 電子部品搭載用基板 | |
| JPH0529538A (ja) | 半導体モジユール構造 | |
| JPS59193054A (ja) | 半導体装置 | |
| JPH0595043U (ja) | 半導体チップの実装回路基板 | |
| JPS6049660A (ja) | 半導体装置 | |
| JPH04133473A (ja) | 半導体装置 | |
| JPH03155143A (ja) | 半導体装置の実装方法 |