JPH03155143A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH03155143A JPH03155143A JP1294632A JP29463289A JPH03155143A JP H03155143 A JPH03155143 A JP H03155143A JP 1294632 A JP1294632 A JP 1294632A JP 29463289 A JP29463289 A JP 29463289A JP H03155143 A JPH03155143 A JP H03155143A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- mounting
- chip
- leads
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims description 4
- 238000003754 machining Methods 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- 229910001111 Fine metal Inorganic materials 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
この発明は、回路基板上に半導体装置を実装してなる電
子機器における半導体装置の実装方法に関する。
子機器における半導体装置の実装方法に関する。
［従来の技術］
電子機器用の回路基板における半導体装置の実装方法は
、ｉｔｔ子機器の小型高性能化の要求からより薄型化、
高密度化が要求されており、ペアチップ実装（ＩＣチッ
プを直接回路基板上に搭載し周辺回路と接続する実装方
法）、がその主流をなしている。
、ｉｔｔ子機器の小型高性能化の要求からより薄型化、
高密度化が要求されており、ペアチップ実装（ＩＣチッ
プを直接回路基板上に搭載し周辺回路と接続する実装方
法）、がその主流をなしている。
従来のペアチップ実装の方法には、おもにＣ０Ｂ（チッ
プ オン・ボード）実装方式とＴＡＢ（テープ・オート
メイテッド・ボンディングまたはフィルムキャリヤ）実
装方式の２つが用いられている。
プ オン・ボード）実装方式とＴＡＢ（テープ・オート
メイテッド・ボンディングまたはフィルムキャリヤ）実
装方式の２つが用いられている。
ＣＯＢ実装方式（第４図に斜視図を示す）とは、あらか
じめ回路基板ｌ上に搭載されたＩＣチップ２上の接続用
バッド３と回路基板ｌ上の接続用パッド４．とを金など
の金属細線５を用いて順次接続していくペアチップ実装
方式である。さらにＩＣチップ２および金属細線５の周
辺にキャップをかぶせるか、樹脂で封止するかしてＣＯ
Ｂ実装が完了する。（図示せず） これとは別のＴＡＢ実装（またはフィルムキャリア実装
）方式という方法も用いられている。第５図にその概略
を示す、ＴＡＧ実装方式とはテープ状のフレキシブル基
板６の開口部にあらかじめ突出して形成された接続用リ
ード７（インナリード）と、ＩＣチップ２の接続用パッ
ド上にあらかじめ金などにより形成された金属突起８（
バンブ）とを当接し熱圧着等により全端子を一括して接
続（第５図（ａ））した後、樹脂などにより封止したも
の（第５図（ｂ））をフレキシブル基板６より図中破線
部分で切り離し、接続用リードの外側９（アウタリード
）を回路基板ｌ上の接続用パッド４に当接し、ハング付
は等の方法により接続する方法である（第５図（Ｃ））
、多くの場合は、この部分にキヤ・ンブをかぶせるか樹
脂を充填して封止するかしてＴＡＢ実装が完了する（図
示せず）、ＴＡＢ実装方式は接続に金属細線を用いない
ために、総厚１ｍｍ程度の薄型実装が可能であり、接続
ピッチも１１００ｕ程度が実用化されており高密度実装
が可能である。
じめ回路基板ｌ上に搭載されたＩＣチップ２上の接続用
バッド３と回路基板ｌ上の接続用パッド４．とを金など
の金属細線５を用いて順次接続していくペアチップ実装
方式である。さらにＩＣチップ２および金属細線５の周
辺にキャップをかぶせるか、樹脂で封止するかしてＣＯ
Ｂ実装が完了する。（図示せず） これとは別のＴＡＢ実装（またはフィルムキャリア実装
）方式という方法も用いられている。第５図にその概略
を示す、ＴＡＧ実装方式とはテープ状のフレキシブル基
板６の開口部にあらかじめ突出して形成された接続用リ
ード７（インナリード）と、ＩＣチップ２の接続用パッ
ド上にあらかじめ金などにより形成された金属突起８（
バンブ）とを当接し熱圧着等により全端子を一括して接
続（第５図（ａ））した後、樹脂などにより封止したも
の（第５図（ｂ））をフレキシブル基板６より図中破線
部分で切り離し、接続用リードの外側９（アウタリード
）を回路基板ｌ上の接続用パッド４に当接し、ハング付
は等の方法により接続する方法である（第５図（Ｃ））
、多くの場合は、この部分にキヤ・ンブをかぶせるか樹
脂を充填して封止するかしてＴＡＢ実装が完了する（図
示せず）、ＴＡＢ実装方式は接続に金属細線を用いない
ために、総厚１ｍｍ程度の薄型実装が可能であり、接続
ピッチも１１００ｕ程度が実用化されており高密度実装
が可能である。
〔発明が解決しようとする課題］
しかし、前述の従来技術では以下のような問題点を有す
る。
る。
すなわちＣＯＢ実装方式では、金属細線５とＩＣチップ
２が接触して電気的短絡（エツジショート）をおこさな
いようにＩＣチップ側の金属細線の立ち上がりに１００
〜２００μｍ程度の垂直部分が必要となるため、ＣＯＢ
実装全体では基板の厚さも含めて１ｍｍ以上の厚さにな
ってしまい、電子機器の薄型化に限界があった。また、
金属細線５の接続ピッチは１５０μｍ程度が限界であり
、２００端子以上のＩＣチップは必要な接続ピッチを確
保しようとするとＩＣチップが大きくなりすぎて、高密
度実装できないという問題があった。さらに、金属細線
５による接続はｌ端子ずつ順次行なわれるため、端子数
が増えれば増えるほど接続に時間がかかると言う問題点
もあった。
２が接触して電気的短絡（エツジショート）をおこさな
いようにＩＣチップ側の金属細線の立ち上がりに１００
〜２００μｍ程度の垂直部分が必要となるため、ＣＯＢ
実装全体では基板の厚さも含めて１ｍｍ以上の厚さにな
ってしまい、電子機器の薄型化に限界があった。また、
金属細線５の接続ピッチは１５０μｍ程度が限界であり
、２００端子以上のＩＣチップは必要な接続ピッチを確
保しようとするとＩＣチップが大きくなりすぎて、高密
度実装できないという問題があった。さらに、金属細線
５による接続はｌ端子ずつ順次行なわれるため、端子数
が増えれば増えるほど接続に時間がかかると言う問題点
もあった。
またＴＡＢ実装方式では、テープ状のフレキシブル基板
６を用いてインナリード７をＩＣチップ２と接続し樹脂
封止する（インナリード接続）工程と、これを単品に切
り離しアウタリード９を回路基板ｌ上の接続パッド４と
接続する（アウタリード接続）工程の２つの工程が必要
であって、工程が複雑なために加工に時間がかかる、歩
留りが悪い、多くの種類の加工装置が必要であるという
ような問題があった。
６を用いてインナリード７をＩＣチップ２と接続し樹脂
封止する（インナリード接続）工程と、これを単品に切
り離しアウタリード９を回路基板ｌ上の接続パッド４と
接続する（アウタリード接続）工程の２つの工程が必要
であって、工程が複雑なために加工に時間がかかる、歩
留りが悪い、多くの種類の加工装置が必要であるという
ような問題があった。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは加工工程が単純で加工時間も短（
、しかも薄型高密度実装が可能な半導体装置の実装方法
を提供するところにある。
の目的とするところは加工工程が単純で加工時間も短（
、しかも薄型高密度実装が可能な半導体装置の実装方法
を提供するところにある。
〔課題を解決するための手段１
本発明の半導体装置の実装方法は、フレキシブル基板上
にあらかじめ形成された複数の接続用リード線を用いて
、半導体装置と接続用リード線、および接続用リード線
と回路基板の間の接続をほぼ同時に行なうことを特徴と
する。
にあらかじめ形成された複数の接続用リード線を用いて
、半導体装置と接続用リード線、および接続用リード線
と回路基板の間の接続をほぼ同時に行なうことを特徴と
する。
第１図は本発明の実施例を示す断面図及び斜視図である
。第１図（ａ）は本発明の構成を示す断面図である。サ
ライ部１０を設けた回路基板１上にあらかじめ搭載され
たＩＣチップ２の複数の接続端子（バンブ）８は回路基
板１上の複数の接続端子（パッド）４とフレキシブル基
板６上にあらかじめ形成された接続用リード線（７およ
び９）により接続されている。第１図（ｂ）ないしくＣ
）はこの実施例を加工工程順に説明する斜視図である。
。第１図（ａ）は本発明の構成を示す断面図である。サ
ライ部１０を設けた回路基板１上にあらかじめ搭載され
たＩＣチップ２の複数の接続端子（バンブ）８は回路基
板１上の複数の接続端子（パッド）４とフレキシブル基
板６上にあらかじめ形成された接続用リード線（７およ
び９）により接続されている。第１図（ｂ）ないしくＣ
）はこの実施例を加工工程順に説明する斜視図である。
第１図（ｂ）は回路基板１に設けられたサライ部１０に
ＩＣチップ２が搭載された状態である。第１図（Ｃ）は
この上方から、フレキシブル基板６上にあらかじめ銅な
どにより形成された複数の接続用リード線のインナリー
ド７とＩＣチップ２の接続用バンブ８、およびアウタリ
ード９と回路基板１の接続パッド４とをそれぞれ一括し
て、はぼ同時に接続した状態を示している。このときイ
ンナリード側の接続とアウタリード側の接続は同時に行
なってもよく、またどちらかを先に行なってもよい０通
常はこの部分を樹脂封止して電子機器の回路として用い
るが、封止した状態については図示していない。
ＩＣチップ２が搭載された状態である。第１図（Ｃ）は
この上方から、フレキシブル基板６上にあらかじめ銅な
どにより形成された複数の接続用リード線のインナリー
ド７とＩＣチップ２の接続用バンブ８、およびアウタリ
ード９と回路基板１の接続パッド４とをそれぞれ一括し
て、はぼ同時に接続した状態を示している。このときイ
ンナリード側の接続とアウタリード側の接続は同時に行
なってもよく、またどちらかを先に行なってもよい０通
常はこの部分を樹脂封止して電子機器の回路として用い
るが、封止した状態については図示していない。
このようなペアチップ実装方式を用いると、接続の工程
が単純になるため、ＴＡＢ実装方式のように？！雑な加
工工程を必要としない。したがって加工装置も種類が少
なくてすみ、加工時間が短縮され、接続の歩留りも向上
する。また、ＣＯＢ実装のように金属細線を使用しない
ので、実装の厚さおよび接続ピッチの点ではＴＡＢ実装
と同等の薄型高密度化が可能である。つまりＣＯＢ実装
方式のようにエツジショートを防ぐための金属細線の立
ち上がりの垂直部分が必要でないため、総厚で１ｍｍ以
下の薄型実装が実現できる。また接続ピッチも１５０μ
ｍ以下が実現できるため高密度実装が実現できる。
が単純になるため、ＴＡＢ実装方式のように？！雑な加
工工程を必要としない。したがって加工装置も種類が少
なくてすみ、加工時間が短縮され、接続の歩留りも向上
する。また、ＣＯＢ実装のように金属細線を使用しない
ので、実装の厚さおよび接続ピッチの点ではＴＡＢ実装
と同等の薄型高密度化が可能である。つまりＣＯＢ実装
方式のようにエツジショートを防ぐための金属細線の立
ち上がりの垂直部分が必要でないため、総厚で１ｍｍ以
下の薄型実装が実現できる。また接続ピッチも１５０μ
ｍ以下が実現できるため高密度実装が実現できる。
さらに、接続用リード綿はほぼ同時に一括して接続でき
るため、接続に要する時間が短く、例えば２００端子以
上の多リード接続に対して加工時間がきわめて短くでき
るという特徴を有する。
るため、接続に要する時間が短く、例えば２００端子以
上の多リード接続に対して加工時間がきわめて短くでき
るという特徴を有する。
また、端子の接続に際して金などの高価な金属細線を使
用する必要がなく、銅などの安価な材料が使用できるた
め材料のコストダウンも可能である。
用する必要がなく、銅などの安価な材料が使用できるた
め材料のコストダウンも可能である。
第２図には、本発明の別の実施例の断面図を示す。この
実施例は、回路基板ｌにサライを設ける代わりに、開口
部１１を設けＩＣチップ２を下方から供給し、同時にイ
ンナリード接続とアウタリード接続を行なうものである
。あらかじめ回路基板１上にＩＣチップ２を搭載してお
く必要がなく、加工工程がさらに単純化される。
実施例は、回路基板ｌにサライを設ける代わりに、開口
部１１を設けＩＣチップ２を下方から供給し、同時にイ
ンナリード接続とアウタリード接続を行なうものである
。あらかじめ回路基板１上にＩＣチップ２を搭載してお
く必要がなく、加工工程がさらに単純化される。
第３図には、本発明のさらに別の実施例の断面図を示す
、この実施例では回路基板ｌにサライ、開口部等を設け
ずに直接ＩＣチップ２を搭載している。本発明の適用は
サライや開口部のない一般的な回路基板についても可能
であり、加工工程の単純化や、高密度実装化の効果は同
様にえられる。
、この実施例では回路基板ｌにサライ、開口部等を設け
ずに直接ＩＣチップ２を搭載している。本発明の適用は
サライや開口部のない一般的な回路基板についても可能
であり、加工工程の単純化や、高密度実装化の効果は同
様にえられる。
これらの実施例は、ＩＣチップ２とインナリード７との
接続について、従来技術のＴＡＢ実装方式と同様にＩＣ
チップの接続パッド上のバンブ８を形成して行なう接続
方法について述べているが、本発明の適用はこれに限定
されるものでなく、なんらかの方法でインナリード７に
バンブを形成して接合を行なってもよ（、その効果は同
様に得られる１例えばインナリード７の一部分をハーフ
エツチングして厚さを薄くすると、残った部分が相対的
に突起したかたちになるため、この部分をバンブとして
使用してもよい。
接続について、従来技術のＴＡＢ実装方式と同様にＩＣ
チップの接続パッド上のバンブ８を形成して行なう接続
方法について述べているが、本発明の適用はこれに限定
されるものでなく、なんらかの方法でインナリード７に
バンブを形成して接合を行なってもよ（、その効果は同
様に得られる１例えばインナリード７の一部分をハーフ
エツチングして厚さを薄くすると、残った部分が相対的
に突起したかたちになるため、この部分をバンブとして
使用してもよい。
［発明の効果１
以上述べたように本発明によれば、フレキシブル基板上
にあらかじめ形成された複数の接続用リド線を用いてＩ
Ｃチップと接続用リード線および接続用リード線と回路
基板の間の接続をほぼ同時に行なうようにしたので、Ｔ
ＡＢ実装方式に比べて加工工程が単純化された。これに
より電子機器の製造のための加工装置の種類が少な（て
すみ、加工時間が短縮され、歩留りが向上するため、電
子機器のコストダウンに大きな効果がある。またＣＯＢ
実装方式に比べて薄型化、高密度化できるため、電子機
器の小型化、高機能化に対して効果がある。さらに、材
料の点からも安価な材＋４が使用できるため、コストダ
ウンにも効果がある。
にあらかじめ形成された複数の接続用リド線を用いてＩ
Ｃチップと接続用リード線および接続用リード線と回路
基板の間の接続をほぼ同時に行なうようにしたので、Ｔ
ＡＢ実装方式に比べて加工工程が単純化された。これに
より電子機器の製造のための加工装置の種類が少な（て
すみ、加工時間が短縮され、歩留りが向上するため、電
子機器のコストダウンに大きな効果がある。またＣＯＢ
実装方式に比べて薄型化、高密度化できるため、電子機
器の小型化、高機能化に対して効果がある。さらに、材
料の点からも安価な材＋４が使用できるため、コストダ
ウンにも効果がある。
第１図は本発明の半導体装置の実装方法を示す断面図お
よび斜視図。 第２図および第３図は本発明の別の実施例を示す断面図
。 第４図および第５図は従来の半導体装置の実装方法を示
す斜視図。 回路基板 ＩＣチップ（半導体装置） ＩＣチップの接続用パッド 回路基板の接続用パッド 接続用金属細線 フレキシブル基板 接続用リード（インナリード） 金属突起（バンブ） 接続用リード（アウタリード） 回路基板のサライ部 回路基板の開口部 Ｓ に５記（α）
よび斜視図。 第２図および第３図は本発明の別の実施例を示す断面図
。 第４図および第５図は従来の半導体装置の実装方法を示
す斜視図。 回路基板 ＩＣチップ（半導体装置） ＩＣチップの接続用パッド 回路基板の接続用パッド 接続用金属細線 フレキシブル基板 接続用リード（インナリード） 金属突起（バンブ） 接続用リード（アウタリード） 回路基板のサライ部 回路基板の開口部 Ｓ に５記（α）
Claims (1)
- 回路基板上に半導体装置を実装してなる電子機器にお
ける半導体装置の実装方法において、フレキシブル基板
上にあらかじめ形成された複数の接続用リード線を用い
て半導体装置と前記接続用リード線および接続用リード
線と回路基板のあいだの接続をほぼ同時に行うことを特
徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294632A JPH03155143A (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294632A JPH03155143A (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03155143A true JPH03155143A (ja) | 1991-07-03 |
Family
ID=17810275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1294632A Pending JPH03155143A (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03155143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7484291B1 (en) * | 2002-06-26 | 2009-02-03 | Western Digital Technologies, Inc. | Method of manufacturing a disk drive with a lead frame engaged within a host electronic unit socket |
-
1989
- 1989-11-13 JP JP1294632A patent/JPH03155143A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7484291B1 (en) * | 2002-06-26 | 2009-02-03 | Western Digital Technologies, Inc. | Method of manufacturing a disk drive with a lead frame engaged within a host electronic unit socket |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1639644B1 (en) | Integrated circuit package having stacked integrated circuits and method therefor | |
| US5620928A (en) | Ultra thin ball grid array using a flex tape or printed wiring board substrate and method | |
| US5637828A (en) | High density semiconductor package | |
| KR19990083550A (ko) | 수지밀봉형반도체장치및그제조방법,리드프레임 | |
| JPH1092972A (ja) | 集積回路用パッケージ | |
| JPH1012769A (ja) | 半導体装置およびその製造方法 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JPH04273451A (ja) | 半導体装置 | |
| KR100292036B1 (ko) | 반도체패키지의제조방법및그에 따른반도체패키지 | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JPH09186267A (ja) | Ｂｇａ半導体パッケージ | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH03155143A (ja) | 半導体装置の実装方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH03109760A (ja) | 半導体装置 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JPS63104435A (ja) | 半導体装置 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| KR100230750B1 (ko) | 반도체 패키지 | |
| KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
| JPS60262434A (ja) | 半導体装置 | |
| JP2770530B2 (ja) | フィルムキャリアパッケージ | |
| JPH11111910A (ja) | マルチチップマウント半導体装置及びその製造方法 | |
| JP2001319943A (ja) | 半導体装置 | |
| KR940006578B1 (ko) | 반도체 패케이지 및 그 제조방법 |