JPH09186267A - Ｂｇａ半導体パッケージ - Google Patents

Ｂｇａ半導体パッケージ

Info

Publication number
JPH09186267A
JPH09186267A JP34808096A JP34808096A JPH09186267A JP H09186267 A JPH09186267 A JP H09186267A JP 34808096 A JP34808096 A JP 34808096A JP 34808096 A JP34808096 A JP 34808096A JP H09186267 A JPH09186267 A JP H09186267A
Authority
JP
Japan
Prior art keywords
semiconductor package
semiconductor chip
connection layer
bga semiconductor
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34808096A
Other languages
English (en)
Other versions
JP2893522B2 (ja
Inventor
Sun Kim Jin
スン キム ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH09186267A publication Critical patent/JPH09186267A/ja
Application granted granted Critical
Publication of JP2893522B2 publication Critical patent/JP2893522B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体チップと外部装置との電気的接続を短縮
接続層により短縮し、半導体素子のアクセス時間を短く
させて高速素子に適用し得る短縮接続層を有するＢＧＡ
半導体パッケージを提供しようとするものである。 【解決手段】半導体チップの活性領域表面上に、回路器
及び銅膜配線を有した短縮接続層を圧着し、該短縮接続
層と半導体チップパッドとを直接電気的接続して、半導
体素子のアクセス時間を短縮し得るようにＢＧＡ半導体
パッケージを構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（ball gri
d array ）半導体パッケージに係るもので、詳しくは、
半導体チップと外部装置との電気的接続を短縮した接続
層を設けて行うようにして半導体パッケージを薄型化さ
せ、半導体素子のアクセス時間を短縮して高速素子（hi
gh speed device）に適用し得るようにしたＢＧＡ半
導体パッケージに関するものである。
【０００２】
【従来の技術】従来、ＢＧＡ半導体パッケージにおいて
は、図４に示すように、金属パターン３が内部に埋設さ
れた基板１上に半導体チップ５が接着剤４によりダイボ
ンディングされ、該半導体チップ５上のチップパッド
（図示されず）がワイヤ７により前記基板１内の金属パ
ターン３と電気的に接続されている。かつ、前記半導体
チップ５及びワイヤ７の包含された基板１上所定部位が
エポキシモールディング樹脂６により覆われ、前記基板
１の下面に複数個の導電パッド２が形成され、それら導
電パッド２下面にリフロー工程により夫々ソルダボール
８が付着されて構成されていた。
【０００３】そして、前記ＢＧＡ半導体パッケージは、
印刷回路基板（図示されず）上記各ソルダボール８によ
り実装され所定情報を貯蔵、又は、該貯蔵情報を読み取
るようになっていた。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＢＧＡ半導体パッケージにおいては、出力端
子として用いるソルダボールが半導体チップの活性表面
（acctive surface ；半導体チップの上面）の反対側に
位置されるため、半導体チップからワイヤを経て印刷回
路基板まで至る電気的経路が長くなってアクセス時間も
長くなり、半導体パッケージの大きさを縮小させること
が難しくなるという不都合な点があった。
【０００５】また、ソルダボールを半導体チップの活性
表面上にレイアウトする場合、接続のためのタブボンデ
ィング（TAB bonding ）工程を必要とするため、生産性
が低下して原価が上昇するという不都合な点があった。
本発明の目的は、半導体チップの活性表面上にチップパ
ッドを短縮接続層により電気的に短い経路で接続させて
アクセス時間を減らし、高速素子に適用することが可能
で、かつ、パッケージの大きさを縮小し得るようにした
ＢＧＡ半導体パッケージを提供しようとするものであ
る。
【０００６】
【課題を解決するための手段】このような本発明に係る
ＢＧＡ半導体パッケージにおいては、半導体チップの活
性領域上に、該活性領域と電気的に接続されて表面上に
各出力端子が露出する構造を有した短縮接続層を積層し
た構成を含んでいることを特徴とする。
【０００７】ここで、前記半導体チップと短縮接続層と
の外周部分を、樹脂でモールド成形する構成としてもよ
く、また、前記半導体チップを、箱状のパッケージ本体
の空洞内部に収納し、該パッケージ本体内壁と半導体チ
ップ及び短縮接続層との隙間を、樹脂でモールド成形す
る構成としてもよく、その場合、前記半導体チップを、
前記パッケージ本体の空洞内部底面に接着剤で接着する
構成としてもよい。
【０００８】また、前記短縮接続層を、前記半導体チッ
プの活性領域上に熱可燒性／熱硬化性の接着フィルムに
より熱圧着する構成としてもよい。また、前記パッケー
ジ本体を、プラスチック及びセラミック中いずれか一つ
にて形成する構成としてもよい。また、前記短縮接続層
を、銅膜配線が内部に埋設された回路器と、前記銅膜配
線に電気的接続されるように該回路器の両側下面に形成
された接続パッドと、前記回路器の上面に所定間隔を置
いて夫々形成され前記配線に電気的接続された複数の導
電パッドと、それら導電パッド上に夫々形成された出力
端子と、前記接続パッド下面に接着される接着剤と、を
備えた構成としてもよい。
【０００９】上記の場合、前記出力端子を、ソルダボー
ル又はソルダバンプとしたり、前記回路器を、フレキシ
ブルプリント回路器としたり、前記接続パッドを、スパ
ッタリング、電気鍍金（electroplating）、及び蒸発
（evaporation ）中いずれか一つの方法により前記回路
器の下面に蒸着されるようにし、又は、銅及び銅／金の
合金中いずれか一つにて形成するようにしたり、前記接
着剤を、異方性接着剤（Anisotropic Conductive
Adhesive）とし、又は、異方性導電フィルム（Anisotro
pic Conductive Film）としたりすることができる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態に対し
説明する。本発明に係るＢＧＡ半導体パッケージにおい
ては、図１に示すように、プラスチック又はセラミック
材質のパッケージ本体１１内に所定大きさの溝１１ａが
切刻形成され、該溝１１ａ内底面上に半導体チップ１５
がエポキシ接着剤（epoxyadhesive）１４により接着さ
れ、前記半導体チップ１５の活性領域上面の両側に夫々
チップパッド１７が形成され、それらチップパッド１７
と電気的接続される短縮接続層２０が前記半導体チップ
１５上に接着フィルム２４により接着されて構成されて
いる。
【００１１】かつ、図２に示すように、前記半導体チッ
プ１５のチップパッド１７と短縮接続層２０とは接着剤
２７により熱圧着されて電気的に接続され、該接着剤２
７の大きさはチップパッド１７の大きさよりもやや小さ
く形成され熱圧着過程中チップパッド１７と容易に整列
（align ）されながら接着されるようになっている。こ
の場合、前記チップパッド１７上にソルダバンプを形成
した後（図示されず）、短縮接続層２０を接着剤２７を
用いて電気的に接続させることもできる。
【００１２】また、前記短縮接続層２０においては、図
３に示すように内部に銅膜配線２３が内部に埋設された
回路器２１と、該回路器２１の両側下面に形成され前記
銅薄配線２３に電気的接続される接続パッド（intercon
nection pad ）２６と、前記回路器２１の上面に所定
間隔をおいて夫々形成され、前記銅薄配線２３に電気的
接続される複数の導電パッド２２と、前記接続パッド２
６下面に接着される接着剤２７と、を備えている。
【００１３】さらに、前記各導電パッド２２上に前記短
縮接続層２０の出力端子（outputterminal ）としてソ
ルダボール２５を付着するか、それら導電パッド２２上
に出力端子としてソルダバンプを形成することもでき
る。そして、前記回路器２１は、フレキシブルプリント
回路器（flexible printcircuitor）が用いられ、該回
路器２１下面に単面又は両面接着フィルム２４が位置さ
れて該接着フィルム２４により短縮接続層２０が半導体
チップ１５上に熱圧着されるようになっており、該接着
フィルム２４は熱硬化性若しくは熱可燒性樹脂フィルム
が用いられる。かつ、前記回路器２１の厚さは５〜４０
０μｍで、接着フィルム２４の厚さは１０〜４００μｍ
である。
【００１４】また、前記接着剤２７は、液状の異方性接
着剤（anisotorpic conductive adhesive ）又はは固体
状の異方性電導膜（anistropic conductive film）が用
いられ、その厚さは５〜２００μｍで、内部に電導ボー
ル２８が形成されている。さらに、前記接続パッド２６
は、前記回路器２１の両方側下面にスパッタリング、電
気鍍金（electroplating）、及び蒸発（evaporation ）
中、いずれか一つを施して蒸着され、銅又は銅／金の合
金が用いられ、最大１ｍｍ以下の高さと、０．３ｍｍ以
上の幅とを有している。
【００１５】そして、前記短縮接続層２０の接続パッド
２６は、前記半導体チップ１５上のチップパッド１７上
に前記接着剤２７により接着され、それら短縮接続層２
０とチップパッド１７との電気的経路が形成されてい
る。かつ、前記短縮接続層２０は、半導体チップ１５の
活性領域上に前記接着フィルム２４により熱圧着され、
それら半導体チップ１５及び短縮接続層２０の収納され
た前記パッケージ本体１１の溝１１ａ内空間部位はモー
ルディング樹脂１６により密封されている。
【００１６】
【発明の効果】以上説明したように本発明に係る短縮接
続層を有するＢＧＡ半導体パッケージにおいては、半導
体チップの活性領域上にチップパッドと電気的接続する
短縮接続層が形成されているため、信号のアクセス時間
を短縮させて、高速素子に適用するようになるという効
果がある。
【００１７】かつ、前記短縮接続層の接着剤とチップパ
ッドとが直接接続されるため、半導体チップの設計時に
チップパッドのピッチを現在の１６０μｍから３０〜４
０μｍまでに短縮し、２００ピン以上の多ピン構造の半
導体パッケージにおける半導体チップの大きさを減らし
得るという効果がある。また、半導体チップのチップパ
ッドと短縮接続層とが直接接続されるため、製造工程が
簡単になって生産性が向上されるという効果がある。
【００１８】更に、短縮接続層の製造工程中ソルダボー
ルを予め製造し得るようになるため、製造原価が節減さ
れるという効果がある。そして、短縮接続層上面に出力
端子を直接形成されるためパッケージの大きさが縮小さ
れ、薄型のＢＧＡ半導体パッケージの薄型化を図り得る
という効果がある。
【図面の簡単な説明】
【図１】本発明に係る短縮接続層を有するＢＧＡ半導体
パッケージの縦断面図である。
【図２】図１の短縮接続層を有するＢＧＡ半導体パッケ
ージのＡ部分拡大図である。
【図３】本発明に係る短縮接続層の縦断面図である。
【図４】従来のＢＧＡ半導体パッケージの縦断面図であ
る。
【符号の説明】
１１：パッケージ本体 １１ａ：溝 １５：半導体チップ １６：モールディング樹脂 ２０：短縮接続層 ２１：回路器 ２２：導電パッド ２３：銅膜金属配線 ２４：接着フィルム ２５：出力端子（ソルダボール） ２６：接続パッド ２７：接着剤 ２８：電導ボール

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】半導体チップの活性領域上に、該活性領域
    と電気的に接続されて表面上に各出力端子が露出する構
    造を有した短縮接続層を積層した構成を含んでいること
    を特徴とするＢＧＡ半導体パッケージ。
  2. 【請求項２】前記半導体チップと短縮接続層との外周部
    分が、樹脂でモールド成形されている請求項１に記載の
    ＢＧＡ半導体パッケージ。と、
  3. 【請求項３】前記半導体チップは、箱状のパッケージ本
    体の空洞内部に収納され、該パッケージ本体内壁と半導
    体チップ及び短縮接続層との隙間が、樹脂でモールド成
    形されている請求項２に記載のＢＧＡ半導体パッケー
    ジ。
  4. 【請求項４】前記半導体チップは、前記パッケージ本体
    の空洞内部底面に接着剤で接着されている請求項３に記
    載のＢＧＡ半導体パッケージ。
  5. 【請求項５】前記短縮接続層は、前記半導体チップの活
    性領域上に熱可燒性／熱硬化性の接着フィルムにより熱
    圧着される請求項１〜請求項４のいずれか１つに記載の
    ＢＧＡ半導体パッケージ。
  6. 【請求項６】前記パッケージ本体は、プラスチック及び
    セラミック中いずれか一つにて形成される請求項１〜請
    求項５のいずれか１つに記載のＢＧＡ半導体パッケー
    ジ。
  7. 【請求項７】前記短縮接続層は、銅膜配線が内部に埋設
    された回路器と、前記銅膜配線に電気的接続されるよう
    に該回路器の両側下面に形成された接続パッドと、前記
    回路器の上面に所定間隔を置いて夫々形成され前記配線
    に電気的接続された複数の導電パッドと、それら導電パ
    ッド上に夫々形成された出力端子と、前記接続パッド下
    面に接着される接着剤と、を備えた請求項１〜請求項６
    のいずれか１つに記載ＢＧＡ半導体パッケージ。
  8. 【請求項８】前記出力端子は、ソルダボール又はソルダ
    バンプである請求項７記載のＢＧＡ半導体パッケージ。
  9. 【請求項９】前記回路器は、フレキシブルプリント回路
    器である請求項７又は請求項８に記載のＢＧＡ半導体パ
    ッケージ。
  10. 【請求項10】前記接続パッドは、スパッタリング、電気
    鍍金（electroplating）、及び蒸発（evaporation ）中
    いずれか一つの方法により前記回路器の下面に蒸着され
    る請求項７〜請求項９のいずれか１つに記載のＢＧＡ半
    導体パッケージ。
  11. 【請求項11】前記接続パッドは、銅及び銅／金の合金中
    いずれか一つにて形成される請求項７〜請求項10のいず
    れか１つに記載のＢＧＡ半導体パッケージ。
  12. 【請求項12】前記接着剤は、異方性接着剤（Anisotropi
    c Conductive Adhesive）である請求項７〜請求項
    11のいずれか１つに記載のＢＧＡ半導体パッケージ。
  13. 【請求項13】前記接着剤は、異方性導電フィルム（Anis
    otropic Conductive Film）である請求項７〜請求項12
    のいずれか１つに記載のＢＧＡ半導体パッケージ。
JP34808096A 1995-12-29 1996-12-26 Ｂｇａ半導体パッケージ及びその製造方法 Expired - Lifetime JP2893522B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950067334A KR0179802B1 (ko) 1995-12-29 1995-12-29 반도체 패키지
KR67334/1995 1995-12-29

Publications (2)

Publication Number Publication Date
JPH09186267A true JPH09186267A (ja) 1997-07-15
JP2893522B2 JP2893522B2 (ja) 1999-05-24

Family

ID=19447661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34808096A Expired - Lifetime JP2893522B2 (ja) 1995-12-29 1996-12-26 Ｂｇａ半導体パッケージ及びその製造方法

Country Status (5)

Country Link
US (1) US5990563A (ja)
JP (1) JP2893522B2 (ja)
KR (1) KR0179802B1 (ja)
CN (1) CN1076873C (ja)
TW (1) TW425642B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791194B1 (en) * 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
US6150730A (en) * 1999-07-08 2000-11-21 Advanced Semiconductor Engineering, Inc. Chip-scale semiconductor package
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
US6386890B1 (en) 2001-03-12 2002-05-14 International Business Machines Corporation Printed circuit board to module mounting and interconnecting structure and method
US6695623B2 (en) 2001-05-31 2004-02-24 International Business Machines Corporation Enhanced electrical/mechanical connection for electronic devices
KR101139984B1 (ko) * 2005-12-26 2012-05-02 히다치 가세고교 가부시끼가이샤 접착제 조성물, 회로 접속 재료 및 회로 부재의 접속 구조

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
WO1993003989A1 (en) * 1991-08-13 1993-03-04 Rite-Hite Corporation A releasable locking device
US5319242A (en) * 1992-03-18 1994-06-07 Motorola, Inc. Semiconductor package having an exposed die surface
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5381599A (en) * 1993-04-12 1995-01-17 Delco Electronics Corp. Liquid crystal polymer encapsulated electronic devices and methods of making the same
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5583370A (en) * 1994-03-04 1996-12-10 Motorola Inc. Tab semiconductor device having die edge protection and method for making the same
JPH07302858A (ja) * 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die

Also Published As

Publication number Publication date
US5990563A (en) 1999-11-23
KR0179802B1 (ko) 1999-03-20
JP2893522B2 (ja) 1999-05-24
KR970053678A (ko) 1997-07-31
CN1153999A (zh) 1997-07-09
CN1076873C (zh) 2001-12-26
TW425642B (en) 2001-03-11

Similar Documents

Publication Publication Date Title
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
US8143727B2 (en) Adhesive on wire stacked semiconductor package
JP3526788B2 (ja) 半導体装置の製造方法
US6803254B2 (en) Wire bonding method for a semiconductor package
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
KR100260997B1 (ko) 반도체패키지
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US5347429A (en) Plastic-molded-type semiconductor device
JP3650001B2 (ja) 半導体装置およびその製造方法
KR100298162B1 (ko) 수지봉지형반도체장치
US6340839B1 (en) Hybrid integrated circuit
JP2000031309A (ja) チップスタックパッケ―ジ
JPH09186267A (ja) Ｂｇａ半導体パッケージ
KR100345075B1 (ko) 칩 사이즈 패키지
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2844058B2 (ja) 半導体パッケージ
JP2803656B2 (ja) 半導体装置
JPH0951015A (ja) 半導体装置
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JPH10335366A (ja) 半導体装置
KR950003904B1 (ko) 반도체 패키지
JP3645701B2 (ja) 半導体装置
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법
JPH06338539A (ja) 半導体素子の接続方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 14