JPH04233244A - 集積回路アセンブリ - Google Patents

集積回路アセンブリ

Info

Publication number
JPH04233244A
JPH04233244A JP3190589A JP19058991A JPH04233244A JP H04233244 A JPH04233244 A JP H04233244A JP 3190589 A JP3190589 A JP 3190589A JP 19058991 A JP19058991 A JP 19058991A JP H04233244 A JPH04233244 A JP H04233244A
Authority
JP
Japan
Prior art keywords
leads
lead frame
integrated circuit
lead
contact pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3190589A
Other languages
English (en)
Inventor
Melissa D Boyd
メリサ・デー・ボイド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH04233244A publication Critical patent/JPH04233244A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路およびそれに
対するリード・フレーム・アセンブリに係り、特に、テ
ープ自動化ボンディング（ＴＡＢ）プロセスにおいて実
施される集積回路アセンブリに関する。
【０００２】
【従来技術とその問題点】テープ自動化ボンディング（
ＴＡＢ）は、ダイとして知られる集積回路チップ上の電
気接点に導電リード線を接続するための手法である。 リード線をこのように接続することにより、集積回路を
別の回路と相互接続するためにリード線を用いることが
できる。一般に、フィルム・ストリップは多数の隣接矩
形セグメントに区分され、その各々には多数の導電リー
ド線がエッチングされている。各セグメントのリード線
（複数個）はリード・フレームと呼ばれる。各リード・
フレームの中央部に取り付けられるダイは、既知方法に
よりフレームのリード線の内部端に電気的に接続される
。このように組み立てておくと、ダイを取り付けるフィ
ルムまたはテープを、別の処理、試験などを行う前に、
リールに巻き付けることができる。最終試験の後で、テ
ープは個々のＴＡＢセグメントに切断され、その各々に
はダイおよび関連するリード・フレームが含まれる。
【０００３】一般に、リード線の内部末端が予め定めら
れた矩形パターンを定めるように配置される。このパタ
ーンは、各リード線の接続される集積回路のダイ上の接
点またはバンプのパターンと実質的に同一である。した
がって、各リード線の外部末端は、集積回路を他のコン
ポーネントに接続するために用いることができる。ＴＡ
Ｂボンディングでは、リード線の間隔を制限しているＴ
ＡＢテープの製造プロセスにより、集積回路（ＩＣ）に
配線することのできるリード線の数が制限される。これ
は、２５０本以上のリード線を必要することのある幾つ
かの集積回路では問題点となる。したがって、集積回路
に接続することのできるリード線接続の数を増加させる
ことが望ましい。
【０００４】
【発明の目的】本発明の主たる目的は、集積回路に接続
することのできるリード線接続の数を増加させるところ
の、集積回路およびリード・フレーム・アセンブリをも
たらすことである。本発明の他の目的は、２つのＴＡＢ
リード・フレームを集積回路に接続するところの該アセ
ンブリをもたらすことである。これまでに述べた発明の
目的および他の目的、特徴および利点は、図面に関して
説明する以下の実施例についての詳細説明からそう明ら
かになる。
【０００５】
【発明の概要】集積回路アセンブリは、集積回路上に取
り付けられた第一および第二組の接点パッドを有する集
積回路を有している。第一リード・フレームは、実質的
に平らな配列のリード線から成り、リード線の内部末端
は第一組の接点パッドに接続される。リード・フレーム
の中央部には、リード線の内部末端により、開口部が定
められている。もう１つのリード・フレームにも多数の
リード線があり、これらは前記開口部を通り第二組の接
点パッドに接続されている。本発明では該アセンブリを
作る方法も与えられる。
【０００６】
【実施例】図１において、本発明の実施例の一部を成す
集積回路ダイは１０で示してある。ダイ１０には、本体
１２があり、その中には既知方法で製造した集積回路を
有するシリコン・ウェーハ（図示していない）を含んで
いる。本体１２には、集積回路を保護するためのパシベ
ーション層により被われた上面１４がある。第一組の接
点パッド１６は、ダイ１０の周囲近くに四角に配置形成
されたバンプ１８、２０、２２、２４などの多数のバン
プから成る。一般に２６で示す第二組の接点パッドには
、第一組１６の接点パッドにより形成される四角と同心
の四角に配置形成されたバンプ２８、３０、３２などの
多数のバンプを含む。
【０００７】各組１６、２６のバンプは、金支柱（金ポ
スト）を含む。この支柱はパシベーション面１４の上方
に約１ミリ伸びており、リード線を接続するための機械
的スタンドオフをもたらす。各バンプは、ダイ１０の集
積回路の内部領域に電気的に接続されている。ダイ１０
は、その上に形成されるバンプを含めて、よく知られた
プロセスを用いて形成される。本発明は、無バンプ・ダ
イで実施できることは勿論である。
【０００８】図２では、ダイ１０は第一リード・フレー
ム３４と相互接続されて示されている。このリード・フ
レームは、その中央に明けられた四角開口部３８を有す
る四角の実質的に平らな基部３６上に支持される。基部
３６はポリイミド・フィルムから作られる。ポリエステ
ルまたはガラス繊維強化エポキシ樹脂フィルムも、基部
３６の材料として適している。リード・フレーム３４に
は、基部３６に接続され支持されたリード線３９、４０
、４１、４２、４４、４５などの多数の導電性リード線
を含む。リード線３９−４５などのリード線は、図示の
ように基部３６の外縁の外まで伸びている。一部のリー
ド線は、ダイ１０上のバンプに向かい内側に伸びており
、例えばリード線４１はバンプ２０に伸びている。リー
ド線４２などの他のリード線は、基部３６の開口部３８
の縁の方に向かうが、途中まで延びている。リード線４
０のような短いリード線はトレースとして用いられる。 リード線４１、４４、４５などの長いリード線には内部
端があり、これらはバンプに接続され、また長いリード
線により形成されるリード・フレームの開口部を形成す
る。
【０００９】図３において、本発明による集積回路アセ
ンブリを一般に５３で示す。図２に示す構造の上に置か
れて示してあるもう１つのリード・フレーム５４が含ま
れる。アセンブリ５３には、中央開口部５８を有する平
面基部５６がある。基部３６と同様に、基部５６は、実
質的に四角でまた開口部５８と同心であるポリイミド・
フィルムから成る。基部５６は、リード線６０、６２、
６４などの多数の導電性リード線を支持している。各リ
ード線には、リード線６０における内部端６６および外
部端６８（図４）のような内部および外部端を含む。リ
ード線６０の外部末端７０は、そのすぐ下のリード・フ
レーム３４のトレース４０に接続されている。接続する
方法は従来と同じであり、ハンダ付け接続または導電性
エポキシ樹脂による接続を行うことができる。
【００１０】第二のリード・フレーム５４上の各リード
線には内部端があり、これは開口部５８を越えて伸びて
、第二組の接点パッド２６を成すバンプの１つに接続さ
れる。例えば内部端６６はバンプ２８に接続される。 第二リード・フレーム５４上の各外部リード端は、リー
ドフレーム５４の外部縁を越えて延びており、第一リー
ド・フレーム３４のトレースの１つに接続されている。 例えばリード６０の外部端６８はトレース４０に接続さ
れている。基部３６、５６は実質的に平らであり且つお
互いに平行であるから、第二リード・フレーム５４のリ
ード線の外部端および内部端には、リード・フレームか
ら下方に伸びてバンプやトレースと接続するためのベン
ド（屈曲部）がある。したがって、両組１６、２６の各
バンプは、異なるリード線に電気的に接続される。基部
３６に取り付けられたリード線の外部端は、回路基板へ
の取付を容易にするために、図４に示すように曲げられ
ている。
【００１１】アセンブリ５３を構成する際には、図１に
最もよく示してあるように、既知の方法で、まずダイ１
０を製造し、第一組１６および第二組２６の金バンプを
作る。リード・フレーム３４、５４および基部３６、５
６も、既知のＴＡＢプロセスを用いて製造する。リード
・フレーム３４は、リード線の内部端を第一組１６のバ
ンプの上にして、図４に示すように、２つのコンポーネ
ントを整列してダイ１０に接続する。その後で、内部リ
ード線端は、既知のガング・ボンディング技術を用いて
、バンプにガング結合される。すでに述べたように、本
発明は、無バンプ・ダイおよび一点ボンディングを用い
て実施することもできる。リード・フレーム３４および
ダイ１０をこのようにお互いに接続した後、リード・フ
レーム５４は、図４に示すように、ダイおよび第一リー
ド・フレームに関して整列配置される。リード・フレー
ム５４上のリード線の内部端は、例えばガング・ボンデ
ィングまたは一点ボンディングにより、組２６のバンプ
に接続される。フレーム５４上のリード線外部端は、ハ
ンダ付けや導電性エポキシ樹脂を用いて、リード・フレ
ーム３４上のトレース４０、４２などのトレースに接続
される。一点ボンディングまたはレーザー溶接などの他
の手法も同様に用いることができる
【００１２】
【発明の効果】以上の説明より明らかなように、集積回
路に接続することのできるリード線の数を増加させると
ころの、集積回路アセンブリが提供される。発明の原理
をその望ましい実施例において記述してきたが、該原理
から逸脱することなく本発明の構成を変更できることは
当業者にただちに明らかである。特許請求範囲の趣旨お
よび範囲内で可能なすべての変更は本発明の範囲に含ま
れるものである。
【図面の簡単な説明】
【図１】本発明による集積回路アセンブリで使用する集
積回路の上面図。
【図２】本発明による集積回路アセンブリにおいて、図
１の集積回路に第１リードフレームを接続した状態を示
す上面図。
【図３】図２の構造にさらに第２リードフレームを接続
した状態を示す上面図。
【図４】図３の線４−４による断面図。
【符号の説明】
１０：ダイ １２：本体 １４：上面 １６：第一組の接点パッド ２６：第二組の接点パッド １８、２０、２２、２４、２８、３０、３２：バンプ３
９、４０、４１、４２、４４、４５：リード線３４：第
一リード・フレーム ３６：基部 ５４：第二リードフレーム ６０、６２、６４：リード線 ４０：トレース

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】集積回路と、前記集積回路の表面上に形成
    された第一組の接点パッドと、前記第一組の接点パッド
    よりも集積回路の内側の位置に形成された第二組の接点
    パッドと、複数個のリード線を有しその内部端が前記第
    一組の接点パッドに接続された第一リードフレームと、
    複数個のリード線を有しその内部端が前記第二組の接点
    パッドに接続された第二リードフレームトより成る集積
    回路アセンブリ。
  2. 【請求項２】前記第一リードフレームはそのリード線の
    間に配置されたトレースを有し、前記第二リードフレー
    ムのリード線の外部端は前記トレースの内部端に接続さ
    れる請求項１に記載の集積回路アセンブリ。
  3. 【請求項３】前記第一リードフレームは中心孔を有し、
    第一リードフレームのリード線の内部端は前記中心孔に
    延びている請求項１記載の集積回路アセンブリ。
  4. 【請求項４】前記第二リードフレームは中心孔をを有し
    、第二リードフレームのリード線の内部端は前記中心孔
    に延びている請求項１記載の集積回路アセンブリ。
  5. 【請求項５】集積回路と、前記集積回路の表面上に形成
    した第一、第二組の接点パッドと、前記第一組の接点パ
    ッドに接続された円部端を有する平坦なリードアレイを
    含む第１リードフレームと、前記リードアレイのリード
    線の内部端によってその外周辺が画定される開口部と、
    前記開口部を越えて延びた複数個のリード線を有し該リ
    ード線は前記第二組の接点パッドに接続される第二リー
    ドフレームとを含む集積回路アセンブリ。
  6. 【請求項６】前記第一リードフレームはそのリード線の
    間に配置されたトレースを有し、前記第二リードフレー
    ムのリード線の外部端は前記トレースの内部端に接続さ
    れる請求項５に記載の集積回路アセンブリ。
JP3190589A 1990-07-05 1991-07-04 集積回路アセンブリ Pending JPH04233244A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US549504 1990-07-05
US07/549,504 USH1267H (en) 1990-07-05 1990-07-05 Integrated circuit and lead frame assembly

Publications (1)

Publication Number Publication Date
JPH04233244A true JPH04233244A (ja) 1992-08-21

Family

ID=24193280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3190589A Pending JPH04233244A (ja) 1990-07-05 1991-07-04 集積回路アセンブリ

Country Status (3)

Country Link
US (1) USH1267H (ja)
EP (1) EP0465253A3 (ja)
JP (1) JPH04233244A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326621A (ja) * 1992-05-21 1993-12-10 Toshiba Corp Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
DE4239857A1 (de) * 1992-11-27 1994-06-01 Abb Research Ltd Leistungshalbleitermodul
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5396701A (en) * 1993-06-29 1995-03-14 Texas Instruments Inc. Method for packaging an integrated circuit
JP3494502B2 (ja) * 1995-05-12 2004-02-09 株式会社ルネサステクノロジ 半導体記憶装置およびそのパッド配置方法
JPH0945723A (ja) * 1995-07-31 1997-02-14 Rohm Co Ltd 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法
JP3564970B2 (ja) * 1997-02-17 2004-09-15 セイコーエプソン株式会社 テープキャリアおよびこれを用いたテープキャリアデバイス
JP2001217380A (ja) 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
GB0123676D0 (en) * 2001-10-02 2001-11-21 Poly Flex Circuits Ltd Method of manufacturing circuits
US7781873B2 (en) * 2003-04-28 2010-08-24 Kingston Technology Corporation Encapsulated leadframe semiconductor package for random access memory integrated circuits
US7030472B2 (en) * 2004-04-01 2006-04-18 Agere Systems Inc. Integrated circuit device having flexible leadframe

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6377127A (ja) * 1986-09-19 1988-04-07 Mitsubishi Electric Corp 半導体装置
JPS63124434A (ja) * 1986-11-12 1988-05-27 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0465253A3 (en) 1992-07-15
USH1267H (en) 1993-12-07
EP0465253A2 (en) 1992-01-08

Similar Documents

Publication Publication Date Title
US6489182B2 (en) Method of fabricating a wire arrayed chip size package
US6589810B1 (en) BGA package and method of fabrication
US6258629B1 (en) Electronic device package and leadframe and method for making the package
US4754317A (en) Integrated circuit die-to-lead frame interconnection assembly and method
US4949224A (en) Structure for mounting a semiconductor device
US5744383A (en) Integrated circuit package fabrication method
US6870249B2 (en) Semiconductor device and manufacturing method thereof
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US6677219B2 (en) Method of forming a ball grid array package
US7364784B2 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
US5061988A (en) Integrated circuit chip interconnect
USH1267H (en) Integrated circuit and lead frame assembly
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
KR970000219B1 (ko) 반도체 장치 및 그 제조 방법
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
KR100470144B1 (ko) 테이프회로기판및이를사용한칩크기의반도체칩패키지
JPH03109760A (ja) 半導体装置
JP3093704B2 (ja) リードフレーム，リードフレームの製造方法，半導体装置及び半導体装置の製造方法
JPH02134857A (ja) 半導体装置
JP2568057B2 (ja) 集積回路装置
JP2519243B2 (ja) 半導体装置
JPH07249708A (ja) 半導体装置及びその実装構造