JPH0945723A - 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法 - Google Patents
半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法Info
- Publication number
- JPH0945723A JPH0945723A JP7194660A JP19466095A JPH0945723A JP H0945723 A JPH0945723 A JP H0945723A JP 7194660 A JP7194660 A JP 7194660A JP 19466095 A JP19466095 A JP 19466095A JP H0945723 A JPH0945723 A JP H0945723A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wire bonding
- row
- pads
- bonding pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49177—Combinations of different arrangements
- H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 同一のワイヤボンディング用パッドを有する
従来の半導体チップに比較し、さらに小型化を促進す
る。 【解決手段】 4辺を有する矩形の平面形状を有し、そ
の少なくとも1辺に沿う上面に複数のワイヤボンディン
グ用パッド6…が配列された半導体チップCであって、
上記1辺に沿って配列された複数のワイヤボンディング
用パッドの配列ピッチを、その配列方向端部における配
置ピッチP2 よりも、配列方向中央部における配置ピッ
チP1 のほうが密となるように設定した。
従来の半導体チップに比較し、さらに小型化を促進す
る。 【解決手段】 4辺を有する矩形の平面形状を有し、そ
の少なくとも1辺に沿う上面に複数のワイヤボンディン
グ用パッド6…が配列された半導体チップCであって、
上記1辺に沿って配列された複数のワイヤボンディング
用パッドの配列ピッチを、その配列方向端部における配
置ピッチP2 よりも、配列方向中央部における配置ピッ
チP1 のほうが密となるように設定した。
Description
【0001】
【技術分野】本願発明は、半導体チップおよびこの半導
体チップを組み込んだ半導体装置ならびにその製造方法
に関する。
体チップを組み込んだ半導体装置ならびにその製造方法
に関する。
【0002】
【従来技術】とくにLSIやゲートアレイなど、外部リ
ード端子数が多くかつチップの集積化が進められた樹脂
パッケージ型半導体装置は、平面視矩形状をした樹脂パ
ッケージ部の4辺から多数本の外部リード端子が延出す
る、いわゆるクワッド型に構成されるものが多い。
ード端子数が多くかつチップの集積化が進められた樹脂
パッケージ型半導体装置は、平面視矩形状をした樹脂パ
ッケージ部の4辺から多数本の外部リード端子が延出す
る、いわゆるクワッド型に構成されるものが多い。
【0003】図4および図5に、このようなクワッド型
の半導体装置を製造するためのリードフレーム1および
このリードフレーム1上にボンディングされた半導体チ
ップCの従来一般の構成例を示す。リードフレーム1上
に形成された矩形領域Aの中央部には、やはり矩形状を
したアイランド部2が配置され、このアイランド部2
は、その4隅部から放射状に延出する4本の吊りリード
3によって、上記矩形領域Aの4隅部においてリードフ
レーム1に連結支持されている。そして、上記矩形領域
Aの4辺部において、それぞれタイバー4によってつな
がれた複数本のリード5は、上記アイランド部2に向け
て延出させられ、内部リード51を形成している。各内
部リード51の内端とアイランド部2の辺との間は、所
定間隔あけられている。各内部リード51は、アイラン
ド部2に向かうにつれ、隣合う内部リード間の間隔がせ
ばめられ、また内部リー51それ自体の幅もせばめられ
ており、全体として、各内部リード51は、アイランド
部2の中心から放射状に延びるような形態となってい
る。
の半導体装置を製造するためのリードフレーム1および
このリードフレーム1上にボンディングされた半導体チ
ップCの従来一般の構成例を示す。リードフレーム1上
に形成された矩形領域Aの中央部には、やはり矩形状を
したアイランド部2が配置され、このアイランド部2
は、その4隅部から放射状に延出する4本の吊りリード
3によって、上記矩形領域Aの4隅部においてリードフ
レーム1に連結支持されている。そして、上記矩形領域
Aの4辺部において、それぞれタイバー4によってつな
がれた複数本のリード5は、上記アイランド部2に向け
て延出させられ、内部リード51を形成している。各内
部リード51の内端とアイランド部2の辺との間は、所
定間隔あけられている。各内部リード51は、アイラン
ド部2に向かうにつれ、隣合う内部リード間の間隔がせ
ばめられ、また内部リー51それ自体の幅もせばめられ
ており、全体として、各内部リード51は、アイランド
部2の中心から放射状に延びるような形態となってい
る。
【0004】一方、上記アイランド部2にボンディング
される半導体チップCは、やはり平面視矩形状をしてお
り、その上面4辺部には、それぞれ複数のワイヤボンデ
ィング用パッド6,6…が形成されている。各パッド
6,6…は、対応する内部リード51に対し、ワイヤボ
ンディングによって結線される。このボンディングワイ
ヤ7もまた、各内部リード51の延びる方向に沿って、
すなわち、半導体チップCの中心から放射状に延びる方
向に行われる。その理由は、図6に詳示する形態で金線
ワイヤ7をリード51に熱圧着するセカンドボンディン
グを行うには、ワイヤの延びる方向に一定長さの熱圧着
距離Lが必要であり、極限まで細幅化された内部リード
51の先端部に対し、内部リード51の延びる方向と大
きく交差させてセカンドボンディングをすることができ
ないからである。
される半導体チップCは、やはり平面視矩形状をしてお
り、その上面4辺部には、それぞれ複数のワイヤボンデ
ィング用パッド6,6…が形成されている。各パッド
6,6…は、対応する内部リード51に対し、ワイヤボ
ンディングによって結線される。このボンディングワイ
ヤ7もまた、各内部リード51の延びる方向に沿って、
すなわち、半導体チップCの中心から放射状に延びる方
向に行われる。その理由は、図6に詳示する形態で金線
ワイヤ7をリード51に熱圧着するセカンドボンディン
グを行うには、ワイヤの延びる方向に一定長さの熱圧着
距離Lが必要であり、極限まで細幅化された内部リード
51の先端部に対し、内部リード51の延びる方向と大
きく交差させてセカンドボンディングをすることができ
ないからである。
【0005】こうしてチップボンディングおよびワイヤ
ボンディングが行われたリードフレーム1に対して、図
4に仮想線Bで示す領域を樹脂封止する樹脂モールドパ
ッケージが形成される。その後、タイバーの不要部分を
除去するタイバーカット工程、外部リードをフレームか
ら切り離すリードカット工程等を経て、クワッド型の半
導体装置が得られる。
ボンディングが行われたリードフレーム1に対して、図
4に仮想線Bで示す領域を樹脂封止する樹脂モールドパ
ッケージが形成される。その後、タイバーの不要部分を
除去するタイバーカット工程、外部リードをフレームか
ら切り離すリードカット工程等を経て、クワッド型の半
導体装置が得られる。
【0006】
【発明が解決しようとする課題】ところで、上記のよう
なクワッド型半導体装置を製造するための半導体チップ
Cの4辺部に形成されるワイヤボンディング用パッド6
…は、図5に詳示するように、単に所定ピッチPで等間
隔に形成されているにすぎず、しかもこのパッド6の形
成ピッチPは、次のような観点から決定されていた。
なクワッド型半導体装置を製造するための半導体チップ
Cの4辺部に形成されるワイヤボンディング用パッド6
…は、図5に詳示するように、単に所定ピッチPで等間
隔に形成されているにすぎず、しかもこのパッド6の形
成ピッチPは、次のような観点から決定されていた。
【0007】すなわち、半導体チップCの1辺に注目す
ると、その1辺に配置される複数のパッド6…のうち、
その1辺の中央部付近に配置されるパッド61に接続さ
れるボンディングワイヤ71はチップCの辺C1 に対し
て約90度で交差するが、その1辺の両端部近くに配置
されるパッド62に接続されるボンディングワイヤ72
のチップCの辺C1 に対する傾斜角θは、45度近くに
なる。そして、こうしてチップCの辺に対して45度近
く傾斜してボンディングされもなお、隣合うワイヤ7,
7どうしが互いに干渉する危険なく充分な間隔d0 をも
って配設されるように、上記パッド6の形成ピッチPが
決定され、しかも、この形成ピッチPは、チップの1辺
に配置されるすべてのパッド6について一定とされてい
たのである。
ると、その1辺に配置される複数のパッド6…のうち、
その1辺の中央部付近に配置されるパッド61に接続さ
れるボンディングワイヤ71はチップCの辺C1 に対し
て約90度で交差するが、その1辺の両端部近くに配置
されるパッド62に接続されるボンディングワイヤ72
のチップCの辺C1 に対する傾斜角θは、45度近くに
なる。そして、こうしてチップCの辺に対して45度近
く傾斜してボンディングされもなお、隣合うワイヤ7,
7どうしが互いに干渉する危険なく充分な間隔d0 をも
って配設されるように、上記パッド6の形成ピッチPが
決定され、しかも、この形成ピッチPは、チップの1辺
に配置されるすべてのパッド6について一定とされてい
たのである。
【0008】したがって、従来においては、チップの1
辺の長さは、上記のようにして決定されるワイヤボンデ
ィング用パッド6の形成ピッチPと、チップの1辺に形
成するべきパッドの数とによって大略決定されることに
なる。
辺の長さは、上記のようにして決定されるワイヤボンデ
ィング用パッド6の形成ピッチPと、チップの1辺に形
成するべきパッドの数とによって大略決定されることに
なる。
【0009】一方、半導体チップの歩留りを上げ、かつ
その製造効率を上げるためには、チップをできる限り小
型化する必要があるが、従来、このようなチップの小型
化は、上記のようにして決定されるワイヤボンディング
用パッド6の形成ピッチPによって制限されていた。す
なわち、回路素子の集積化が著しく進展したことによっ
て、回路形成領域を縮小することができても、ワイヤボ
ンディングに必要な大きさのパッドを一定数上記のよう
にして決定される形成ピッチPでチップの周囲に配設す
る必要があることから、全体として、チップCの大きさ
を所定以下とすることができなかったのである。なお、
ワイヤボンディング用パッド6の配置密度を上げる手法
として、図7に示すように、2列千鳥状のパッド配置が
採用されることがある。この場合、第1列のパッドにボ
ンディングされるワイヤ7と第2列のパッドにボンディ
ングされるワイヤ7との干渉は、図8に示すように、ワ
イヤの配索経路を上下に分けることによって避けること
ができる。しかしながら、第1列および第2列の各ワイ
ヤボンディング用パッドの形成ピッチPは、やはり、前
述したのと同様に決定されていたのであり、チップの小
型化が制限されていたのである。
その製造効率を上げるためには、チップをできる限り小
型化する必要があるが、従来、このようなチップの小型
化は、上記のようにして決定されるワイヤボンディング
用パッド6の形成ピッチPによって制限されていた。す
なわち、回路素子の集積化が著しく進展したことによっ
て、回路形成領域を縮小することができても、ワイヤボ
ンディングに必要な大きさのパッドを一定数上記のよう
にして決定される形成ピッチPでチップの周囲に配設す
る必要があることから、全体として、チップCの大きさ
を所定以下とすることができなかったのである。なお、
ワイヤボンディング用パッド6の配置密度を上げる手法
として、図7に示すように、2列千鳥状のパッド配置が
採用されることがある。この場合、第1列のパッドにボ
ンディングされるワイヤ7と第2列のパッドにボンディ
ングされるワイヤ7との干渉は、図8に示すように、ワ
イヤの配索経路を上下に分けることによって避けること
ができる。しかしながら、第1列および第2列の各ワイ
ヤボンディング用パッドの形成ピッチPは、やはり、前
述したのと同様に決定されていたのであり、チップの小
型化が制限されていたのである。
【0010】本願発明は、上記したような事情のもとで
考え出されたものであって、半導体チップのワイヤボン
ディング用パッドの配置に工夫をすることにより、同一
のパッド数を有する従来の半導体チップに比較して、さ
らに小型化を促進することをその課題とする。
考え出されたものであって、半導体チップのワイヤボン
ディング用パッドの配置に工夫をすることにより、同一
のパッド数を有する従来の半導体チップに比較して、さ
らに小型化を促進することをその課題とする。
【0011】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を採用した。
は、次の技術的手段を採用した。
【0012】すなわち、本願発明の第1の側面によれ
ば、樹脂パッケージ型半導体装置の製造に用いられる半
導体チップが提供され、この半導体チップは4辺を有す
る矩形の平面形状を有し、その少なくとも1辺に沿う上
面に複数のワイヤボンディング用パッドが配列された半
導体チップであって、上記1辺に沿って配列された複数
のワイヤボンディング用パッドの配列ピッチを、その配
列方向端部におけるよりも、配列方向中央部におけるほ
うが密となるように設定したことに特徴づけられる。
ば、樹脂パッケージ型半導体装置の製造に用いられる半
導体チップが提供され、この半導体チップは4辺を有す
る矩形の平面形状を有し、その少なくとも1辺に沿う上
面に複数のワイヤボンディング用パッドが配列された半
導体チップであって、上記1辺に沿って配列された複数
のワイヤボンディング用パッドの配列ピッチを、その配
列方向端部におけるよりも、配列方向中央部におけるほ
うが密となるように設定したことに特徴づけられる。
【0013】前述したように、上面の周辺に複数のワイ
ヤボンディング用パッドが形成された半導体チップが搭
載される製造用フレームにおける各内部リードは、半導
体チップの中心から放射状に延びるように形成され、ま
た、各内部リードと対応する各ワイヤボンディング用パ
ッド間をつなぐボンディングワイヤの方向もまた、半導
体チップの中心から放射状に延びるように設定される。
従来は、上記ワイヤボンディング用パッドの配列ピッチ
を、その配列方向両端部におけるパッドについてこれと
対応する内部リードとの間を接続するボンディングワイ
ヤどうしが互いに干渉する危険なく充分な間隔(d0 )
をもって配設されるように決定され、すべてのパッドの
配列ピッチを上記のようにして決定されるピッチに一定
化していたが、本願発明においては、パッドの配列ピッ
チを、配列方向端部におけるよりも配列方向中央部にお
けるほうが蜜となるようにしている。すなわち、配列方
向端部におけるワイヤボンディング用パッドのピッチ
は、従来と同様にして決定されるが、配列方向中央部に
おけるワイヤボンディング用パッドのピッチは、配列方
向端部におけるピッチよりも小さくするのである。配列
方向端部のパッドに結線されるボンディングワイヤの方
向は、チップの辺に対して約45度傾斜する場合がある
のに対し、配列方向中央部のパッドに結線されるボンデ
ィングワイヤの方向は、チップの辺に対して直角に延び
るので、仮に、すべてのボンディングワイヤの隣接距離
を干渉を回避しうる必要充分な一定距離としたとして
も、配列方向中央部のパッドのピッチを配列方向端部の
パッドのピッチよりも小さくすることができるのであ
る。本願発明は、このような知見から発案されたもので
ある。
ヤボンディング用パッドが形成された半導体チップが搭
載される製造用フレームにおける各内部リードは、半導
体チップの中心から放射状に延びるように形成され、ま
た、各内部リードと対応する各ワイヤボンディング用パ
ッド間をつなぐボンディングワイヤの方向もまた、半導
体チップの中心から放射状に延びるように設定される。
従来は、上記ワイヤボンディング用パッドの配列ピッチ
を、その配列方向両端部におけるパッドについてこれと
対応する内部リードとの間を接続するボンディングワイ
ヤどうしが互いに干渉する危険なく充分な間隔(d0 )
をもって配設されるように決定され、すべてのパッドの
配列ピッチを上記のようにして決定されるピッチに一定
化していたが、本願発明においては、パッドの配列ピッ
チを、配列方向端部におけるよりも配列方向中央部にお
けるほうが蜜となるようにしている。すなわち、配列方
向端部におけるワイヤボンディング用パッドのピッチ
は、従来と同様にして決定されるが、配列方向中央部に
おけるワイヤボンディング用パッドのピッチは、配列方
向端部におけるピッチよりも小さくするのである。配列
方向端部のパッドに結線されるボンディングワイヤの方
向は、チップの辺に対して約45度傾斜する場合がある
のに対し、配列方向中央部のパッドに結線されるボンデ
ィングワイヤの方向は、チップの辺に対して直角に延び
るので、仮に、すべてのボンディングワイヤの隣接距離
を干渉を回避しうる必要充分な一定距離としたとして
も、配列方向中央部のパッドのピッチを配列方向端部の
パッドのピッチよりも小さくすることができるのであ
る。本願発明は、このような知見から発案されたもので
ある。
【0014】そうすると、半導体チップの1辺に同一数
のワイヤボンディング用パッドを形成する場合、従来の
チップの1辺の長さよりも、本願発明の半導体チップの
1辺の長さを短縮することができる。その結果、本願発
明によれば、半導体チップの機能およびワイヤボンディ
ングにおける不都合を回避しながら、半導体チップの小
型化をさらに促進することができる。このことは、半導
体チップの歩留りの向上および製造効率の向上に大きく
寄与し、ひいては、この半導体チップを用いた樹脂パッ
ケージ型半導体装置そのものの小型化をも促進すること
ができる。
のワイヤボンディング用パッドを形成する場合、従来の
チップの1辺の長さよりも、本願発明の半導体チップの
1辺の長さを短縮することができる。その結果、本願発
明によれば、半導体チップの機能およびワイヤボンディ
ングにおける不都合を回避しながら、半導体チップの小
型化をさらに促進することができる。このことは、半導
体チップの歩留りの向上および製造効率の向上に大きく
寄与し、ひいては、この半導体チップを用いた樹脂パッ
ケージ型半導体装置そのものの小型化をも促進すること
ができる。
【0015】本願発明はまた、上記のように1辺に沿っ
て配列される複数のワイヤボンディング用パッドの配列
ピッチを、その配列方向端部におけるよりも、配列方向
中央部におけるほうが密となるように設定するための種
々の手段を提供する。
て配列される複数のワイヤボンディング用パッドの配列
ピッチを、その配列方向端部におけるよりも、配列方向
中央部におけるほうが密となるように設定するための種
々の手段を提供する。
【0016】その手段の1つは、上記1辺に沿って配列
された複数のワイヤボンディング用パッドを、半導体チ
ップのコーナ部からコーナ部までの範囲に配列された第
1の列と、第1の列よりも内側においてこの第1の列よ
りも短い中間範囲に配列された第2の列とによって形成
し、かつ、この第2の列を構成する各パッドを、第1の
列を構成する各パッドに対して千鳥状にずらさせるとい
う手段である。
された複数のワイヤボンディング用パッドを、半導体チ
ップのコーナ部からコーナ部までの範囲に配列された第
1の列と、第1の列よりも内側においてこの第1の列よ
りも短い中間範囲に配列された第2の列とによって形成
し、かつ、この第2の列を構成する各パッドを、第1の
列を構成する各パッドに対して千鳥状にずらさせるとい
う手段である。
【0017】また、その他の手段は、上記1辺に沿って
配列された複数のワイヤボンディング用パッドを、上記
1辺の両端部における1列配置部と、上記1辺の中間部
における2列配置部とで形成し、上記2列配置部を、千
鳥状配置とするというものである。
配列された複数のワイヤボンディング用パッドを、上記
1辺の両端部における1列配置部と、上記1辺の中間部
における2列配置部とで形成し、上記2列配置部を、千
鳥状配置とするというものである。
【0018】ワイヤボンディング用パッドは、ワイヤの
ファーストボンディングを適正に行うために一定の大き
さが必要である。このワイヤボンディング用パッドを1
列に配置するのでは、隣接するパッド間のピッチを一定
以上に縮小することは困難であるが、配列方向の中間部
一定領域のパッドを2列配置とすることにより、都合よ
く、配列方向中間部におけるワイヤボンディング用パッ
ドのピッチを、配列方向端部におけるワイヤボンディン
グ用パッドのピッチよりも小さくするという、本願発明
の基本思想を実現することができるのである。
ファーストボンディングを適正に行うために一定の大き
さが必要である。このワイヤボンディング用パッドを1
列に配置するのでは、隣接するパッド間のピッチを一定
以上に縮小することは困難であるが、配列方向の中間部
一定領域のパッドを2列配置とすることにより、都合よ
く、配列方向中間部におけるワイヤボンディング用パッ
ドのピッチを、配列方向端部におけるワイヤボンディン
グ用パッドのピッチよりも小さくするという、本願発明
の基本思想を実現することができるのである。
【0019】本願発明の第2の側面によれば、上記のよ
うに形成した半導体チップを用いて樹脂パッケージ型半
導体装置を製造する方法が提供される。この方法は、ア
イランド部と、このアイランド部から放射状に延びる複
数本の内部リードとを備える製造用フレームを用いた半
導体装置の製造方法であって、上記アイランド部に上記
のようなワイヤボンディング用パッドの配列構造を有す
る半導体チップをボンディングする工程、上記半導体チ
ップ上の各ワイヤボンディング用パッドとこれに対応す
る内部リードとの間をワイヤボンディングする工程、お
よび、上記半導体チップないし内部リードを樹脂モール
ドして樹脂パッケージ部を形成する工程、を含むことに
特徴づけられる。
うに形成した半導体チップを用いて樹脂パッケージ型半
導体装置を製造する方法が提供される。この方法は、ア
イランド部と、このアイランド部から放射状に延びる複
数本の内部リードとを備える製造用フレームを用いた半
導体装置の製造方法であって、上記アイランド部に上記
のようなワイヤボンディング用パッドの配列構造を有す
る半導体チップをボンディングする工程、上記半導体チ
ップ上の各ワイヤボンディング用パッドとこれに対応す
る内部リードとの間をワイヤボンディングする工程、お
よび、上記半導体チップないし内部リードを樹脂モール
ドして樹脂パッケージ部を形成する工程、を含むことに
特徴づけられる。
【0020】本願発明の半導体チップは、同一機能を備
える従来の半導体チップに比較して小型化が促進される
ことから、このような半導体チップを用いて製造される
樹脂パッケージ型半導体装置もまた、従前に比較して小
型化が促進される。
える従来の半導体チップに比較して小型化が促進される
ことから、このような半導体チップを用いて製造される
樹脂パッケージ型半導体装置もまた、従前に比較して小
型化が促進される。
【0021】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【0022】
【発明の好ましい実施の形態】以下、本願発明を実施す
るための好ましい実施の形態を、図1ないし図3を参照
して説明する。なお、これらの図において、図4および
図5に示した従来例と同一または同等の部分には同一の
符号を付してある。
るための好ましい実施の形態を、図1ないし図3を参照
して説明する。なお、これらの図において、図4および
図5に示した従来例と同一または同等の部分には同一の
符号を付してある。
【0023】図1は、本願発明の好ましい実施の形態に
係る半導体チップCの一例を示している。この半導体チ
ップは、平面視矩形状をしており、ウエハプロセスを経
て所望の回路または素子の作り込みが行われ、ダイシン
グによって単位チップに分割されたものである。
係る半導体チップCの一例を示している。この半導体チ
ップは、平面視矩形状をしており、ウエハプロセスを経
て所望の回路または素子の作り込みが行われ、ダイシン
グによって単位チップに分割されたものである。
【0024】図1に表れているように、図に示す半導体
チップCは、LSIまたはゲートアレイなどの、クワッ
ド型樹脂パッケージ型装置を製造するための半導体チッ
プであり、4辺C1 ,C2 ,C3 ,C4 のすべてに沿う
ようにして、複数のワイヤボンディング用パッド6…が
形成されている。
チップCは、LSIまたはゲートアレイなどの、クワッ
ド型樹脂パッケージ型装置を製造するための半導体チッ
プであり、4辺C1 ,C2 ,C3 ,C4 のすべてに沿う
ようにして、複数のワイヤボンディング用パッド6…が
形成されている。
【0025】本願発明においては、チップCの1辺に沿
って配列される複数のワイヤボンディング用パッドの配
列ピッチを、その配列方向端部に配置されるパッド62
における配列ピッチP2 よりも、配列方向中央部に配置
されるパッド61における配列ピッチP1 のほうが蜜と
なるように設定される。
って配列される複数のワイヤボンディング用パッドの配
列ピッチを、その配列方向端部に配置されるパッド62
における配列ピッチP2 よりも、配列方向中央部に配置
されるパッド61における配列ピッチP1 のほうが蜜と
なるように設定される。
【0026】図1に示す例においては、ほぼ1辺の長さ
方向全長にわたって配列された第1列のワイヤボンディ
ング用パッド群6aと、この第1列のワイヤボンディン
グ用パッド群6aよりも内側においてこの第1列のワイ
ヤボンディング群よりも短い中間範囲に配列された第2
列のワイヤボンディング用パッド群6bとを形成し、か
つこの第2列のワイヤボンディング用パッド群6bを第
1列のワイヤボンディング用パッド群6aに対して千鳥
状にずらせることにより、全体として、配列方向中央部
におけるパッド61の配列ピッチP1 を配列方向端部に
おけるパッド62の配列ピッチP2 よりも蜜としてい
る。
方向全長にわたって配列された第1列のワイヤボンディ
ング用パッド群6aと、この第1列のワイヤボンディン
グ用パッド群6aよりも内側においてこの第1列のワイ
ヤボンディング群よりも短い中間範囲に配列された第2
列のワイヤボンディング用パッド群6bとを形成し、か
つこの第2列のワイヤボンディング用パッド群6bを第
1列のワイヤボンディング用パッド群6aに対して千鳥
状にずらせることにより、全体として、配列方向中央部
におけるパッド61の配列ピッチP1 を配列方向端部に
おけるパッド62の配列ピッチP2 よりも蜜としてい
る。
【0027】一方、上記構成の半導体チップCがボンデ
ィングされるリードフレーム1は、図4に示したものと
基本的に同様の構成をもつものが用いられる。すなわ
ち、矩形の領域Aの中央部に配置されたアイランド部2
と、このアイランド部2の中心から放射状に延びるよう
に形成された内部リード5とを有する。アイランド部2
は、その4隅部から放射状に延出する4本の吊りリード
3によって、上記矩形領域Aの4隅部に連結されてい
る。
ィングされるリードフレーム1は、図4に示したものと
基本的に同様の構成をもつものが用いられる。すなわ
ち、矩形の領域Aの中央部に配置されたアイランド部2
と、このアイランド部2の中心から放射状に延びるよう
に形成された内部リード5とを有する。アイランド部2
は、その4隅部から放射状に延出する4本の吊りリード
3によって、上記矩形領域Aの4隅部に連結されてい
る。
【0028】上記半導体チップCにおけるワイヤボンデ
ィング用パッド6…の配列ピッチは、たとえば、次のよ
うにして決定される。まず、図2において、配列方向端
部のパッド62に注目する。この配列方向端部のパッド
62と対応する内部リード5間を結線するボンディング
ワイヤ71のチップCの辺C1 に対する角度をθ、隣接
するボンディングワイヤ71,71が干渉しないように
するために必要なボンディングワイヤどうしの最小間隔
をd0 とすると、配列方向端部において隣接するワイヤ
ボンディング用パッド6…の最小間隔ピッチPは、d0
/sin θとして表される。上記角度θは、配列方向端部
付近のパッド62に関しては、約45度に達し、配列方
向中央部付近のパッド61に関しては、約90度であ
る。したがって、配列方向中央部付近のパッド間ピッチ
P1 は、上記d0 と同等まで縮めることができる一方、
配列方向端部付近のパッド間ピッチP2 は、その約2
1/2 倍となる。
ィング用パッド6…の配列ピッチは、たとえば、次のよ
うにして決定される。まず、図2において、配列方向端
部のパッド62に注目する。この配列方向端部のパッド
62と対応する内部リード5間を結線するボンディング
ワイヤ71のチップCの辺C1 に対する角度をθ、隣接
するボンディングワイヤ71,71が干渉しないように
するために必要なボンディングワイヤどうしの最小間隔
をd0 とすると、配列方向端部において隣接するワイヤ
ボンディング用パッド6…の最小間隔ピッチPは、d0
/sin θとして表される。上記角度θは、配列方向端部
付近のパッド62に関しては、約45度に達し、配列方
向中央部付近のパッド61に関しては、約90度であ
る。したがって、配列方向中央部付近のパッド間ピッチ
P1 は、上記d0 と同等まで縮めることができる一方、
配列方向端部付近のパッド間ピッチP2 は、その約2
1/2 倍となる。
【0029】このように、本願発明によれば、チップの
1辺に配列される複数のワイヤボンディング用パッドの
配列ピッチを、その中央部付近のパッド間のピッチP1
を端部付近のパッド間のピッチP2 よりも小とすること
ができるが、図1および図2に示す例では、配列方向中
央部付近のパッド61を、2列千鳥状配置とすることに
より達成している。これにより、各パッドの大きさを、
ボンディングワイヤのファーストボンディングを適正に
行うに必要な大きさとしつつ、全体として、前述した本
願発明のワイヤボンディング用パッドの配置構成を達成
することができる。
1辺に配列される複数のワイヤボンディング用パッドの
配列ピッチを、その中央部付近のパッド間のピッチP1
を端部付近のパッド間のピッチP2 よりも小とすること
ができるが、図1および図2に示す例では、配列方向中
央部付近のパッド61を、2列千鳥状配置とすることに
より達成している。これにより、各パッドの大きさを、
ボンディングワイヤのファーストボンディングを適正に
行うに必要な大きさとしつつ、全体として、前述した本
願発明のワイヤボンディング用パッドの配置構成を達成
することができる。
【0030】上記のように形成される本願発明の半導体
チップは、1辺に同じ数のワイヤボンディング用パッド
を配置する従来の半導体チップに比較し、その1辺長さ
が著しく短縮され、半導体チップの小型化を達成するこ
とができる。
チップは、1辺に同じ数のワイヤボンディング用パッド
を配置する従来の半導体チップに比較し、その1辺長さ
が著しく短縮され、半導体チップの小型化を達成するこ
とができる。
【0031】上記のようにしてリードフレーム1のアイ
ランド部2にボンディングされる半導体チップCの各ワ
イヤボンディング用パッド6は、それぞれ、対応する内
部リード5に対してワイヤボンディングによって結線さ
れる。
ランド部2にボンディングされる半導体チップCの各ワ
イヤボンディング用パッド6は、それぞれ、対応する内
部リード5に対してワイヤボンディングによって結線さ
れる。
【0032】そうして、図4に仮想線Bで示す領域が樹
脂封止されて樹脂パッケージが形成され、その後、タイ
バー4の不要部分を除去するタイバーカット工程、外部
リードをフレームから切り離すリードカット工程等を経
て、クワッド型の半導体装置が得られる。本願発明にお
いては、半導体チップを、同等の機能をもつ従来のもの
に比較して小型化することができることから、上記のよ
うにして得られる樹脂パッケージ型半導体装置もまた、
小型化することができる。
脂封止されて樹脂パッケージが形成され、その後、タイ
バー4の不要部分を除去するタイバーカット工程、外部
リードをフレームから切り離すリードカット工程等を経
て、クワッド型の半導体装置が得られる。本願発明にお
いては、半導体チップを、同等の機能をもつ従来のもの
に比較して小型化することができることから、上記のよ
うにして得られる樹脂パッケージ型半導体装置もまた、
小型化することができる。
【0033】なお、図1および図2に示した例では、チ
ップの1辺に沿って配置されるワイヤボンディング用パ
ッドを、各直線にそって配列される第1例のワイヤボン
ディング用パッド群6aと、第2列のワイヤボンディン
グ用パッド群6bとによって形成したが、図3に示すよ
うに、配列方向端部を1列状に配置し、配列方向中間部
所定長さ領域を2列千鳥状配置とするという考え方を採
用することもできる。
ップの1辺に沿って配置されるワイヤボンディング用パ
ッドを、各直線にそって配列される第1例のワイヤボン
ディング用パッド群6aと、第2列のワイヤボンディン
グ用パッド群6bとによって形成したが、図3に示すよ
うに、配列方向端部を1列状に配置し、配列方向中間部
所定長さ領域を2列千鳥状配置とするという考え方を採
用することもできる。
【0034】もちろん、この発明の範囲は図に示した例
に限定されるものではない。図に示した例では、半導体
チップの1辺に沿って配置される複数のワイヤボンディ
ング用パッドのうち、配列方向中央部付近を2列千鳥配
置とすることによっているが、1列状に配置する場合に
おいて、隣接するパッド間のピッチを、配列方向端部の
ピッチに対して配列方向中央部のピッチを短縮する場合
も、もちろん本願発明発明概念中に包摂される。
に限定されるものではない。図に示した例では、半導体
チップの1辺に沿って配置される複数のワイヤボンディ
ング用パッドのうち、配列方向中央部付近を2列千鳥配
置とすることによっているが、1列状に配置する場合に
おいて、隣接するパッド間のピッチを、配列方向端部の
ピッチに対して配列方向中央部のピッチを短縮する場合
も、もちろん本願発明発明概念中に包摂される。
【0035】さらに、図に示した例は、矩形の樹脂パッ
ケージの4辺から端子リードが延出するクワッド型の半
導体装置を製造するための半導体チップに本願発明を適
用したものであるが、樹脂パッケージの対向2辺からそ
れぞれ複数本の端子リードが延出するタイプ、あるいは
樹脂パッケージの1辺から複数本の端子リードが延出す
るタイプの樹脂パッケージ型半導体装置を製造するため
の半導体チップについても、半導体チップの1辺にそっ
て複数のワイヤボンディング用パッドが配列されるかぎ
りにおいて、同様に本願発明を適用することができる。
ケージの4辺から端子リードが延出するクワッド型の半
導体装置を製造するための半導体チップに本願発明を適
用したものであるが、樹脂パッケージの対向2辺からそ
れぞれ複数本の端子リードが延出するタイプ、あるいは
樹脂パッケージの1辺から複数本の端子リードが延出す
るタイプの樹脂パッケージ型半導体装置を製造するため
の半導体チップについても、半導体チップの1辺にそっ
て複数のワイヤボンディング用パッドが配列されるかぎ
りにおいて、同様に本願発明を適用することができる。
【図1】本願発明の一実施形態に係る半導体チップの拡
大平面図である。
大平面図である。
【図2】図1に示す半導体チップをリードフレームにボ
ンディングし、かつワイヤボンディングを施した状態を
示す部分拡大平面図である。
ンディングし、かつワイヤボンディングを施した状態を
示す部分拡大平面図である。
【図3】本願発明の他の実施形態に係る半導体チップの
拡大平面図である。
拡大平面図である。
【図4】クワッド型半導体装置を製造するためのリード
フレームの一例の部分平面図である。
フレームの一例の部分平面図である。
【図5】図4に示されるリードフレームの所定部位に従
来例の半導体チップをボンディングし、かつワイヤボン
ディングした状態を示す部分拡大平面図である。
来例の半導体チップをボンディングし、かつワイヤボン
ディングした状態を示す部分拡大平面図である。
【図6】半導体チップと内部リード間との間のワイヤボ
ンディング部の側面図である。
ンディング部の側面図である。
【図7】他の従来例の部分拡大平面図である。
【図8】図7に示す従来例の側面図である。
1 リードフレーム 2 アイランド部 3 吊りリード 5 リード 6 ワイヤボンディング用パッド 61 配列方向中央部のワイヤボンディング用パッド 62 配列方向端部のワイヤボンディング用パッド 7 ボンディングワイヤ
Claims (6)
- 【請求項1】 4辺を有する矩形の平面形状を有し、そ
の少なくとも1辺に沿う上面に複数のワイヤボンディン
グ用パッドが配列された半導体チップであって、 上記1辺に沿って配列された複数のワイヤボンディング
用パッドの配列ピッチを、その配列方向端部におけるよ
りも、配列方向中央部におけるほうが密となるように設
定したことを特徴とする、半導体チップ。 - 【請求項2】 4辺を有する矩形の平面形状を有し、そ
の少なくとも1辺に沿う上面に複数のワイヤボンディン
グ用パッドが配列された半導体チップであって、 上記1辺に沿って配列された複数のワイヤボンディング
用パッドを、半導体チップのコーナ部からコーナ部まで
の範囲に配列された第1の列と、第1の列よりも内側に
おいてこの第1の列よりも短い中間範囲に配列された第
2の列によって形成し、かつ、この第2の列を構成する
各パッドは、第1の列を構成する各パッドに対して千鳥
状にずらされていることを特徴とする、半導体チップ。 - 【請求項3】 4辺を有する矩形の平面形状を有し、そ
の少なくとも1辺に沿う上面に複数のワイヤボンディン
グ用パッドが配列された半導体チップであって、 上記1辺に沿って配列された複数のワイヤボンディング
用パッドを、上記1辺の両端部における1列配置部と、
上記1辺の中間部における2列配置部とで形成し、上記
2列配置部は、千鳥状配置とされていることを特徴とす
る、半導体チップ。 - 【請求項4】 4辺を有する矩形の平面形状を有し、各
辺に沿う上面に複数のワイヤボンディング用パッドが配
列された半導体チップであって、 各辺に沿って配列された複数のワイヤボンディング用パ
ッドを、請求項1ないし3のいずれかに記載したように
配置したことを特徴とする、半導体チップ。 - 【請求項5】 アイランド部と、このアイランド部から
放射状に延びる複数本の内部リードとを備える製造用フ
レームを用いた半導体装置の製造方法であって、 上記アイランド部に請求項1ないし4のいずれかに記載
した半導体チップをボンディングする工程、 上記半導体チップ上の各ワイヤボンディング用パッドと
これに対応する内部リードとの間をワイヤボンディング
する工程、 上記半導体チップないし内部リードを樹脂モールドして
樹脂パッケージ部を形成する工程、を含むことを特徴と
する、樹脂パッケージ型半導体装置の製造方法。 - 【請求項6】 請求項5に記載した方法によって製造さ
れた樹脂パッケージ型半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7194660A JPH0945723A (ja) | 1995-07-31 | 1995-07-31 | 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法 |
TW085108871A TW345726B (en) | 1995-07-31 | 1996-07-20 | Semiconductor chip, semiconductor device having such semiconductor chip installed therein, and method for making the semiconductor device |
KR1019960030004A KR970008520A (ko) | 1995-07-31 | 1996-07-24 | 반도체칩 및 반도체칩을 조립한 반도체장치 및 그 제조방법 |
US08/688,427 US5757082A (en) | 1995-07-31 | 1996-07-30 | Semiconductor chips, devices incorporating same and method of making same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7194660A JPH0945723A (ja) | 1995-07-31 | 1995-07-31 | 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0945723A true JPH0945723A (ja) | 1997-02-14 |
Family
ID=16328208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7194660A Pending JPH0945723A (ja) | 1995-07-31 | 1995-07-31 | 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5757082A (ja) |
JP (1) | JPH0945723A (ja) |
KR (1) | KR970008520A (ja) |
TW (1) | TW345726B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166621A (ja) * | 2006-12-29 | 2008-07-17 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US7872283B2 (en) | 2006-11-09 | 2011-01-18 | Panasonic Corporation | Semiconductor integrated circuit and multi-chip module |
JP2015220271A (ja) * | 2014-05-15 | 2015-12-07 | ローム株式会社 | パッケージ |
JP6195031B1 (ja) * | 2016-10-24 | 2017-09-13 | 三菱電機株式会社 | 高周波増幅器 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751015A (en) | 1995-11-17 | 1998-05-12 | Micron Technology, Inc. | Semiconductor reliability test chip |
JPH09312375A (ja) * | 1996-03-18 | 1997-12-02 | Hitachi Ltd | リードフレーム、半導体装置及び半導体装置の製造方法 |
US6909179B2 (en) * | 1996-03-18 | 2005-06-21 | Renesas Technology Corp. | Lead frame and semiconductor device using the lead frame and method of manufacturing the same |
JPH1022299A (ja) * | 1996-07-08 | 1998-01-23 | Oki Electric Ind Co Ltd | 半導体集積回路 |
JPH1050750A (ja) * | 1996-07-30 | 1998-02-20 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
US6692989B2 (en) * | 1999-10-20 | 2004-02-17 | Renesas Technology Corporation | Plastic molded type semiconductor device and fabrication process thereof |
JP3274633B2 (ja) * | 1997-09-29 | 2002-04-15 | ローム株式会社 | 半導体集積回路装置 |
EP1077489A1 (en) * | 1999-08-17 | 2001-02-21 | Lucent Technologies Inc. | Integrated circuit die including conductive pads |
EP1077490A1 (en) | 1999-08-17 | 2001-02-21 | Lucent Technologies Inc. | Improvements in or relating to integrated circuit dies |
KR100476925B1 (ko) * | 2002-06-26 | 2005-03-17 | 삼성전자주식회사 | 본딩 불량과 신호 스큐를 방지하는 패드 배치를 갖는 반도체 칩 |
JP2005005306A (ja) * | 2003-06-09 | 2005-01-06 | Seiko Epson Corp | 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法 |
USD754083S1 (en) * | 2013-10-17 | 2016-04-19 | Vlt, Inc. | Electric terminal |
JP1582228S (ja) * | 2016-08-02 | 2017-07-24 | ||
JP1664282S (ja) * | 2019-07-24 | 2020-07-27 | ||
USD938925S1 (en) * | 2019-10-24 | 2021-12-21 | Nuvoton Technology Corporation Japan | Semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0282644A (ja) * | 1988-09-20 | 1990-03-23 | Fujitsu Ltd | 半導体装置 |
USH1267H (en) * | 1990-07-05 | 1993-12-07 | Boyd Melissa D | Integrated circuit and lead frame assembly |
JPH0653266A (ja) * | 1992-08-03 | 1994-02-25 | Yamaha Corp | 半導体装置 |
-
1995
- 1995-07-31 JP JP7194660A patent/JPH0945723A/ja active Pending
-
1996
- 1996-07-20 TW TW085108871A patent/TW345726B/zh not_active IP Right Cessation
- 1996-07-24 KR KR1019960030004A patent/KR970008520A/ko active Search and Examination
- 1996-07-30 US US08/688,427 patent/US5757082A/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7872283B2 (en) | 2006-11-09 | 2011-01-18 | Panasonic Corporation | Semiconductor integrated circuit and multi-chip module |
US8013362B2 (en) | 2006-11-09 | 2011-09-06 | Panasonic Corporation | Semiconductor integrated circuit and multi-chip module |
JP2008166621A (ja) * | 2006-12-29 | 2008-07-17 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2015220271A (ja) * | 2014-05-15 | 2015-12-07 | ローム株式会社 | パッケージ |
JP6195031B1 (ja) * | 2016-10-24 | 2017-09-13 | 三菱電機株式会社 | 高周波増幅器 |
WO2018078686A1 (ja) * | 2016-10-24 | 2018-05-03 | 三菱電機株式会社 | 高周波増幅器 |
US10951174B2 (en) | 2016-10-24 | 2021-03-16 | Mitsubishi Electric Corporation | High-frequency amplifier |
Also Published As
Publication number | Publication date |
---|---|
KR970008520A (ko) | 1997-02-24 |
US5757082A (en) | 1998-05-26 |
TW345726B (en) | 1998-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0945723A (ja) | 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法 | |
US6927483B1 (en) | Semiconductor package exhibiting efficient lead placement | |
US6841870B2 (en) | Semiconductor device | |
US6277673B1 (en) | Leads under chip in conventional IC package | |
US6707164B2 (en) | Package of semiconductor chip with array-type bonding pads | |
US20100006997A1 (en) | Chip-Stacked Package Structure with Leadframe Having Multi-Piece Bus Bar | |
JP2004071947A (ja) | 半導体装置 | |
US7411287B2 (en) | Staggered wirebonding configuration | |
JPH04302164A (ja) | 半導体装置 | |
US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
US6091089A (en) | Semiconductor integrated circuit device | |
US6441501B1 (en) | Wire-bonded semiconductor device with improved wire arrangement scheme for minimizing abnormal wire sweep | |
US11791314B2 (en) | Semiconductor packages | |
JP2000058578A (ja) | 半導体装置 | |
US6630368B2 (en) | Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device | |
JPH10270623A (ja) | ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 | |
JP4699829B2 (ja) | リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法 | |
KR200163131Y1 (ko) | 반도체소자의 칩(Chip)구조 | |
US6531762B1 (en) | Semiconductor package | |
US6975020B2 (en) | Semiconductor integrated circuit having pads layout for increasing signal integrity and reducing chip size | |
KR100566781B1 (ko) | 리드 온 칩 타입 반도체 패키지 | |
KR101209472B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 | |
JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
JP3078526B2 (ja) | 樹脂封止型半導体装置 | |
US6822322B1 (en) | Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |