JP2015220271A - パッケージ - Google Patents

パッケージ Download PDF

Info

Publication number
JP2015220271A
JP2015220271A JP2014101211A JP2014101211A JP2015220271A JP 2015220271 A JP2015220271 A JP 2015220271A JP 2014101211 A JP2014101211 A JP 2014101211A JP 2014101211 A JP2014101211 A JP 2014101211A JP 2015220271 A JP2015220271 A JP 2015220271A
Authority
JP
Japan
Prior art keywords
package
lead frames
semiconductor chip
view
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014101211A
Other languages
English (en)
Other versions
JP6371582B2 (ja
Inventor
弘敏 臼井
Hirotoshi Usui
弘敏 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014101211A priority Critical patent/JP6371582B2/ja
Priority to US14/712,146 priority patent/US9349676B2/en
Publication of JP2015220271A publication Critical patent/JP2015220271A/ja
Priority to US15/136,128 priority patent/US9633931B2/en
Application granted granted Critical
Publication of JP6371582B2 publication Critical patent/JP6371582B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】隣接ショートを回避可能なパッケージを提供する。
【解決手段】パッケージ外周部より内部方向に延伸する複数のリードフレームと、複数のリードフレームに平面視において囲まれたダイパッド領域と、ダイパッド領域上に搭載された半導体チップと、半導体チップ上に配置された複数のボンディングパッドと、複数のリードフレームと複数のボンディングパッドとをそれぞれ接続する複数のボンディングワイヤとを備え、複数のボンディングワイヤは、平面視において複数のリードフレームの先端部の軌跡に対して、４５度以上１３５度以下の範囲でボンディング接続される。
【選択図】図８

Description

本発明は、パッケージに関し、特に、隣接ショートを回避可能なパッケージに関する。
一般に、多ピンを備えた半導体集積回路のパッケージの形態としては、クワッド・フラット・パッケージ（ＱＦＰ：Quad Flat Package）が広く知られている。近年、このＱＦＰにおいても多ピン化やリードの狭ピッチ化が要求されて来ている。
狭いリード間ピッチにおいて、ワイヤ同士の接触を防止する半導体装置が開示されている（例えば、特許文献１参照。）。
特開平１０−１３５３９９号公報
パッケージの大規模集積回路（ＬＳＩ：Large Scale Integration）チップ搭載可能なサイズにＬＳＩチップの大きさが近付くと、鋭角なワイヤボンディングが必要となる。ＬＳＩチップが大きくなるにつれて、端側ほどボンディングされたワイヤが鋭角になる。その結果、隣接するボンディングワイヤ・リードフレーム間、若しくは隣接するボンディングワイヤ・ボンディングワイヤ間の距離が近くなり、ショート不良のリスクが発生する。
本発明の目的は、隣接ショートを回避可能なパッケージを提供することにある。
上記目的を達成するための本発明の一態様によれば、パッケージ外周部より内部方向に延伸する複数のリードフレームと、前記複数のリードフレームに平面視において囲まれたダイパッド領域と、前記ダイパッド領域上に搭載された半導体チップと、前記半導体チップ上に配置された複数のボンディングパッドと、前記複数のリードフレームと前記複数のボンディングパッドとをそれぞれ接続する複数のボンディングワイヤとを備え、前記複数のボンディングワイヤは、平面視において前記複数のリードフレームの先端部の軌跡に対して、４５度以上１３５度以下の範囲でボンディング接続されるパッケージが提供される。
本発明によれば、隣接ショートを回避可能なパッケージを提供することができる。
比較例１に係るパッケージにおいて、コーナー部分における拡大された模式的平面図。 比較例２に係るパッケージの模式的平面図。 比較例３に係るパッケージにおいて、コーナー部分における拡大された模式的平面図。 比較例３に係るパッケージの模式的鳥瞰図。 比較例３に係るパッケージの模式的鳥瞰図。 比較例３に係る長方形パッケージに搭載する半導体チップのウェハ上の配置例。 比較例３に係る長方形パッケージの模式的平面図。 第１の実施の形態に係るパッケージの模式的平面図。 第１の実施の形態に係るパッケージにおいて、コーナー部分における拡大された模式的平面図。 第１の実施の形態の変形例に係るパッケージの模式的平面図。 第１の実施の形態に係るパッケージの模式的鳥瞰図。 第２の実施の形態に係る長方形パッケージに搭載する半導体チップのウェハ上の配置例。 比較例に係る長方形パッケージの模式的平面図。 第２の実施の形態に係る長方形パッケージの別の模式的平面図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
なお、以下の説明において、「パッケージ」と記載された部分においても「パッケージ内部」と同義に記載されることもある。
（比較例）
―比較例１―
比較例１に係るパッケージ１００Ａにおいて、コーナー部分における拡大された模式的平面構成は、図１に示すように表される。
比較例１に係るパッケージ１００Ａは、図１に示すように、パッケージ外周部１０より内部方向に延伸する複数のリードフレーム１２と、複数のリードフレーム１２に平面視において囲まれたダイパッド領域１４と、ダイパッド領域１４上に搭載された半導体チップ２０Ｌ・２０Ｓと、半導体チップ２０Ｌ・２０Ｓ上に配置された複数のボンディングパッド１８Ｌ・１８Ｓと、複数のリードフレーム１２と複数のボンディングパッド１８Ｌ・１８Ｓとをそれぞれ接続する複数のボンディングワイヤ１６とを備える。ここで、半導体チップ２０Ｌ・２０Ｓは、それぞれチップサイズが相対的に大きい場合・小さい場合を示す。複数のボンディングワイヤ１６は、平面視において複数のリードフレーム１２の先端部の軌跡ＢＰＬに対して、半導体チップ２０Ｌ・２０Ｓでは、例えば、角度θ1・θ2を備える。ここで、θ1＜θ2の関係が成立する。
比較例１に係るパッケージ１００Ａにおいては、複数のボンディングワイヤ１６は、ＬＳＩチップが大きくなるにつれて、端側ほどボンディングされたワイヤが鋭角になる。その結果、図１に示すように、隣接するボンディングワイヤ・リードフレーム間、若しくは隣接するボンディングワイヤ・ボンディングワイヤ間の距離が近くなり、ショート不良のリスクが発生する。パッケージのＬＳＩチップ搭載可能なサイズにＬＳＩチップの大きさが近付くと、鋭角なワイヤボンディングが必要となる。
―比較例２―
比較例２に係るパッケージ１００Ａの模式的平面構成は、図２に示すように表される。
比較例２に係るパッケージ１００Ａにおいては、図２に示すように、パッケージ外周部１０より内部方向に延伸する複数のリードフレーム１２と、複数のリードフレーム１２に平面視において囲まれたダイパッド領域１４と、ダイパッド領域１４上に搭載された半導体チップ２０と、半導体チップ２０上に配置された複数のボンディングパッド１８と、複数のリードフレーム１２と複数のボンディングパッド１８とをそれぞれ接続する複数のボンディングワイヤ１６とを備える。
ここで、複数のリードフレーム１２の先端部の軌跡は、半導体チップ２０の辺に対して、角度を有し緩和されている。しかし、複数のボンディングワイヤ１６は、平面視において複数のリードフレーム１２の先端部の軌跡に対して、コーナー部では、鋭角となる。また、複数のボンディングワイヤ１６は、ＬＳＩチップが大きくなるにつれて、端側ほどボンディングされたワイヤが鋭角になる点は、比較例１と同様である。
―比較例３―
比較例３に係るパッケージ１００Ａにおいて、コーナー部分における拡大された模式的平面構成は、図３に示すように表される。また、比較例３に係るパッケージ１００Ａの模式的鳥瞰構造は、図４に示すように表される。
比較例３に係るパッケージ１００Ａは、図３〜５に示すように、パッケージ外周部１０より内部方向に延伸する複数のリードフレーム１２と、複数のリードフレーム１２に平面視において囲まれたダイパッド領域１４と、ダイパッド領域１４上に搭載された半導体チップ２０と、半導体チップ２０上に配置された複数のボンディングパッド１８と、複数のリードフレーム１２と複数のボンディングパッド１８とをそれぞれ接続する複数のボンディングワイヤ１６とを備える。
また、比較例３に係るパッケージ１００Ａの模式的鳥瞰構造は、図４に示すように表される。図４においては、リードフレーム壁面Ｗ２に複数のリードフレーム１２が配置されており、複数のリードフレーム１２と複数のボンディングパッド１８との間にそれぞれ複数のボンディングワイヤ１６が接続される様子が示されている。なお、リードフレーム壁面Ｗ１にも複数のリードフレーム１２が配置されているが、図示は省略している。
比較例３に係るパッケージ１００Ａにおいては、複数のボンディングワイヤ１６は、ＬＳＩチップサイズが相対的に大きいため、半導体チップ２０の辺の端側ほどボンディングされたワイヤが鋭角になる。その結果、図３に示すように、隣接するボンディングワイヤ・リードフレーム間、若しくは隣接するボンディングワイヤ・ボンディングワイヤ間の距離が近くなり、ショート不良のリスクが発生する。
比較例３に係るパッケージの模式的鳥瞰構造において、不良なボンディングワイヤ１６Ｆを有する例は、図５に示すように表される。このように、ボンディングワイヤが撓むことによっても、隣接するボンディングワイヤ・リードフレーム間、若しくは隣接するボンディングワイヤ・ボンディングワイヤ間の距離が近くなり、ショート不良のリスクが発生する。
―比較例４―
比較例４に係る長方形パッケージ１００Ａに搭載する半導体チップ２０の半導体ウェハ２００上の配置例は、図６に示すように表される。また、比較例４に係る長方形パッケージ１００Ａの模式的平面構成は、図７に示すように表される。比較例４に係る長方形パッケージ１００Ａに搭載される半導体チップ２０は、長方形形状を備えることから、図６に示すように、半導体ウェハ２００からスクライビング工程経て切り出すことができる。
比較例４に係るパッケージ１００Ａは、図７に示すように、パッケージ外周部１０より内部方向に延伸する複数のリードフレーム１２と、複数のリードフレーム１２に平面視において囲まれたダイパッド領域１４と、ダイパッド領域１４上に搭載された半導体チップ２０と、半導体チップ２０上に配置された複数のボンディングパッド１８と、複数のリードフレーム１２と複数のボンディングパッド１８とをそれぞれ接続する複数のボンディングワイヤ１６とを備える。
比較例４に係るパッケージ１００Ａにおいても、複数のボンディングワイヤ１６は、長方形形状のＬＳＩチップの長辺の端側ほどボンディングされたワイヤが鋭角になる。その結果、図７に示すように、隣接するボンディングワイヤ・リードフレーム間、若しくは隣接するボンディングワイヤ・ボンディングワイヤ間の距離が近くなり、ショート不良のリスクが発生する。
（第１の実施の形態）
第１の実施の形態に係るパッケージ１００の模式的平面構成は、図８に示すように表され、第１の実施の形態に係るパッケージ１００において、コーナー部分における拡大された模式的平面構成は、図９に示すように表される。
第１の実施の形態に係るパッケージ１００は、図８〜図９に示すように、パッケージ外周部１０より内部方向に延伸する複数のリードフレーム１２と、複数のリードフレーム１２に平面視において囲まれたダイパッド領域１４と、ダイパッド領域１４上に搭載された半導体チップ２０と、半導体チップ２０上に配置された複数のボンディングパッド１８と、複数のリードフレーム１２と複数のボンディングパッド１８とをそれぞれ接続する複数のボンディングワイヤ１６とを備える。ここで、複数のボンディングワイヤ１６は、平面視において複数のリードフレーム１２の先端部の軌跡に対して、４５度以上１３５度以下の範囲でボンディング接続される。
また、第１の実施の形態に係るパッケージ１００の模式的鳥瞰構造は、図１１に示すように表される。図１１においては、リードフレーム壁面Ｗ２に複数のリードフレーム１２が配置されており、複数のリードフレーム１２と複数のボンディングパッド１８との間にそれぞれ複数のボンディングワイヤ１６が接続される様子が示されている。なお、リードフレーム壁面Ｗ１にも複数のリードフレーム１２が配置されているが、図示は省略している。
また、半導体チップ２０の辺は、平面視において複数のリードフレーム１２の先端部の軌跡に対して、４５度以下の鋭角に配置されていても良い。
また、ダイパッド領域１４および半導体チップ２０は、図８〜図９に示すように、平面視において正方形形状を備えていても良い。
また、半導体チップ２０は、図８〜図９に示すように、平面視において複数のリードフレームの先端部の軌跡に対して、４５度回転して配置されていても良い。
また、複数のボンディングパッド１８の軌跡は、図８〜図９に示すように、平面視において複数のリードフレーム１２の先端部の軌跡に対して、４５度回転して配置されていても良い。
（変形例）
第１の実施の形態の変形例に係るパッケージ１００の模式的平面構成は、図１０に示すように表される。ここで、複数のリードフレーム１２の先端部の軌跡は、半導体チップ２０の辺に対して、鋭角な角度を有し緩和されている。その他の構成は、第１の実施の形態と同様である。
第１の実施の形態の変形例に係るパッケージ１００においても、複数のボンディングワイヤ１６は、平面視において複数のリードフレーム１２の先端部の軌跡に対して、４５度以上１３５度以下の範囲でボンディング接続される。
また、半導体チップ２０の辺は、図１０に示すように、平面視において複数のリードフレーム１２の先端部の軌跡に対して、４５度以下の鋭角に配置されている。
（第２の実施の形態）
第２の実施の形態に係る長方形パッケージ１００に搭載する半導体チップの半導体ウェハ２００上の配置例は、図１２に示すように表される。第２の実施の形態に係る長方形パッケージ１００に搭載される半導体チップ２０は、菱形形状を備えることから、図１２に示すように、半導体ウェハ２００からスクライビング工程を経て切り出すことができる。
また、比較例に係る長方形パッケージ１００Ａの模式的平面構成は、図１３に示すように表される。比較例に係る長方形パッケージ１００Ａに搭載される半導体チップ２０は、正方形形状を備えることから、図６と同様に、半導体ウェハ２００からスクライビング工程経て切り出すことができる。
比較例に係る長方形パッケージ１００Ａは、図１３に示すように、パッケージ外周部１０より内部方向に延伸する複数のリードフレーム１２と、複数のリードフレーム１２に平面視において囲まれたダイパッド領域１４と、ダイパッド領域１４上に搭載された半導体チップ２０と、半導体チップ２０上に配置された複数のボンディングパッド１８と、複数のリードフレーム１２と複数のボンディングパッド１８とをそれぞれ接続する複数のボンディングワイヤ１６とを備える。
比較例に係るパッケージ１００Ａにおいても、複数のボンディングワイヤ１６は、複数のリードフレーム１２において、ダイパッド領域１４の長方形形状の端側ほどボンディングされたワイヤが鋭角になる。
第２の実施の形態に係る長方形パッケージ１００の模式的平面構成は、図１３に示すように表される。
第２の実施の形態に係る長方形パッケージ１００は、図１４に示すように、パッケージ外周部１０より内部方向に延伸する複数のリードフレーム１２と、複数のリードフレーム１２に平面視において囲まれたダイパッド領域１４と、ダイパッド領域１４上に搭載された半導体チップ２０と、半導体チップ２０上に配置された複数のボンディングパッド１８と、複数のリードフレーム１２と複数のボンディングパッド１８とをそれぞれ接続する複数のボンディングワイヤ１６とを備える。
ここで、複数のボンディングワイヤ１６は、平面視において複数のリードフレーム１２の先端部の軌跡に対して、４５度以上１３５度以下の範囲でボンディング接続される。
ここで、ダイパッド領域１４は、長方形形状を備え、半導体チップ２０は、長対角線が長方形の長辺方向に平行な菱形形状を備える。
また、前記半導体チップの辺は、平面視において長方形の長辺方向に配置される複数のリードフレームの先端部の軌跡に対して、４５度以下の鋭角に配置されていても良い。
第２の実施の形態に係る長方形パッケージ１００においては、半導体チップのチップ形状を菱形とすることで、長方形形状のＬＳＩチップの長辺の端側ほどボンディングされたワイヤが鋭角になる点を緩和し、隣接するボンディングワイヤ・リードフレーム間、若しくは隣接するボンディングワイヤ・ボンディングワイヤ間のショート不良のリスクを回避することができる。
以上説明したように、実施の形態に係るパッケージによれば、チップマウンティングとウェハダイシングの方法を変えることで、隣接するボンディングワイヤ・リードフレーム、隣接するボンディングワイヤ・ボンディングワイヤの接触（ショート）を改善することができる。
以上説明したように、本発明によれば、隣接ショートを回避可能なパッケージを提供することができる。
[その他の実施の形態]
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の両面接続用実装パッケージは、狭いスペースにＰＣＢを配置し、かつデータ（信号）や電力を外部から若しくは外部へ供給可能なインタフェースを有するＰＣＢへの搭載に有利なＩＣに適用可能であることから、パーソナルコンピュータ、携帯電話、タブレットＰＣなど幅広い応用分野に適用可能である。
１０…パッケージ外周部
１２…リードフレーム
１４…ダイパッド領域
１６、１６Ｆ…ボンディングワイヤ
１８、１８Ｓ、１８Ｌ…ボンディングパッド
２０、２０Ｓ、２０Ｌ…半導体チップ（ＬＳＩ、集積回路）
１００、１００Ａ…パッケージ
２００…半導体ウェハ
Ｗ１、Ｗ２…リードフレーム壁面

Claims (7)

  1. パッケージ外周部より内部方向に延伸する複数のリードフレームと、
    前記複数のリードフレームに平面視において囲まれたダイパッド領域と、
    前記ダイパッド領域上に搭載された半導体チップと、
    前記半導体チップ上に配置された複数のボンディングパッドと、
    前記複数のリードフレームと前記複数のボンディングパッドとをそれぞれ接続する複数のボンディングワイヤと
    を備え、前記複数のボンディングワイヤは、平面視において前記複数のリードフレームの先端部の軌跡に対して、４５度以上１３５度以下の範囲でボンディング接続されることを特徴とするパッケージ。
  2. 前記半導体チップの辺は、平面視において前記複数のリードフレームの先端部の軌跡に対して、４５度以下の鋭角に配置したことを特徴とする請求項１に記載のパッケージ。
  3. 前記ダイパッド領域および前記半導体チップは、平面視において正方形形状を備えることを特徴とする請求項１に記載のパッケージ。
  4. 前記半導体チップは、平面視において前記複数のリードフレームの先端部の軌跡に対して、４５度回転して配置したことを特徴とする請求項３に記載のパッケージ。
  5. 前記複数のボンディングパッドの軌跡は、平面視において前記複数のリードフレームの先端部の軌跡に対して、４５度回転して配置したことを特徴とする請求項３に記載のパッケージ。
  6. 前記ダイパッド領域は、長方形形状を備え、前記半導体チップは、長対角線が前記長方形の長辺方向に平行な菱形形状を備えることを特徴とする請求項１に記載のパッケージ。
  7. 前記半導体チップの辺は、平面視において前記長方形の長辺方向に配置される前記複数のリードフレームの先端部の軌跡に対して、４５度以下の鋭角に配置したことを特徴とする請求項６に記載のパッケージ。
JP2014101211A 2014-05-15 2014-05-15 パッケージ Expired - Fee Related JP6371582B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014101211A JP6371582B2 (ja) 2014-05-15 2014-05-15 パッケージ
US14/712,146 US9349676B2 (en) 2014-05-15 2015-05-14 Chip rotated at an angle mounted on die pad region
US15/136,128 US9633931B2 (en) 2014-05-15 2016-04-22 Chip rotated at an angle mounted on die pad region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014101211A JP6371582B2 (ja) 2014-05-15 2014-05-15 パッケージ

Publications (2)

Publication Number Publication Date
JP2015220271A true JP2015220271A (ja) 2015-12-07
JP6371582B2 JP6371582B2 (ja) 2018-08-08

Family

ID=54539133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014101211A Expired - Fee Related JP6371582B2 (ja) 2014-05-15 2014-05-15 パッケージ

Country Status (2)

Country Link
US (2) US9349676B2 (ja)
JP (1) JP6371582B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6371582B2 (ja) * 2014-05-15 2018-08-08 ローム株式会社 パッケージ
CN105720028B (zh) * 2016-02-04 2018-06-05 京东方科技集团股份有限公司 一种覆晶薄膜、柔性显示面板及显示装置
US20230325578A1 (en) * 2022-04-12 2023-10-12 Kulicke And Soffa Industries, Inc. Methods of determining an effect of electronic component placement accuracy on wire loops in a semiconductor package, and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766357A (ja) * 1993-08-25 1995-03-10 Toshiba Corp リ−ドフレ−ムとその製造方法、及び、このリ−ドフレ−ムを用いた半導体装置
JPH0945723A (ja) * 1995-07-31 1997-02-14 Rohm Co Ltd 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法
JPH1022317A (ja) * 1996-06-28 1998-01-23 Mitsui High Tec Inc リードフレーム
JP2003068781A (ja) * 2001-08-23 2003-03-07 Hitachi Ltd 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793400B2 (ja) * 1990-03-06 1995-10-09 株式会社東芝 半導体装置
JP3138539B2 (ja) * 1992-06-30 2001-02-26 三菱電機株式会社 半導体装置及びｃｏｂ基板
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
JPH10135399A (ja) 1996-10-31 1998-05-22 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
KR100467946B1 (ko) * 1997-01-24 2005-01-24 로무 가부시키가이샤 반도체 칩의 제조방법
SG93192A1 (en) * 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package
US6476474B1 (en) * 2000-10-10 2002-11-05 Siliconware Precision Industries Co., Ltd. Dual-die package structure and method for fabricating the same
KR100888885B1 (ko) * 2007-04-19 2009-03-17 삼성전자주식회사 리드프레임 및 이를 갖는 반도체 장치
US7855445B2 (en) * 2008-04-29 2010-12-21 Silicon Laboratories, Inc. Circuit device including rotated stacked die
JP5220714B2 (ja) * 2009-09-18 2013-06-26 セイコーインスツル株式会社 樹脂封止型半導体装置及びその製造方法
KR101695770B1 (ko) * 2010-07-02 2017-01-13 삼성전자주식회사 회전 적층 구조를 갖는 반도체 패키지
JP6371582B2 (ja) * 2014-05-15 2018-08-08 ローム株式会社 パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766357A (ja) * 1993-08-25 1995-03-10 Toshiba Corp リ−ドフレ−ムとその製造方法、及び、このリ−ドフレ−ムを用いた半導体装置
JPH0945723A (ja) * 1995-07-31 1997-02-14 Rohm Co Ltd 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法
JPH1022317A (ja) * 1996-06-28 1998-01-23 Mitsui High Tec Inc リードフレーム
JP2003068781A (ja) * 2001-08-23 2003-03-07 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JP6371582B2 (ja) 2018-08-08
US9349676B2 (en) 2016-05-24
US20150332990A1 (en) 2015-11-19
US9633931B2 (en) 2017-04-25
US20160240458A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
JP2016535463A (ja) 垂直コラムを有するオーバラップ形スタック化ダイパッケージ
KR20110098237A (ko) 반도체칩, 필름 및 그를 포함하는 탭 패키지
US20140239493A1 (en) Semiconductor chip and semiconductor device
JP6371582B2 (ja) パッケージ
JP2014003097A (ja) 半導体装置
TWI550791B (zh) 半導體封裝件及其製法
KR20120002761A (ko) 반도체 장치의 패드 배치 방법, 이를 이용한 반도체 메모리 장치 및 그를 탑재한 프로세싱 시스템
US9947612B2 (en) Semiconductor device with frame having arms and related methods
JP2010087403A (ja) 半導体装置
TW201220455A (en) Semiconductor device
JP2008153710A (ja) 半導体装置およびその製造方法
JP2014165491A (ja) 基板ストリップ
JP2006245459A (ja) 半導体装置の製造方法
US20150108624A1 (en) Semiconductor device
JP2008177424A (ja) 半導体装置
JP2009054741A (ja) 半導体パッケージ
CN101604673A (zh) 焊垫结构
US9704815B2 (en) Package substrate and semiconductor package including the same
US9289846B2 (en) Method for fabricating wire bonding structure
JP2006186282A (ja) 半導体装置およびその製造方法
JP2005209899A (ja) 中継部材、及び中継部材を用いたマルチチップパッケージ
JP2009283873A (ja) 半導体装置
US9508639B2 (en) Package-in-substrate, semiconductor device and module
TWI581349B (zh) Semiconductor device manufacturing method
JP2006041328A (ja) 半導体装置及びその製造方法、ｌｃｄドライバ用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180713

R150 Certificate of patent or registration of utility model

Ref document number: 6371582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees