JP2014165491A - 基板ストリップ - Google Patents

基板ストリップ Download PDF

Info

Publication number
JP2014165491A
JP2014165491A JP2013234019A JP2013234019A JP2014165491A JP 2014165491 A JP2014165491 A JP 2014165491A JP 2013234019 A JP2013234019 A JP 2013234019A JP 2013234019 A JP2013234019 A JP 2013234019A JP 2014165491 A JP2014165491 A JP 2014165491A
Authority
JP
Japan
Prior art keywords
substrate
substrate strip
metal
pattern
metal pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013234019A
Other languages
English (en)
Other versions
JP5754864B2 (ja
Inventor
Joong Sun Kim
スン キム、ジョーン
Sang Gab Park
ガブ パーク、サン
Kwang Seop Youm
ソプ ヨウム、カン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014165491A publication Critical patent/JP2014165491A/ja
Application granted granted Critical
Publication of JP5754864B2 publication Critical patent/JP5754864B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】本発明は、基板ストリップに関する。
【解決手段】本発明の実施形態による基板ストリップは、複数の基板ユニットが形成された基板領域と、前記基板領域を囲むダミー領域と、前記ダミー領域に所定の大きさに形成された複数の金属パターンと、前記金属パターンの間に形成されたリブパターンと、を含む。
【選択図】図1

Description

本発明は、基板ストリップに関し、より詳細には、半導体チップが実装されたユニットが一つ以上の列に配置された基板ストリップに関する。
通常、ウェーハ一枚当たりチップを数十個あるいは数百個を形成することができるが、チップそのものだけでは外部から電気の供給を受けて電気信号を送受信できないだけでなく、微細な回路を内蔵しているため外部の衝撃によって損傷しやすい。
そのため、チップに電気的な連結を施し、また、外部の衝撃から保護するパッケージング技術が次第に発展した。
最近、半導体装置の高集積化、メモリ容量の増加、多機能化および高密度実装の要求などが加速化しており、これらの要求を満たすために、接合構造がワイヤボンディング(Wire Bonding)を使用する接合構造からフリップチップバンプ(Flip Chip Bump)を利用する接合構造に変化している。このような構造のうちハイエンド(high‐end)級の機能を行う構造では、アセンブリ収率向上のために基板ストリップ状態でバンプを形成する。
ここで、基板ストリップは、半導体チップが実装される基板ユニットが一つ以上の列に配置されて連結されたものを意味し、半導体チップが実装される基板ユニットと基板ユニットの周辺に形成されたダミー領域とで構成される。
このような基板ストリップは、半導体デバイスパッケージング工程において主に活用されている。
半導体デバイスのパッケージング工程は、半導体チップを基板ストリップの基板ユニットに実装し、モールディング剤によってモールディングした後、基板ストリップを各基板ユニット単位に切断するなどの工程からなる。
従来の基板ストリップをモールディングする工程では、基板ユニットをモールディングクランプで覆い、モールディングクランプの内部にモールディング剤を注入してモールディングを行う。
この際、基板ストリップの製造時に発生する熱応力および吸湿によって歪みとねじりなどの変形が発生し、ソルダレジストの塗布時に凹凸が発生する。基板ストリップの変形またはソルダレジストの凹凸によって基板ストリップとモールディングクランプとの密着力が低下し、モールディング工程時に基板ストリップとモールディングクランプとの間の隙間を通してモールディング剤が流出してモールディングが平坦になされないだけでなく、モールディング剤がダミー領域に流出するモールディング不良およびモールディング装備の故障などの問題点が発生する。
韓国公開特許第2011‐0017138号公報
前記のような問題点を解決するために提案された本発明は、基板ストリップのダミー領域の表面を平坦化してモールディング工程時に発生する不良を防止するための基板ストリップを提供することを目的とする。
前記の目的を果たすための本発明の実施形態による基板ストリップは、複数の基板ユニットが形成された基板領域と、前記基板領域を囲むダミー領域と、前記ダミー領域に所定の大きさに形成された複数の金属パターンと、前記金属パターンの間に形成されたリブパターンと、を含む。
ここで、前記金属パターンは、所定の間隔で配列された複数の第1金属パターンと、前記第1金属パターンの間に形成された第2金属パターンと、を含むことができる。
この際、前記金属パターンは円形状に形成されることができる。
また、前記第1金属パターンは、500μm〜650μmの直径に形成されることができる。
また、前記第2金属パターンは、前記第1金属パターンの直径より小さい直径を有することができる。
この際、前記第2金属パターンは、前記第1金属パターンの直径の1/3〜1/2の直径に形成されることができる。
なお、前記金属パターンは多角形状に形成されることができる。
ここで、前記第1金属パターンは、0.78mm〜1.32mmの面積に形成されることができる。
この際、前記第2金属パターンは、前記第1金属パターンの面積より小さい面積を有することができる。
一方、前記リブパターンは、前記金属パターンを連結するために形成されることができる。
ここで、前記リブパターンは、90〜100μmの幅を有する直線形状に形成されることができる。
同時に、前記金属パターンとリブパターンは、前記ダミー領域の全面積の50〜70%を占めるように形成されることができる。
また、前記金属パターンとリブパターンは銅材質で形成されることができる。
上述のように本発明の実施形態による基板ストリップは、ダミー領域に金属パターンとリブパターンが形成されることで、基板ストリップの熱応力および吸湿により歪みとねじりなどの変形を防止できるという効果がある。
また、モールディング工程を行う際に基板ストリップにモールディングクランプが密着してモールディング剤がダミー領域に流出することを防止することにより、モールディング偏差による不良を低減することができ、モールディング装備の故障を防止することができる。
本発明の第1実施形態による基板ストリップを示す平面図である。 I‐I´の断面を示す断面図である。 本発明の第2実施形態による基板ストリップを示す拡大平面図である。 本発明の第3実施形態による基板ストリップを示す拡大平面図である。 本発明の第4実施形態による基板ストリップを示す拡大平面図である。 本発明の第5実施形態による基板ストリップを示す拡大平面図である。
以下、図面を参照して本発明の具体的な実施形態を説明する。しかし、これは例示に過ぎず、本発明はこれに限定されない。
本発明を説明するにあたり、本発明に係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。そして、後述する用語は本発明においての機能を考慮して定義された用語であり、これは使用者、運用者の意図または慣例などによって変わることができる。従って、その定義は本明細書の全体における内容を基に下すべきであろう。
本発明の技術的思想は請求範囲によって決まり、以下の実施形態は本発明の技術的思想を本発明が属する技術分野において通常の知識を有する者に効率的に説明するための一つの手段に過ぎない。
以下、図面を参照して本発明を詳細に説明する。
図1は本発明の第1実施形態による基板ストリップを示す平面図であり、図2はI‐I´の断面を示す断面図である。
図1および図2に示したように、本発明の第1実施形態による基板ストリップは、複数の基板ユニット110が形成された基板領域100と、前記基板領域100を囲むダミー領域200と、前記ダミー領域200に所定の大きさに形成された複数の金属パターン210と、前記金属パターン210の間に形成されたリブパターン220と、を含む。
前記基板領域100は、半導体チップ(図示せず)が実装されてパッケージングされる基板ユニット110を含んでもよく、半導体チップが実装されてパッケージングされた後、ダミー領域200が除去された状態で基板ユニット110に裁断されてマザーボード(mother board)などに実装される領域である。
ここで、前記基板領域100には複数個の基板ユニット110が図1に示したように横方向および縦方向に並んで配置されることができる。すなわち、前記複数個の基板ユニット110が配列されて格子構造をなすことで、ダミー領域200から基板ユニット110をより容易に切断することができる。
前記基板ユニット110は、製造後に一つの独立した印刷回路基板となる部分である。
本実施形態の基板ユニット110はパッケージ基板となるものであり、基板ユニット110には少なくとも一つの半導体チップが実装され、以降、モールディング剤によってモールディングされることができる。
ここで、前記基板ユニット110は、互いに同じサイズ(size)を有する四角板状であってもよく、実装される半導体チップの機能を行える回路パターン(図示せず)が形成されることができ、底面にはボールまたはリードなどの外部端子との連結のための端子部(図示せず)が形成されることができる。この際、前記基板ユニット110の構造は設計者の意図に応じて多様に設定されることができる。
前記ダミー領域200は、基板ストリップの製造過程で基板ストリップのハンドリングを容易にするためのものであり、前記基板領域100の周りを囲むように形成されることができ、基板ユニット110に半導体チップが実装された後、基板ユニット110の単位に切断する際に除去されることができる。
ここで、前記ダミー領域200には、モールディング(molding)時にモールディング剤が注入されるモールドゲート(図示せず)と、基板ストリップの加工時に基準として使用されるツーリング溝(図示せず)と、半導体チップを実装するための整列マーク(図示せず)とが形成されることができる。
また、前記ダミー領域200には、所定の大きさを有する複数の金属パターン210と、金属パターン210の間を連結するリブパターン220とが形成されることができる。
ここで、前記金属パターン210とリブパターン220はダミー領域200の全体に形成されて基板ストリップの製造過程で基板ストリップに熱と圧力が加えられることによって基板ストリップを構成する構成要素間の互いに異なる熱膨張係数によって発生する歪みとねじりなどの変形を防止する。
特に、前記金属パターン210とリブパターン220は、基板ユニット110の回路パターン(図示せず)と同一の熱膨張係数を有するように同じ種類の金属で構成することが好ましい。例えば、銅(Cu)材質または金(Au)、銀(Ag)材質から選択されるいずれか一つで形成されることができる。
一方、前記金属パターン210は、互いに異なる大きさに形成された第1金属パターン211と、第2金属パターン212とを含むことができ、円形状に形成されることができる。
ここで、前記第1金属パターン211は、横方向および縦方向に沿って所定の間隔で配列されるように形成されることができ、第2金属パターン212は、斜線方向の第1金属パターン211の間に形成されることができる。
この際、前記第2金属パターン212は、斜線方向の第1金属パターン211の間に形成されるように第1金属パターン211より小さく形成されることが好ましい。
また、前記第1金属パターン211と第2金属パターン212との間には第1金属パターン211と第2金属パターン212を連結するために形成されたリブパターン220が形成されることができる。
ここで、前記リブパターン220は所定の厚さを有する直線形状に形成されることができ、第1金属パターン211と第2金属パターン212との間を連結することで、閉曲線状に形成されることができる。一方、前記リブパターン220は直線形状だけでなく曲線形状に形成されてもよい。
すなわち、ソルダレジストSを塗布する工程を行う際にソルダレジストSをリブパターン220で第1金属パターン211と第2金属パターン212との間を連結して形成した閉曲線の内部に閉じ込めてソルダレジストSの流動を抑制することにより、ダミー領域200のソルダレジストSの厚さ偏差を最小化することができる。
一方、ソルダレジストSの厚さ偏差を低減し、基板ストリップの熱応力および吸湿による歪みとねじりなどの変形を低減するために、前記金属パターン210とリブパターン220は前記ダミー領域200全面積の50〜70%を占めるように形成されることが好ましい。
このために、前記第1金属パターン211が円形に形成される場合、500μm〜650μmの直径に形成されることができ、前記第2金属パターン212は、前記第1金属パターン211より小さい大きさで1/3〜1/2の直径を有するように形成されることが好ましい。また、前記第1金属パターン211が多角形状に形成される場合、0.78mm〜1.32mmの面積を有するように形成されることが好ましい。なお、前記リブパターン220は、90〜100μmの幅を有するように形成されることが好ましい。
すなわち、前記ダミー領域200に複数の金属パターン210とリブパターン220が形成されることで、基板ストリップの熱応力および吸湿による歪みとねじりなどの変形を防止できるという効果がある。
なお、基板ストリップにソルダレジストを塗布する際にダミー領域200に複数の金属パターン210とリブパターン220が形成されることで、ダミー領域200に塗布されるソルダレジストが凹凸なく平坦に塗布される。
一方、図3は本発明の第2実施形態による基板ストリップを示す拡大平面図であり、図4は本発明の第3実施形態による基板ストリップを示す拡大平面図であり、図5は本発明の第4実施形態による基板ストリップを示す拡大平面図である。
図3に示したように、前記金属パターン210は、六角形状に形成されてもよい。また、図4に示したように、前記金属パターン210は、四角形状に形成されてもよい。さらに、図5に示したように、前記金属パターン210は、菱形状に形成されてもよい。
また、図6は本発明の第5実施形態による基板ストリップを示す拡大平面図であり、前記リブパターン220は、第2金属パターン212同士が連結され、内部に第1金属パターン211が位置するように形成されてもよい。この際、前記リブパターン220は、上述のように、閉曲線状に形成されることで、ソルダレジストSを塗布する際、ソルダレジストSの流動を抑制することができる。
したがって、本発明の実施形態による基板ストリップは、ダミー領域200のソルダレジストSの流動を抑制して厚さ偏差を最小化することで、モールディング工程を行う際、基板ストリップのダミー領域200上に接触するモールディングクランプと隙間なく密着して、モールディング剤がダミー領域200上に流出することを防止することができ、これにより、モールディングが一部の領域にのみ偏るモールディング偏差による不良を低減することができ、モールディング剤の流出によるモールディング装備の故障を防止することができる。
以上、代表的な実施形態を参照して本発明に対して詳細に説明したが、本発明に属する技術分野において通常の知識を有する者であれば、上述の実施形態に対して本発明の範囲を外れない限度内で様々な変形が可能であることを理解するであろう。
従って、本発明の権利範囲は上述の実施形態に限定されてはならず、後述する特許請求範囲だけでなくこの特許請求範囲と均等なものによって決められるべきである。
100 基板領域
110 基板ユニット
200 ダミー領域
210 金属パターン
211 第1金属パターン
212 第2金属パターン
220 リブパターン

Claims (13)

  1. 複数の基板ユニットが形成された基板領域と、
    前記基板領域を囲むダミー領域と、
    前記ダミー領域に所定の大きさに形成された複数の金属パターンと、
    前記複数の金属パターンの間に形成されたリブパターンと、を含む、基板ストリップ。
  2. 前記複数の金属パターンのそれぞれは、
    所定の間隔で配列された複数の第1金属パターンと、
    前記複数の第1金属パターンの間に形成された第2金属パターンと、を含む、請求項1に記載の基板ストリップ。
  3. 前記複数の金属パターンのそれぞれは、円形状に形成される、請求項2に記載の基板ストリップ。
  4. 前記複数の第1金属パターンのそれぞれは、500μm〜650μmの直径に形成される、請求項3に記載の基板ストリップ。
  5. 前記第2金属パターンは、前記複数の第1金属パターンのそれぞれの直径より小さい直径を有する、請求項3又は4に記載の基板ストリップ。
  6. 前記第2金属パターンは、前記複数の第1金属パターンのそれぞれの直径の1/3〜1/2の直径に形成される、請求項3から5のいずれか一項に記載の基板ストリップ。
  7. 前記複数の金属パターンのそれぞれは多角形状に形成される、請求項2に記載の基板ストリップ。
  8. 前記複数の第1金属パターンのそれぞれは、0.78mm〜1.32mmの面積に形成される、請求項7に記載の基板ストリップ。
  9. 前記第2金属パターンは、前記複数の第1金属パターンのそれぞれの面積より小さい面積を有する、請求項7又は8に記載の基板ストリップ。
  10. 前記リブパターンは、前記複数の金属パターンを連結するために形成される、請求項1から9のいずれか一項に記載の基板ストリップ。
  11. 前記リブパターンは、90〜100μmの幅を有する直線形状に形成される、請求項1から10のいずれか一項に記載の基板ストリップ。
  12. 前記複数の金属パターンとリブパターンとは、前記ダミー領域の全面積の50〜70%を占めるように形成される、請求項1から11のいずれか一項に記載の基板ストリップ。
  13. 前記複数の金属パターンとリブパターンは銅材質で形成される、請求項1から12のいずれか一項に記載の基板ストリップ。
JP2013234019A 2013-02-22 2013-11-12 基板ストリップ Expired - Fee Related JP5754864B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0019129 2013-02-22
KR1020130019129A KR101472660B1 (ko) 2013-02-22 2013-02-22 기판 스트립

Publications (2)

Publication Number Publication Date
JP2014165491A true JP2014165491A (ja) 2014-09-08
JP5754864B2 JP5754864B2 (ja) 2015-07-29

Family

ID=51387925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013234019A Expired - Fee Related JP5754864B2 (ja) 2013-02-22 2013-11-12 基板ストリップ

Country Status (3)

Country Link
US (1) US9318356B2 (ja)
JP (1) JP5754864B2 (ja)
KR (1) KR101472660B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183532A (ja) * 2016-03-30 2017-10-05 富士通株式会社 配線基板の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101853838B1 (ko) * 2016-01-11 2018-06-15 (주)심텍 인쇄회로 스트립 기판 및 이의 제조 방법
KR20230116165A (ko) * 2022-01-28 2023-08-04 엘지이노텍 주식회사 스마트 ic 기판 모듈 및 스마트 ic 기판

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479465U (ja) * 1990-11-20 1992-07-10
JP2003168848A (ja) * 2001-11-30 2003-06-13 Nec Kansai Ltd 配線基板
JP2006108289A (ja) * 2004-10-04 2006-04-20 Yazaki Corp プリント配線板
JP2008004631A (ja) * 2006-06-20 2008-01-10 Sharp Corp フレキシブルプリント配線板の基板母材およびフレキシブルプリント配線板の製造方法
JP2009500830A (ja) * 2005-06-30 2009-01-08 サンディスク コーポレイション 封止された集積回路パッケージにおける歪みを減らす方法
JP2009290080A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2011243876A (ja) * 2010-05-20 2011-12-01 Furukawa Electric Co Ltd:The プリント配線基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
KR20060065245A (ko) * 2004-12-10 2006-06-14 삼성테크윈 주식회사 반도체 팩키지용 기판 스트립
KR101068263B1 (ko) 2009-08-13 2011-09-28 삼성전기주식회사 기판 스트립

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479465U (ja) * 1990-11-20 1992-07-10
JP2003168848A (ja) * 2001-11-30 2003-06-13 Nec Kansai Ltd 配線基板
JP2006108289A (ja) * 2004-10-04 2006-04-20 Yazaki Corp プリント配線板
JP2009500830A (ja) * 2005-06-30 2009-01-08 サンディスク コーポレイション 封止された集積回路パッケージにおける歪みを減らす方法
JP2008004631A (ja) * 2006-06-20 2008-01-10 Sharp Corp フレキシブルプリント配線板の基板母材およびフレキシブルプリント配線板の製造方法
JP2009290080A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2011243876A (ja) * 2010-05-20 2011-12-01 Furukawa Electric Co Ltd:The プリント配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183532A (ja) * 2016-03-30 2017-10-05 富士通株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
US20140240949A1 (en) 2014-08-28
KR101472660B1 (ko) 2014-12-12
JP5754864B2 (ja) 2015-07-29
KR20140105200A (ko) 2014-09-01
US9318356B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP4270282B2 (ja) 半導体装置の製造方法
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
JP2009212315A (ja) 半導体装置及びその製造方法
JP2011077108A (ja) 半導体装置
JP2012230981A (ja) 半導体装置及びその製造方法
JP5754864B2 (ja) 基板ストリップ
JP5968713B2 (ja) 半導体装置
US20150041182A1 (en) Package substrate and chip package using the same
US20090096084A1 (en) Semiconductor chip packages having reduced stress
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
JP5131206B2 (ja) 半導体装置
US20140284803A1 (en) Semiconductor package and fabrication method thereof
JP2009016738A (ja) 半導体装置
JP5587464B2 (ja) 半導体装置の製造方法
KR20130033150A (ko) 기판 스트립
US9289846B2 (en) Method for fabricating wire bonding structure
TWI662659B (zh) 承載件
JP4451874B2 (ja) 半導体装置の製造方法
KR101509425B1 (ko) 컨덕티브 필름을 포함하는 반도체 구조
KR101398017B1 (ko) 엠엘에프형 반도체 패키지 및 그 제조 방법
KR100633693B1 (ko) 반도체 패키지의 파워바 구조
JP2004172647A (ja) 半導体装置
WO2011036840A1 (ja) 半導体装置、半導体実装体、および半導体装置の製造方法
JP2014207471A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150525

R150 Certificate of patent or registration of utility model

Ref document number: 5754864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees