JP2006186282A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006186282A
JP2006186282A JP2004381375A JP2004381375A JP2006186282A JP 2006186282 A JP2006186282 A JP 2006186282A JP 2004381375 A JP2004381375 A JP 2004381375A JP 2004381375 A JP2004381375 A JP 2004381375A JP 2006186282 A JP2006186282 A JP 2006186282A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
semiconductor chip
bonding pads
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004381375A
Other languages
English (en)
Inventor
Naoto Kimura
直人 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004381375A priority Critical patent/JP2006186282A/ja
Priority to US11/242,850 priority patent/US7432588B2/en
Publication of JP2006186282A publication Critical patent/JP2006186282A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 製造信頼性の高い半導体装置およびその製造方法を提供する。
【解決手段】 アイランド部１０２を有するリードフレーム１０４と、複数の第１のボンディングパッド１１２および第２のボンディングパッド１２２を含むパッド部が周囲に設けられた表面および裏面を有し、裏面側をリードフレームのアイランド部の両面にそれぞれ対向させて載置される２つの第１の半導体チップ１１０および第２の半導体チップ１２０と、２つの第１の半導体チップ１１０および第２の半導体チップ１２０とを封止する封止樹脂１５０と、を含む半導体装置１００において、２つの第１の半導体チップ１１０および第２の半導体チップ１２０とは、パッド部が略同一形状であり、２つの半導体チップは、パッド部を互いにずらして配置される。
【選択図】 図１

Description

本発明は、半導体装置およびその製造方法に関し、特に、複数のボンディングパッドを含む半導体チップをリードフレームの両面に設けられた半導体装置およびその製造方法に関する。
従来の半導体装置としては、例えば特許文献１に記載されたものがある。同文献に記載された半導体装置を図１２に示す。この半導体装置８００は、リードフレームのダイパッド２の両側に、回転ずれ配置された２つの半導体チップ８ａ、８ｂを備えている。これにより、周辺部のリード３およびワイヤ９ａ、９ｂの密集を緩和し、製造を容易にすることができる。
また、特許文献２に記載された半導体装置を図１３に示す。同文献に記載された半導体装置８１０は、リードフレームのアイランドの片側に、平行ズレまたは直交ズレ配置された２つの半導体チップ１１Ｄ、１１Ｅが搭載され、互いにずらして配置された半導体チップ１１Ｄおよび１１Ｅの各上面の周辺に複数のパッド１３Ｄおよび１３Ｅがそれぞれ配置されている。
また、特許文献３に記載された半導体装置を図１４に示す。同文献に記載された半導体装置８２０は、配線基板２１の両側に、２組の半導体チップ群ＣＨ３（ＣＨ１）、ＣＨ２（ＣＨ４）が互いに水平方向の１次元方向にのみずれて配置されている。配線基板２１には貫通電極が設けられていて、内側の各半導体チップＣＨ１およびＣＨ４の電極は互いに接続されている。この半導体装置８２０においては、半導体チップＣＨ３の複数の外部電極ＢＰ１〜ＢＰ１４は、配線基板２１上の複数のボンディングエリア２２Ｂにボンディングワイヤ２３を介して電気的に接続され、同様に、半導体チップＣＨ４においても、複数の外部電極が配線基板２１上の複数のボンディングエリアにボンディングワイヤを介して電気的に接続されている。
特開平７−３３５８２６号公報 特開平８−３３０５０８号公報 特開２００１−３５８２８５号公報
しかしながら、上記文献記載の従来技術にあっては、アイランドの両面に設けられたチップのボンディングパッドが互いに重ならないようにチップをずらして搭載することは考慮されていない。また、従来の半導体の製造方法によって製造された、アイランド部の両面に半導体チップが設けられた半導体装置にあっては、各チップのパッドとリードとの接続ワイヤが上下方向で、平面視において互いに平行に重なってしまうことがあり、このため一方のワイヤが欠落していたとしても、Ｘ線透過映像などを用いた製造検査において、発見されない可能性が高かった。これは、半導体装置の製造信頼性を低下させる要因となっていた。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、製造信頼性の高い半導体装置およびその製造方法を提供することにある。
本発明によれば、アイランド部を有するリードフレームと、
複数のボンディングパッドを含むパッド部が周囲に設けられた表面および裏面を有し、前記裏面側を前記リードフレームの前記アイランド部の両面にそれぞれ対向させて載置される２つの周辺端子型半導体チップと、
前記２つの半導体チップを封止する封止樹脂と、を含む半導体装置において、
前記２つの半導体チップは、前記パッド部が略同一形状であり、
前記２つの半導体チップは、前記パッド部を互いにずらして配置されることを特徴とする半導体装置が提供される。
この発明によれば、半導体装置の接続を確認する際、上下に設けられた半導体チップの各電極が重ならないので、確実に確認することができ、半導体装置の信頼性が向上する。
本発明によれば、アイランド部を有するリードフレームと、
複数のボンディングパッドが周囲に設けられた表面および裏面を有し、前記裏面側を前記リードフレームの前記アイランド部の両面にそれぞれ対向させて載置される２つの周辺端子型半導体チップと、
前記２つの半導体チップを封止する封止樹脂と、を含む半導体装置において、
前記２つの半導体チップは、前記複数のボンディングパッドを互いにずらして配置することを特徴とする半導体装置が提供される。
この発明によれば、半導体装置の接続を確認する際、上下に設けられた半導体チップの各電極が重ならないので、確実に確認することができ、半導体装置の信頼性が向上する。
上記半導体装置において、前記リードフレームは、前記２つの半導体チップの前記複数のボンディングパッドとそれぞれ異なる平面位置でワイヤボンディングされる複数のリードと有することができる。
この構成によれば、半導体装置のリード側の接続を確認する際、上下に設けられた半導体チップからワイヤボンディングされたリード側の接続箇所が重ならないので、確実に確認することができ、半導体装置の信頼性が向上する。
上記半導体装置において、前記半導体装置の平面視において、前記複数のボンディングパッドから前記複数のリードにワイヤボンディングされた前記複数のワイヤが互いに上下方向で平行に重ならないように、前記２つの半導体チップを水平方向にずらして配置することができる。
この構成によれば、半導体装置の半導体チップからリードへの接続を確認する際、各ワイヤが互いに重ならないので、確実に確認することができ、半導体装置の信頼性が向上する。
本発明によれば、複数の第１のボンディングパッドを含むパッド部が周囲に設けられた表面および裏面を有する第１の半導体チップの前記裏面側を、アイランド部を有するリードフレームの前記アイランド部の一方の面に対向させて載置するステップと、
複数の第２のボンディングパッドを含み、前記第１の半導体チップの前記パッド部と略同一形状のパッド部が周囲に設けられた表面および裏面を有する第２の半導体チップの前記裏面側を、前記リードフレームの前記アイランド部の他方の面に対向させ、かつ前記第１の半導体チップの前記パッド部と、前記第２の半導体チップの前記パッド部を互いにずらして載置するステップと、
前記第１の半導体チップおよび前記第２の半導体チップを封止樹脂で封止するステップと、
を含むことを特徴とする半導体装置の製造方法が提供される。
この発明によれば、半導体装置の接続を確認する際、上下に設けられた半導体チップの各電極が重ならないので、確実に確認することができ、半導体装置の信頼性が向上する。
本発明によれば、複数の第１のボンディングパッドが周囲に設けられた表面および裏面を有する第１の半導体チップの前記裏面側を、アイランド部を有するリードフレームの前記アイランド部の一方の面に対向させて載置するステップと、
複数の第２のボンディングパッドが周囲に設けられた表面および裏面を有する第２の半導体チップの前記裏面側を、前記リードフレームの前記アイランド部の他方の面に対向させ、かつ前記第１の半導体チップの前記複数の第１のボンディングパッドと、前記第２のボンディングパッドを互いにずらして載置するステップと、
前記第１の半導体チップおよび前記第２の半導体チップを封止樹脂で封止するステップと、
を含むことを特徴とする半導体装置の製造方法が提供される。
この発明によれば、半導体装置の接続を確認する際、上下に設けられた半導体チップの各電極が重ならないので、確実に確認することができ、半導体装置の信頼性が向上する。
本発明によれば、製造信頼性の高い半導体装置およびその製造方法が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一の実施の形態）
図１は、本発明の実施の形態に係る半導体装置の平面図である。本実施形態の半導体装置（半導体装置１００）は、アイランド部（アイランド部１０２）を有するリードフレーム（リードフレーム１０４）と、複数のボンディングパッド（第１のボンディングパッド１１２および第２のボンディングパッド１２２）を含むパッド部が周囲に設けられた表面および裏面を有し、裏面側をリードフレームのアイランド部の両面にそれぞれ対向させて載置される２つの周辺端子型半導体チップ（第１の半導体チップ１１０および第２の半導体チップ１２０）と、２つの半導体チップを封止する封止樹脂（封止樹脂１５０）と、を含む半導体装置において、２つの半導体チップは、パッド部（第１のボンディングパッド１１２および第２のボンディングパッド１２２）が略同一形状であり、２つの半導体チップは、パッド部を互いにずらして配置される。
なお、以下の図において、本発明の本質に関わらない部分の構成については省略してある。
本実施形態において、第１の半導体チップ１１０および第２の半導体チップ１２０は、複数の第１のボンディングパッド１１２および第２のボンディングパッド１２２が略同一配置で周囲に設けられた表面１１０ａおよび表面１２０ａとその裏面１１０ｂおよび裏面１２０ｂをそれぞれ有する。
図２は、図１の半導体装置１００のＡ−Ａ線での断面図である。以下、図１および図２を用いて説明する。第１の半導体チップ１１０の裏面１１０ｂがリードフレーム１０４のアイランド部１０２の一方の面１０２ａに対向させて設けられ、第２の半導体チップ１２０の裏面１２０ｂがリードフレーム１０４のアイランド部１０２の他方の面１０２ｂに対向させて設けられる。このとき、第１の半導体チップ１１０の複数の第１のボンディングパッド１１２および第２の半導体チップ１２０の複数の第２のボンディングパッド１２２は、それぞれ水平方向に互いにずらして配置される。
第１の半導体チップ１１０の各第１のボンディングパッド１１２は、リードフレーム１０４の各リード１０６に金細線などの上ワイヤ１１４を用いてバンプ１３０を介して電気的に接続される。また、第２の半導体チップ１２０の各第２のボンディングパッド１２２は、リードフレーム１０４の各リード１０６に金細線などの下ワイヤ１２４を用いてバンプ１３０を介して電気的に接続される。ここで、第１の半導体チップ１１０の各第１のボンディングパッド１１２および第２の半導体チップ１２０の各第２のボンディングパッド１２２に接続される上ワイヤ１１４および下ワイヤ１２４は、各リード１０６のそれぞれ異なる平面位置、すなわち第１の接続位置１０６ａおよび第２の接続位置１０６ｂでバンプ１３０を介してワイヤボンディングされる。
次に、本実施形態の半導体装置１００の製造方法について、図３〜図８を用いて以下に説明する。図３〜図８は、本実施形態の半導体装置１００の各製造工程における断面図である。
まず、図３に示すように、平面１６０ａを有する第１の治具１６０上に載置されたリードフレーム１０４のアイランド部１０２の一方の面１０２ａ上に第１の半導体チップ１１０の裏面１１０ｂを対向させて載置し、アイランド部１０２の一方の面１０２ａと第１の半導体チップ１１０を図示されない導電性接着剤を介して固着させる。このようにして、第１の半導体チップ１１０のマウント工程が終了する。
次に、図４に示すように、周囲の平面１６２ａおよび中央に形成された凹部１６２ｂを有する第２の治具１６２上に、図３で第１の半導体チップ１１０が固着されたリードフレーム１０４のアイランド部１０２の他方の面１０２ｂを上方に向けて載置する。リードフレーム１０４のアイランド部１０２の他方の面１０２ｂ上に第２の半導体チップ１２０の裏面１２０ｂを対向させて載置し、アイランド部１０２の他方の面１０２ｂと第２の半導体チップ１２０を図示されない導電性接着剤を介して固着させる。このとき、第１の半導体チップ１１０の複数の第１のボンディングパッド１１２および第２の半導体チップ１２０の複数の第２のボンディングパッド１２２が互いにずれるように第１の半導体チップ１１０および第２の半導体チップ１２０を水平方向にずらして配置する。このようにして、第２の半導体チップ１２０のマウント工程が終了する。
次に、図５に示すように、リードフレーム１０４のアイランド部１０２にマウントされた第１の半導体チップ１１０の複数の第１のボンディングパッド１１２とリードフレーム１０４の複数のリード１０６をワイヤボンディング工程にて電気的に接続させる。このとき、第１の半導体チップ１１０の各第１のボンディングパッド１１２は、上ワイヤ１１４を用いて各リード１０６の第１の接続位置１０６ａでバンプ１３０を介して電気的に接続される。
次に、図６に示すように、周囲の平面１６４ａおよび中央に形成された凹部１６４ｂを有する第３の治具１６４上に、図５でワイヤボンディングされた第１の半導体チップ１１０を下方に向けて載置する。リードフレーム１０４のアイランド部１０２にマウントされた第２の半導体チップ１２０の複数の第２のボンディングパッド１２２とリードフレーム１０４の複数のリード１０６をワイヤボンディング工程にて電気的接続させる。このとき、第２の半導体チップ１２０の各第２のボンディングパッド１２２は、下ワイヤ１２４を用いて各リード１０６の第２の接続位置１０６ｂでバンプ１３０を介して電気的に接続される。
次に、図７に示すように、ワイヤボンディングされた第１の半導体チップ１１０および第２の半導体チップ１２０を封止樹脂１５０で封入する。ここでは、第１の半導体チップ１１０および第２の半導体チップ１２０、上ワイヤ１１４および下ワイヤ１２４までを含んで封止する。これにより、半導体装置１００を外部環境から保護して、装置の信頼性を向上させるものである。
次に、図８に示すようにリード１０４を所定の形状に成形し、半導体装置１００が完成する。
このようにして製造された半導体装置１００の製造検査を行う場合、たとえば、Ｘ線を用いた透過映像にて確認を行うことができる。図９に示すように、本実施形態の半導体装置１００では、第１の半導体チップ１１０の第１のボンディングパッド１１２および第２の半導体チップ１２０の第２のボンディングパッド１２２が互いにずれて配置されるとともに、各リード１０６における接続位置もずれているので、複数の上ワイヤ１１４および下ワイヤ１２４が互いに上下方向で平行に重なることがなく、各接続を確実に確認することが容易となる。これにより、半導体装置１００の製造信頼性が向上する。
比較例として、図１０の従来の製造方法で製造された半導体装置のＸ線透過映像による平面図によれば、第１の半導体チップ９１０および第２の半導体チップ９２０が同じ位置に配置されているので、第１の半導体チップ９１０の第１のボンディングパッド９１２および第２の半導体チップ９２０の第２のボンディングパッド９２２が互いに重なってしまい、上ワイヤ９１４および下ワイヤ９２４が重なっている箇所があるため、万が一、一方のワイヤが欠落していたとしても、その確認が困難となる。
以上説明したように、本発明の実施の形態の半導体装置の製造方法によれば、製造信頼性の高い半導体装置が提供される。
（第二の実施の形態）
図１１は、本発明の実施形態に係る半導体装置２００の平面図である。上記実施の形態では、第１の半導体チップ１１０および第２の半導体チップ１２０を互いにｘ軸およびｙ軸方向に平行にずらして配置していたが、本実施形態では、さらに、第１の半導体チップ１１０および第２の半導体チップ１２０を互いに回転させて配置し、第１のボンディングパッド１１２および第２のボンディングパッド１２２が互いにずれるようにする。製造工程について、上記実施形態と同様であるので、説明は省略する。
このように製造された半導体装置２００においても、上記実施の形態の半導体装置１００と同様な効果を奏することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本発明の実施の形態に係る半導体装置の平面図である。 図１の半導体装置のＡ−Ａ線での断面図である。 図１の半導体装置の第１の半導体チップのマウント工程を説明する図である。 図１の半導体装置の第２の半導体チップのマウント工程を説明する図である。 図１の半導体装置の第１の半導体チップのワイヤボンディング工程を説明する図である。 図１の半導体装置の第２の半導体チップのワイヤボンディング工程を説明する図である。 図１の半導体装置の樹脂封入工程を説明する図である。 図１の半導体装置のリード成形を説明する図である。 図１の半導体装置のＸ線透過映像による平面図である。 従来の半導体装置のＸ線透過映像による平面図である。 本発明の他の実施の形態に係る半導体装置の平面図である。 従来の半導体装置の平面図である。 従来の半導体装置の断面図である。 従来の半導体装置の断面図である。
符号の説明
１００ 半導体装置
１０２ アイランド部
１０４ リードフレーム
１０６ リード
１１０ 第１の半導体チップ
１１２ 第１のボンディングパッド
１１４ 上ワイヤ
１２０ 第２の半導体チップ
１２２ 第２のボンディングパッド
１２４ 下ワイヤ
１３０ バンプ
１５０ 封止樹脂
２００ 半導体装置

Claims (8)

  1. アイランド部を有するリードフレームと、
    複数のボンディングパッドを含むパッド部が周囲に設けられた表面および裏面を有し、前記裏面側を前記リードフレームの前記アイランド部の両面にそれぞれ対向させて載置される２つの周辺端子型半導体チップと、
    前記２つの半導体チップを封止する封止樹脂と、を含む半導体装置において、
    前記２つの半導体チップは、前記パッド部が略同一形状であり、
    前記２つの半導体チップは、前記パッド部を互いにずらして配置されることを特徴とする半導体装置。
  2. アイランド部を有するリードフレームと、
    複数のボンディングパッドが周囲に設けられた表面および裏面を有し、前記裏面側を前記リードフレームの前記アイランド部の両面にそれぞれ対向させて載置される２つの周辺端子型半導体チップと、
    前記２つの半導体チップを封止する封止樹脂と、を含む半導体装置において、
    前記２つの半導体チップは、前記複数のボンディングパッドを互いにずらして配置することを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記リードフレームは、前記２つの半導体チップの前記複数のボンディングパッドとそれぞれ異なる平面位置でワイヤボンディングされる複数のリードを有することを特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記半導体装置の平面視において、前記複数のボンディングパッドから前記複数のリードにワイヤボンディングされた前記複数のワイヤが互いに上下方向で平行に重ならないように、前記２つの半導体チップを水平方向にずらして配置することを特徴とする半導体装置。
  5. 複数の第１のボンディングパッドを含むパッド部が周囲に設けられた表面および裏面を有する第１の半導体チップの前記裏面側を、アイランド部を有するリードフレームの前記アイランド部の一方の面に対向させて載置するステップと、
    複数の第２のボンディングパッドを含み、前記第１の半導体チップの前記パッド部と略同一形状のパッド部が周囲に設けられた表面および裏面を有する第２の半導体チップの前記裏面側を、前記リードフレームの前記アイランド部の他方の面に対向させ、かつ前記第１の半導体チップの前記パッド部と、前記第２の半導体チップの前記パッド部を互いにずらして載置するステップと、
    前記第１の半導体チップおよび前記第２の半導体チップを封止樹脂で封止するステップと、
    を含むことを特徴とする半導体装置の製造方法。
  6. 複数の第１のボンディングパッドが周囲に設けられた表面および裏面を有する第１の半導体チップの前記裏面側を、アイランド部を有するリードフレームの前記アイランド部の一方の面に対向させて載置するステップと、
    複数の第２のボンディングパッドが周囲に設けられた表面および裏面を有する第２の半導体チップの前記裏面側を、前記リードフレームの前記アイランド部の他方の面に対向させ、かつ前記第１の半導体チップの前記複数の第１のボンディングパッドと、前記第２のボンディングパッドを互いにずらして載置するステップと、
    前記第１の半導体チップおよび前記第２の半導体チップを封止樹脂で封止するステップと、
    を含むことを特徴とする半導体装置の製造方法。
  7. 請求項５または６に記載の半導体装置の製造方法において、
    前記複数の第１のボンディングパッドおよび前記複数の第２のボンディングパッドと、それぞれ異なる平面位置で前記リードフレームが有する複数のリードにワイヤボンディングするステップを含むことを特徴とする半導体装置の製造方法。
  8. 請求項５乃至７いずれかに記載の半導体装置の製造方法において、
    前記半導体装置の平面視において、前記複数のボンディングパッドから前記複数のリードにワイヤボンディングされた前記複数のワイヤが互いに上下方向で平行に重ならないように、前記２つの半導体チップを水平方向にずらして配置するステップを含むことを特徴とする半導体装置の製造方法。
JP2004381375A 2004-12-28 2004-12-28 半導体装置およびその製造方法 Withdrawn JP2006186282A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004381375A JP2006186282A (ja) 2004-12-28 2004-12-28 半導体装置およびその製造方法
US11/242,850 US7432588B2 (en) 2004-12-28 2005-10-05 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004381375A JP2006186282A (ja) 2004-12-28 2004-12-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006186282A true JP2006186282A (ja) 2006-07-13

Family

ID=36610484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004381375A Withdrawn JP2006186282A (ja) 2004-12-28 2004-12-28 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7432588B2 (ja)
JP (1) JP2006186282A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4970787B2 (ja) * 2005-12-14 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置
US20080258318A1 (en) * 2007-04-20 2008-10-23 Nec Electronics Corporation Semiconductor device
US8115286B2 (en) * 2008-10-22 2012-02-14 Honeywell International Inc. Integrated sensor including sensing and processing die mounted on opposite sides of package substrate
US20130256883A1 (en) * 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Rotated semiconductor device fan-out wafer level packages and methods of manufacturing rotated semiconductor device fan-out wafer level packages
US9470740B2 (en) * 2013-03-15 2016-10-18 International Business Machines Corporation Screening methodology to eliminate wire sweep in bond and assembly module packaging

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093603B2 (ja) * 1994-04-15 2000-10-03 松下電器産業株式会社 半導体装置及びその製造方法
JP3007023B2 (ja) 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
WO1998033217A1 (en) * 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
WO2000022676A1 (fr) * 1998-10-14 2000-04-20 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication dudit dispositif
JP2001358285A (ja) 2000-06-12 2001-12-26 Hitachi Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
US20060138614A1 (en) 2006-06-29
US7432588B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
US6545366B2 (en) Multiple chip package semiconductor device
JP4674113B2 (ja) 半導体装置及びその製造方法
JP4270282B2 (ja) 半導体装置の製造方法
JP2007123595A (ja) 半導体装置及びその実装構造
JP2002222889A (ja) 半導体装置及びその製造方法
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP2009099697A (ja) 半導体装置及びその製造方法
KR20150047168A (ko) 반도체 패키지
KR100652106B1 (ko) 회로 장치
JP6909630B2 (ja) 半導体装置
JP2009099905A (ja) 半導体装置
US7432588B2 (en) Semiconductor device and method of fabricating the same
JP6909629B2 (ja) 半導体装置
JP2010087403A (ja) 半導体装置
JP2009152329A (ja) 電子部品装置
JP4435074B2 (ja) 半導体装置およびその製造方法
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2008177424A (ja) 半導体装置
JP5131206B2 (ja) 半導体装置
JP4207791B2 (ja) 半導体装置
JP2005209899A (ja) 中継部材、及び中継部材を用いたマルチチップパッケージ
JP3848333B2 (ja) 半導体装置
JP2009141229A (ja) 半導体装置およびその製造方法
JP2005252295A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080402

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090128