JP2005252295A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005252295A
JP2005252295A JP2005116593A JP2005116593A JP2005252295A JP 2005252295 A JP2005252295 A JP 2005252295A JP 2005116593 A JP2005116593 A JP 2005116593A JP 2005116593 A JP2005116593 A JP 2005116593A JP 2005252295 A JP2005252295 A JP 2005252295A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
external electrode
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005116593A
Other languages
English (en)
Other versions
JP4181557B2 (ja
Inventor
Hiroaki Fujimoto
博昭 藤本
Takeshi Hamaya
毅 濱谷
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005116593A priority Critical patent/JP4181557B2/ja
Publication of JP2005252295A publication Critical patent/JP2005252295A/ja
Application granted granted Critical
Publication of JP4181557B2 publication Critical patent/JP4181557B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】リードフレームを用いた極薄型の半導体装置を提供する。
【解決手段】極薄厚の半導体素子１０と、その周囲に配置された外部電極１１と、それらの間を接続した金属細線１２と、外囲を絶縁性樹脂で外形が直方体を構成するように封止した封止樹脂１３とより構成され、半導体素子１０と外部電極１１の底面と上面が封止樹脂１３の底面と上面で露出され、半導体素子１０の上面と外部電極１１の上面の位置が略同一位置である半導体装置であり、底面側からの電極部材、半導体素子を研削し上面側から封止樹脂を研削することによって極薄厚を実現した半導体装置である。
【選択図】図１３

Description

本発明は、多ピン対応可能な半導体装置およびその製造方法に関するものであり、特に極薄厚で高密度実装型の半導体装置およびその製造方法に関するものである。
近年、電子機器の小型化に対応するために、樹脂封止型半導体装置などの半導体部品の高密度実装が要求され、それにともなって、半導体部品の小型、薄型化が進んでいる。また小型で薄型でありながら、多ピン化が進み、高密度の小型、薄型の樹脂封止型の半導体装置が要望されている。
以下、従来の半導体装置に使用するリードフレームについて説明する。
図３５は、従来のリードフレームの構成を示す平面図である。図３５に示すように、従来のリードフレームは、フレーム枠１と、そのフレーム枠１内に、半導体素子が載置される矩形状のダイパッド部２と、ダイパッド部２を支持する吊りリード部３と、半導体素子を載置した場合、その載置した半導体素子と金属細線等の接続手段により電気的接続するビーム状のインナーリード部４と、そのインナーリード部４と連続して設けられ、外部端子との接続のためのアウターリード部５と、アウターリード部５どうしを連結固定し、樹脂封止の際の樹脂止めとなるタイバー部６とより構成されていた。
なお、リードフレームは、図３５に示した構成よりなるパターンが１つではなく、複数個、左右、上下に連続して配列されたものである。
次に従来の半導体装置について説明する。図３６は、図３５に示したリードフレームを用いた樹脂封止型の半導体装置を示す断面図である。
図３６に示すように、リードフレームのダイパッド部２上に半導体素子７が搭載され、その半導体素子７とインナーリード部４とが金属細線８により電気的に接続されている。そしてダイパッド部２上の半導体素子７、インナーリード部４の外囲は封止樹脂９により封止されている。封止樹脂９の側面からはアウターリード部５が突出して設けられ、先端部はベンディングされている。
従来の半導体装置の製造方法は、図３７に示すように、リードフレームのダイパッド部２上に半導体素子７を接着剤により接合した後（ダイボンド工程）、半導体素子７とインナーリード部４の先端部とを金属細線８により接続する（ワイヤーボンド工程）。その後、半導体素子７の外囲を封止するが、封止領域はリードフレームのタイバー部６で包囲された領域内を封止樹脂９により封止し、アウターリード部５を外部に突出させて封止する（樹脂封止工程）。そしてタイバー部６で封止樹脂９の境界部をカッティングし、各アウターリード部５を分離し、フレーム枠１を除去するとともに、アウターリード部５の先端部をベンディングすることにより（タイバーカット・ベンド工程）、図３６に示した構造の樹脂封止型半導体装置を製造することができる。ここで図３７において、破線で示した領域が封止樹脂９で封止する領域である。
しかしながら従来のリードフレームでは、半導体素子が高集積化し、多ピンとなった場合、インナーリード部（アウターリード部）の幅の形成には限界があり、多ピンに対応しようとする場合は、インナーリード部（アウターリード部）の数が多くなるため、リードフレーム自体が大きくなり、結果として半導体装置も大きくなり、要望される小型、薄型の半導体装置は実現できないという課題があった。また、半導体素子の多ピン対応としてリードフレームのサイズを変更せず、インナーリード部を増加させる場合は、１本当たりのインナーリード部の幅を細くしなければならず、リードフレーム形成のエッチング等の加工で課題が多くなってしまう。
また最近は面実装タイプの半導体装置として、底面に外部電極を設けたキャリア（配線基板）上に半導体素子を搭載し、電気的接続を行った後、そのキャリアの上面を樹脂封止した半導体装置であるボール・グリッド・アレイ（ＢＧＡ）タイプやランド・グリッド・アレイ（ＬＧＡ）タイプの半導体装置がある。このタイプの半導体装置はその底面側でマザー基板と実装する半導体装置であり、今後、このような面実装タイプの半導体装置が主流になりつつある。したがって、このような動向に対応するには、従来のリードフレーム、そのリードフレームを用いた半導体装置では、対応できないという大きな課題が顕在化してきている。
さらに近年は、素子搭載用のダイパッドを有さず、半導体チップを薄厚にし、そのチップ周囲に電極を配置し、外囲を封止樹脂で片面封止した小型薄型のパッケージ技術が開示されているが、そのような片面封止型の小型薄型パッケージでは、封止樹脂の底面から電極が効率よく露出せず、また薄厚であるため、電極間に存在する封止樹脂による応力がそれら電極に印加されてしまうという課題がある。
本発明は前記した従来の課題および今後の半導体装置の動向に対応できる高密度実装型の半導体装置を提供するものであり、底面側で基板実装できる半導体装置を基板ではなく、フレーム本体を用いて構成することを目的とするものである。そしてさらに将来要望される極薄厚で多ピン対応可能、かつ高信頼性を有する樹脂封止型の半導体装置およびその製造方法を提供するものである。
また本発明の半導体装置は、半導体素子と、前記半導体素子の周囲に配置され、上方に突起段差部を有した突起を備えた外部電極と、前記外部電極の前記突起段差部の表面と前記半導体素子の電極とを電気的に接続した細線と、前記半導体素子、外部電極、細線の外囲を外形が直方体を構成するように封止した封止樹脂とより構成され、前記半導体素子および外部電極の底面が前記封止樹脂の底面から露出し、前記半導体素子の上面と前記外部電極の突起段差部の上面の位置が略同一位置であり、前記外部電極の突起が封止樹脂の上面に露出している半導体装置である。
また本発明の半導体装置の製造方法は、導電性の板材よりなるフレーム本体と、前記フレーム本体面内に突出して設けられ、その上部に突起段差部を構成して突出した突起を有した複数の電極構成体と、前記電極構成体に包囲されるように設けられた素子収納部とより構成されたフレーム部材を用意する工程と、前記用意したフレーム部材の前記素子収納部に対して、半導体素子を固定する工程と、固定した半導体素子の電極と前記電極構成体の突起段差部の上面とを細線により電気的に接続する工程と、前記半導体素子が固定され、前記細線で結線されたフレーム部材の上面側を樹脂により封止する工程と、樹脂封止後のフレーム部材に対して、その底面のフレーム本体を研削部材により研削し、底面のフレーム本体を除去し、前記電極構成体どうしを分離させて外部電極を構成するとともに、前記構成した外部電極の底面および前記半導体素子の底面を樹脂より露出させる工程と、底面を研削したフレーム部材に対して、その上面側を研削部材により研削して封止樹脂を切削し、前記突起の上面を封止樹脂の上面から露出させる工程とよりなる半導体装置の製造方法である。
また本発明の半導体装置は、半導体素子と、前記半導体素子の周囲に配置され、上方に突起段差部を有した突起を備え、底面に凹部を有した外部電極と、前記外部電極の前記突起段差部の表面と前記半導体素子の電極とを電気的に接続した細線と、前記半導体素子、外部電極、細線の外囲を外形が直方体を構成するように封止した封止樹脂とより構成され、前記半導体素子および外部電極の底面が前記封止樹脂の底面から露出し、前記半導体素子の上面と前記外部電極の突起段差部の上面の位置が略同一位置であり、前記外部電極の突起が封止樹脂の上面に突出している半導体装置である。
また本発明の半導体装置の製造方法は、導電性の板材よりなるフレーム本体と、前記フレーム本体面内に突出して設けられ、その上部に突起段差部を構成して突出した突起と底面に凹部とを有した複数の電極構成体と、前記電極構成体に包囲されるように設けられた素子収納部とより構成されたフレーム部材を用意する工程と、前記用意したフレーム部材の前記素子収納部に対して、半導体素子を固定する工程と、固定した半導体素子の電極と前記電極構成体の突起段差部の上面とを細線により電気的に接続する工程と、前記半導体素子が固定され、前記細線で結線されたフレーム部材の上面側を前記電極構成体の突起の上部を突出させて樹脂により封止する工程と、樹脂封止後のフレーム部材に対して、その底面のフレーム本体を研削部材により研削し、底面のフレーム本体を除去し、前記電極構
成体どうしを分離させて底面に凹部を有した外部電極を構成するとともに、前記構成した外部電極の底面および前記半導体素子の底面を樹脂より露出させる工程とよりなる半導体装置の製造方法である。
また、樹脂封止後のフレーム部材に対して、その底面のフレーム本体を研削部材により研削し、底面のフレーム本体を除去し、電極構成体どうしを分離させて底面に凹部を有した外部電極を構成するとともに、構成した外部電極の底面および半導体素子の底面を樹脂より露出させる工程の後、前記外部電極の前記凹部に対して、各々対応するように別の半導体装置の突出した外部電極の突起を嵌合してスタック構造を形成する工程と、前記スタック形成後に個々に分割することにより、積層型の半導体装置を得る工程とをさらに備えた半導体装置の製造方法である。
前記構成の通り、半導体素子および外部電極の底面が封止樹脂の底面から露出し、その半導体素子の上面と外部電極の上面の位置が略同一位置であるため、極めて薄い構造を実現し、また外部電極の配置は面配置であるため多ピン化への対応も十分に可能である。
またフレーム部材に半導体素子を搭載後、その底面側から研削するという工法により、フレーム部材を除去して各外部電極に分離するとともに、半導体素子、外部電極の厚みも減厚することができ、全体として極薄厚の半導体装置を実現できる。
以上、本発明の半導体装置は半導体素子および外部電極の底面が封止樹脂の底面から露出し、その半導体素子の上面と外部電極の上面の位置が略同一位置であるため、極めて薄い構造を実現し、また外部電極の配置は面配置であるため多ピン化への対応も十分に可能な半導体装置である。
また本発明の半導体装置の製造方法において、フレーム部材に半導体素子を搭載、結線、封止後、その底面側からフレーム部材を研削するという新規な工法により、フレーム部材を除去して各外部電極に分離するとともに、半導体素子、外部電極の厚みも減厚することができ、全体として極薄厚の半導体装置を実現できる。
以下、本発明の半導体装置およびその製造方法の一実施形態について図面を参照しながら説明する。
まず第１の実施形態の半導体装置およびその製造方法について説明する。
図１は本実施形態の半導体装置を示す図であり、図１（ａ）は断面図、図１（ｂ）は平面図、図１（ｃ）は底面図である。そして図１（ａ）の断面は、図１（ｂ）のＡ−Ａ１箇所、図１（ｃ）のＡ'−Ａ１'箇所の断面を示している。
本実施形態の半導体装置は、外形が矩形状の極薄厚であって、半導体装置の底面には外部電極の面が露出してグリッド状に配置されるとともに、半導体素子の底面が露出した半導体装置である。具体的には、５０［μｍ］厚を有する極薄厚の半導体素子１０と、その半導体素子１０の周囲に配置された外部電極１１と、外部電極１１の表面と半導体素子１０の表面の電極パッド（図示せず）とを電気的に接続した金属細線１２と、半導体素子１０、外部電極１１、金属細線１２の外囲を絶縁性樹脂で外形が直方体を構成するように封止した絶縁性の封止樹脂１３とより構成された半導体装置であり、半導体素子１０の裏面と外部電極１１の金属細線１２が接続されていない面が、直方体に構成された封止樹脂１３の底面で露出している半導体装置である。また本実施形態の半導体装置では、半導体素子１０の上面と外部電極１１の上面の位置が略同一位置である。また外部電極１１の上面の位置は必ずしも半導体素子１０の上面の位置と同一でなくともよく、金属細線で１２で接続するのに支障がある場合、例えば、外部電極１１の上面の位置を半導体素子１０の上面の位置より下げてもよい。
本実施形態の半導体装置は、全体厚として１００［μｍ］の極薄厚の樹脂封止型の半導体装置であり、半導体素子１０の厚みは成形により５０［μｍ］に加工されており、また周囲の外部電極１１の厚みも半導体素子１０の厚みと同じ厚みに加工され、５０［μｍ］を有している。また半導体素子１０の上面に電気的接続のために接続された金属細線１２の頂部の半導体素子１０の表面との距離も５０［μｍ］未満に設定されている。したがって半導体素子１０の上面領域に存在している封止樹脂１３の厚みとしては、金属細線１２をカバーできる厚みとして５０［μｍ］を有し、全体として半導体装置の厚みは１００［μｍ］を実現できるものである。なお、半導体素子１０の上部の樹脂厚を５０［μｍ］以上の例えば１００［μｍ］として金属細線１２の接続の規制を緩和したり、半導体素子１０の厚みを５０［μｍ］以上の例えば１００［μｍ］とした場合は、全体厚は１５０［μｍ］、２００［μｍ］となるが、本実施形態では全体厚１５０［μｍ］以下を狙うものである。
次に図２は本実施形態の半導体装置を示す断面図であり、図２（ａ）は半導体装置の断面図であり、図２（ｂ）は図２（ａ）の円で囲んだ領域の拡大断面図である。
本実施形態の半導体装置は、その底面においては、外部電極１１間の封止樹脂１３の面、半導体素子１０と外部電極１１との間の封止樹脂１３の面、および外方の封止樹脂１３の面の状態は、断面形状において厚さ方向内側に曲率を有するくぼみ１３ａを有している。本実施形態の半導体装置は図示するように底面の封止樹脂１３がくぼみ１３ａを有しているため、半導体素子１０、各外部電極１１が封止樹脂１３面より突出した状態を構成し、基板実装時のスタンドオフを有し、実装に適した構造を有している。また特に外部電極１１間に曲率を有するくぼみ１３ａが存在することにより、熱応力が外部電極１１に印加することを低減し、本実施形態のようなチップ厚程度の極薄型の半導体装置においては有効な構造となる。
次に本実施形態の半導体装置の製造方法について図面を参照しながら説明する。
まず本実施形態の半導体装置の製造方法で用いるフレーム部材について説明する。図３，図４は本実施形態の半導体装置の製造方法で用いるフレーム部材を示す図であり、図３は平面図、図４は図３のＢ−Ｂ１箇所の断面を示す断面図である。
図示するように本実施形態で用いるフレーム部材は、銅材、鉄材等の金属板、もしくは導電性の板材よりなるフレーム本体１４と、そのフレーム本体１４面内の金属板上に突出し、搭載する半導体素子の電極ピッチと対応して配置された複数の電極構成体１５と、それら電極構成体１５に包囲されるように設けられた素子収納部１６とより構成されている。素子収納部１６は電極構成体１５が突出している構成により、凹部を構成することにより設けられるものであり、また各電極構成体１５間の凹部は、後に各電極構成体１５が外部電極を構成する際の分離領域を構成するものである。
また電極構成体１５の突出量は素子収納部１６に搭載する半導体素子の厚みと略同等の厚みで突出したものであり、搭載する半導体素子の厚みが２５０［μｍ］の場合は、電極構成体１５の突出量は概ね２５０［μｍ］とするが、微厚である素子搭載用の接着剤の厚みも考慮して突出量を合わせ込み、電極構成体１５の上面位置と搭載した半導体素子の上面位置を略同等位置になるようその突出量を設定する。勿論、電極構成体１５の上面を搭載する半導体素子の上面より下げる場合や上げる場合は、適宜、電極構成体１５の突出量を設定できるものである。なお、本実施形態では電極構成体１５は素子収納部１６に対して二重配置としているが、搭載する半導体素子の電極数に応じてその配置と数は適宜設定できるものである。また突出した電極構成体１５の形成は金属板に対して、エッチング加
工やプレス加工により行う。
以上のようなフレーム部材を用いて、以下、本実施形態の半導体装置の製造方法について説明する。図５〜図１１は本実施形態の半導体装置の製造方法を示す工程ごとの断面図である。
まず図５に示すように、金属板よりなるフレーム本体１４と、そのフレーム本体１４面内の金属板上に突出し、搭載する半導体素子の電極ピッチと対応して配置された複数の電極構成体１５と、それら電極構成体１５に包囲されるように設けられた素子収納部１６とより構成されたフレーム部材を用意する。
次に図６に示すように、フレーム部材の素子収納部１６に対して、半導体素子１０を接着剤１７により接着固定する。この状態において半導体素子１０の上面と電極構成体１５の上面の位置は同等位置となっている。また、ここで用いる接着剤１７は、導電性、絶縁性いずれの接着剤でもよく、半導体素子１０を確実に固定でき、熱膨張係数が半導体素子１０、フレーム部材と近い接着剤であればよい。
次に図７に示すように、搭載した半導体素子１０の表面の電極（図示せず）とフレーム部材の各電極構成体１５の上面とを金属細線１２により電気的に接続する。この金属細線１２による接続において、そのループ高さは極力低くなるよう結線する。また使用する金属細線１２としては、通常、ワイヤーボンドで用いる金（Ａｕ）線、アルミニウム（Ａｌ）線などの金属細線の他、樹脂製の導電線や、金属細線１２どうしが接触しても影響がないように、表面が絶縁材でコーティングされた金属細線を使用してもよい。特に絶縁コートされた金属細線を用いることにより、金属細線１２どうしの接触によるショートおよび電極構成体１５の端部、半導体素子１０の端部への接触による影響を解消して低ループで結線できる。
次に図８に示すように、半導体素子１０が搭載され、金属細線１２で結線されたフレーム部材の上面側を封止樹脂１３により封止する。この片面封止では、低ループで結線した金属細線１２の頭頂部を覆い、かつ半導体素子１０の上面から５０［μｍ］厚の薄厚で封止する。用いる封止樹脂１３は絶縁性を有した樹脂を用い、非透過性または透過性の樹脂を用いる。透過性樹脂の場合は封止後の内部状態が確認できるとともに、透過性樹脂に光硬化型の樹脂を用いることにより紫外線照射により樹脂硬化させることができる。
次に図９に示すように、樹脂封止後のフレーム部材に対して、その底面のフレーム本体１４をグランダー等の研削部材１８により研削する。この研削工程により、フレーム部材の底面側から加工して全体を薄厚にするものであるが、研削量としては底面のフレーム本体が研削により除去され、各電極構成体１５どうしが分離するとともに、半導体素子１０の底面が露出し、また電極構成体１５間、半導体素子１０と電極構成体１５との間に封止樹脂１３が露出するように研削する。本実施形態では半導体素子１０の厚みが５０［μｍ］になるまで研削する。
また研削部材１８については弾力性を有した研削部材１８を用いることにより、フレーム部材を研削し、底面のフレーム本体１４を除去した際、電極構成体１５と封止樹脂１３、および半導体素子１０と封止樹脂１３との研削レートの違いにより、金属材質よりも封止樹脂１３の研削量が多くなるため、電極構成体１５間の封止樹脂１３の面、半導体素子１０と電極構成体１５の封止樹脂１３の面、および外方の封止樹脂１３の面の状態は、断面形状において厚さ方向内側に曲率を有するくぼみが形成される。特に研削部材１８は弾力性を有しているため、押圧した際、金属と樹脂との研削レートの違いによる研削量の差が加速されるので、封止樹脂１３の断面形状において厚さ方向内側に曲率を有するくぼみを顕著に形成できる。この封止樹脂１３の底面がくぼみを有することにより、形成した半導体装置としては、半導体素子、各外部電極が封止樹脂１３面より突出した状態を構成し、基板実装時のスタンドオフを有し、実装に適した構造を有することになる。
図１０にはフレーム部材の底面を研削により除去するとともに、半導体素子１０の底面が研削されて封止樹脂１３より露出し、各電極構成体１５が分離することにより外部電極１１を構成した状態を示している。
そして図１１に示すように、個々の半導体素子１０ごとに分割することにより、極薄厚の半導体装置を得る。図１１に示す半導体装置は、全体厚として１００［μｍ］の極薄厚の樹脂封止型の半導体装置であり、現状の半導体素子自体の厚みが２５０［μｍ］の場合、本実施形態で得られた半導体装置は、素子厚よりも薄い厚みでパッケージ構成された半導体装置を得ることができる。具体的には、５０［μｍ］厚を有する極薄厚の半導体素子１０と、その半導体素子１０の周囲にグリッド状に配置された外部電極１１と、外部電極１１の表面と半導体素子１０の表面の電極とを電気的に接続した金属細線１２と、半導体素子１０、外部電極１１、金属細線１２の外囲を絶縁性樹脂で外形が直方体を構成するように封止した絶縁性の封止樹脂１３とより構成された半導体装置である。そして半導体素子１０の裏面と外部電極１１の金属細線１２が接続されていない面が、直方体に構成された封止樹脂１３の底面で露出している半導体装置であり、半導体素子１０の上面と外部電極１１の上面の位置が略同一位置にある半導体装置である。
また図１０の状態から個々の半導体装置への分割の際、分割位置として外部電極１１の端部にかかるように切断することにより、図１２に示すような外部電極１１の端部が封止樹脂１３の側面からも露出した構造の半導体装置とすることができる。この封止樹脂１３の側面からも外部電極が露出していることにより、基板実装時の強度向上により実装信頼性を向上させることができる。
また本実施形態では、図１０に示したように、フレーム部材の底面を研削により除去するとともに、半導体素子１０の底面が研削されて封止樹脂１３より露出し、各電極構成体１５が分離することにより外部電極１１を構成した状態で、特性検査を実施することにより、検査効率を向上させることができる。検査後は図１１に示したように、個々の半導体素子１０ごとに分割することにより、検査済みの極薄厚の半導体装置を得るものである。
次に本発明の第２の実施形態の半導体装置およびその製造方法について説明する。
図１３は本実施形態の半導体装置を示す図であり、図１３（ａ）は断面図、図１３（ｂ）は平面図、図１３（ｃ）は底面図である。そして図１３（ａ）の断面は、図１３（ｂ）のＣ−Ｃ１箇所、図１３（ｃ）のＣ'−Ｃ１'箇所の断面を示している。
本実施形態の半導体装置は、外形が矩形状の極薄厚であって、半導体装置の底面には外部電極の底面が露出してグリッド状に配置されるとともに、上面には外部電極の上面が露出してグリッド状に配置し、半導体素子の底面が露出した半導体装置である。具体的には、５０［μｍ］厚を有する極薄厚の半導体素子１０と、その半導体素子１０の周囲に配置され、突起１９を有した外部電極１１と、外部電極１１の突起段差部２０表面と半導体素子１０の表面の電極パッド（図示せず）とを電気的に接続した金属細線１２と、半導体素子１０、外部電極１１、金属細線１２の外囲を絶縁性樹脂で外形が直方体を構成するように封止した絶縁性の封止樹脂１３とより構成された半導体装置であり、半導体素子１０の裏面と外部電極１１の金属細線１２が接続されていない面が、直方体に構成された封止樹脂１３の底面で露出し、外部電極１１の突起１９の上面が封止樹脂１３の上面から露出している半導体装置である。また本実施形態の半導体装置では、半導体素子１０の上面と外部電極１１の突起段差部２０の上面の位置が略同一位置である。
本実施形態の半導体装置は、全体厚として１００［μｍ］の極薄厚の樹脂封止型の半導体装置であり、半導体素子１０の厚みは成形により５０［μｍ］に加工されており、また周囲の外部電極１１の底面から突起段差部２０上面までの厚みも半導体素子１０の厚みと同じ厚みに加工され、５０［μｍ］を有している。また半導体素子１０の上面に電気的接続のために接続された金属細線１２の頂部の半導体素子１０の表面との距離も５０［μｍ］未満に設定されている。したがって半導体素子１０の上面領域に存在している封止樹脂１３の厚みとしては、金属細線１２をカバーできる厚みとして５０［μｍ］を有し、外部電極１１の突起１９の突出量は半導体素子１０の上面領域の封止樹脂１３の厚みと同等厚みで突出し、全体として半導体装置の厚みは１００［μｍ］を実現できるものである。
また本実施形態の半導体装置は、第１の実施形態で示した半導体装置の構成と同様に、その底面においては、外部電極１１間の封止樹脂１３の面、半導体素子１０と外部電極１１の封止樹脂１３の面、および外方の封止樹脂１３の面の状態は、断面形状において厚さ方向に曲率を有するくぼみを有している。
次に本実施形態の半導体装置の製造方法について図面を参照しながら説明する。
まず本実施形態の半導体装置の製造方法で用いるフレーム部材について説明する。図１４，図１５は本実施形態の半導体装置の製造方法で用いるフレーム部材を示す図であり、図１４は平面図、図１５は図１４のＤ−Ｄ１箇所の断面を示す断面図である。
図示するように本実施形態で用いるフレーム部材は、銅材、鉄材等の金属板よりなるフレーム本体１４と、そのフレーム本体１４面内の金属板上に突出し、搭載する半導体素子の電極ピッチと対応して配置され、その上部に突起段差部２０を構成して突出した突起１９を有した複数の電極構成体１５と、それら電極構成体１５に包囲されるように設けられた素子収納部１６とより構成されている。素子収納部１６は電極構成体１５が突出している構成により、凹部を構成することにより設けられるものであり、また各電極構成体１５間の凹部は、後に各電極構成体１５が外部電極を構成する際の分離領域を構成するものである。
また各電極構成体１５の突起段差部２０上面までの突出量は素子収納部１６に搭載する半導体素子の厚みと略同等の厚みで突出したものであり、搭載する半導体素子の厚みが２５０［μｍ］の場合は、電極構成体１５の突起段差部２０上面までの突出量は概ね２５０［μｍ］とするが、微厚である素子搭載用の接着剤の厚みも考慮して突出量を合わせ込み、電極構成体１５の突起段差部２０の上面位置と搭載した半導体素子の上面位置を略同等位置になるようその突出量を設定する。また突起１９の突出量は５０［μｍ］以上に設定している。なお、本実施形態では電極構成体１５は素子収納部１６に対して二重配置としているが、搭載する半導体素子の電極数に応じてその配置と数は適宜設定できるものである。また突出した電極構成体１５の形成は金属板に対して、エッチング、プレス加工により行う。
以上のようなフレーム部材を用いて、以下、本実施形態の半導体装置の製造方法について説明する。図１６〜図２２は本実施形態の半導体装置の製造方法を示す工程ごとの断面図である。
まず図１６に示すように、金属板よりなるフレーム本体１４と、そのフレーム本体１４面内の金属板上に突出し、搭載する半導体素子の電極ピッチと対応して配置され、その上部に突起段差部２０を構成して突出した突起１９を有した複数の電極構成体１５と、それら電極構成体１５に包囲されるように設けられた素子収納部１６とより構成されたフレーム部材を用意する。
次に図１７に示すように、フレーム部材の素子収納部１６に対して、半導体素子１０を接着剤１７により接着固定する。この状態において半導体素子１０の上面と電極構成体１５の突起段差部２０の上面の位置は同等位置となっている。また、ここで用いる接着剤１７は、導電性、絶縁性いずれの接着剤でもよく、半導体素子１０を確実に固定でき、熱膨張係数が半導体素子１０、フレーム部材と近い接着剤であればよい。
次に図１８に示すように、搭載した半導体素子１０の表面の電極（図示せず）とフレーム部材の各電極構成体１５の突起段差部２０の上面とを金属細線１２により電気的に接続する。この金属細線１２による接続において、そのループ高さは極力低くなるよう結線する。また使用する金属細線１２としては、通常、ワイヤーボンドで用いる金（Ａｕ）線、アルミニウム（Ａｌ）線の他、金属細線１２どうしが接触しても影響がないように、表面が絶縁材でコーティングされた金属細線を使用してもよい。特に絶縁コートされた金属細線を用いることにより、金属細線１２どうしの接触によるショートおよび電極構成体１５の端部、半導体素子１０の端部への接触による影響を解消して低ループで結線できる。
次に図１９に示すように、半導体素子１０が搭載され、金属細線１２で結線されたフレーム部材の上面側を封止樹脂１３により封止する。この片面封止では、低ループで結線した金属細線１２の頭頂部を覆い、かつ半導体素子１０の上面から５０［μｍ］厚の薄厚で封止するとともに、電極構成体１５の突起１９を覆うかまたは突起１９の上面と同等位置になるよう封止する。ここで用いる封止樹脂１３は絶縁性を有した樹脂を用い、非透過性または透過性の樹脂を用いる。透過性樹脂の場合は封止後の内部状態が確認できるとともに、透過性樹脂に光硬化型の樹脂を用いることにより紫外線照射により樹脂硬化させることができる。
次に図２０に示すように、樹脂封止後のフレーム部材に対して、その底面のフレーム本体１４をグランダー等の研削部材１８により研削する。この研削工程により、フレーム部材の底面側から加工して全体を薄厚にするものであるが、研削量としては底面のフレーム本体１４が研削により除去され、各電極構成体１５どうしが分離するとともに、半導体素子１０の底面が露出し、また電極構成体１５間、半導体素子１０と電極構成体１５との間に封止樹脂１３が露出するように研削する。本実施形態では半導体素子１０の厚みが５０［μｍ］になるまで研削する。
また研削部材１８については弾力性を有した研削部材１８を用いることにより、フレーム部材を研削し、底面のフレーム本体１４を除去した際、電極構成体１５と封止樹脂１３、および半導体素子１０と封止樹脂１３との研削レートの違いにより、金属材質よりも封止樹脂１３の研削量が多くなるため、電極構成体１５間の封止樹脂１３の面、半導体素子１０と電極構成体１５の封止樹脂１３の面、および外方の封止樹脂１３の面の状態は、断面形状において厚さ方向に曲率を有するくぼみが形成される。この封止樹脂１３の底面がくぼみを有することにより、形成した半導体装置としては、半導体素子、各外部電極が封止樹脂１３面より突出した状態を構成し、基板実装時のスタンドオフを有し、実装に適した構造を有することになる。
図２１にはフレーム部材の底面を研削により除去するとともに、半導体素子１０の底面が研削されて封止樹脂１３より露出し、各電極構成体１５が分離することにより外部電極１１を構成した状態を示している。
次に図２２に示すように、底面を研削したフレーム部材に対して、その上面側を前工程と同様に研削部材１８により研削する。この研削工程では、研削量としては上面の封止樹脂１３が研削により除去され、各電極構成体１５の突起１９の上面が露出するように研削する。なお、樹脂封止の際、電極構成体１５の突起１９の上面を露出させて樹脂封止した場合は、この研削工程を削除できる。
そして図２３に示すように、個々の半導体素子１０ごとのパッケージ単位に分割することにより、極薄厚の半導体装置を得る。図２３に示す半導体装置は、全体厚として１００［μｍ］の極薄厚の樹脂封止型の半導体装置である。具体的には、５０［μｍ］厚を有する極薄厚の半導体素子１０と、その半導体素子１０の周囲にグリッド状に配置され、上方に突出した突起１９と突起段差部２０を有した外部電極１１と、外部電極１１の突起段差部２０の表面と半導体素子１０の表面の電極とを電気的に接続した金属細線１２と、半導体素子１０、外部電極１１、金属細線１２の外囲を絶縁性樹脂で外形が直方体を構成するように封止した絶縁性の封止樹脂１３とより構成された半導体装置である。そして半導体素子１０の裏面と外部電極１１の金属細線１２が接続されていない面が、直方体に構成さ
れた封止樹脂１３の底面で露出するとともに、外部電極１１の突起１９の上面が封止樹脂１３の上面から露出している半導体装置であり、半導体素子１０の上面と外部電極１１の突起段差部２０の上面の位置が略同一位置にある半導体装置である。
次に本発明の第３の実施形態の半導体装置およびその製造方法について説明する。
図２４は本実施形態の半導体装置を示す断面図である。図２５は本実施形態の半導体装置の実装状態を示す断面図である。
本実施形態の半導体装置は、外形が矩形状の極薄厚であって、半導体装置の底面には外部電極の底面が露出してグリッド状に配置されるとともに、上面には外部電極の上面が露出、突出してグリッド状に配置し、半導体素子の底面が露出した半導体装置である。具体的には、５０［μｍ］厚を有する極薄厚の半導体素子１０と、その半導体素子１０の周囲に配置され、突起１９を有した外部電極１１と、外部電極１１の突起段差部２０表面と半導体素子１０の表面の電極パッド（図示せず）とを電気的に接続した金属細線１２と、半導体素子１０、外部電極１１、金属細線１２の外囲を絶縁性樹脂で外形が直方体を構成するように封止した絶縁性の封止樹脂１３とより構成された半導体装置であり、半導体素子１０の裏面と外部電極１１の金属細線１２が接続されていない面が、直方体に構成された
封止樹脂１３の底面で露出し、外部電極１１の突起１９の上面が封止樹脂１３の上面から露出している半導体装置である。また本実施形態の半導体装置では、半導体素子１０の上面と外部電極１１の突起段差部２０の上面の位置が略同一位置である。さらに本実施形態の半導体装置は、外部電極１１の底面には凹部２１が設けられ、別の半導体装置の上面突起が嵌合してスタック構造可能な構造を有している。
本実施形態の半導体装置は、全体厚として１５０［μｍ］の極薄厚の樹脂封止型の半導体装置であり、半導体素子１０の厚みは成形により５０［μｍ］に加工されており、また周囲の外部電極１１の底面から突起段差部２０上面までの厚みも半導体素子１０の厚みと同じ厚みに加工され、５０［μｍ］を有している。また半導体素子１０の上面に電気的接続のために接続された金属細線１２の頂部の半導体素子１０の表面との距離も５０［μｍ］未満に設定されている。したがって半導体素子１０の上面領域に存在している封止樹脂１３の厚みとしては、金属細線１２をカバーできる厚みとして５０［μｍ］を有し、外部電極１１の突起１９の突出量は半導体素子１０の上面領域の封止樹脂１３の厚みに加えて、嵌合可能な突出量として５０［μｍ］厚程度で突出し、全体として半導体装置の厚みは１５０［μｍ］を実現できるものである。
また図２５の断面図に示すように、本実施形態の半導体装置は、底面の外部電極１１の凹部２１に対して、各々対応するように他の半導体装置の上面から突出した外部電極１１の突起１９を嵌合することにより、スタック構造を実現できるものである。
なお本実施形態の半導体装置は、第１の実施形態で示した半導体装置の構成と同様に、その底面においては、外部電極１１間の封止樹脂１３の面、半導体素子１０と外部電極１１の封止樹脂１３の面、および外方の封止樹脂１３の面の状態は、断面形状において厚さ方向に曲率を有するくぼみを有している。
次に本実施形態の半導体装置の製造方法について図面を参照しながら説明する。
まず本実施形態の半導体装置の製造方法で用いるフレーム部材について説明する。図２６，図２７は本実施形態の半導体装置の製造方法で用いるフレーム部材を示す図であり、図２６は平面図、図２７は図２６のＥ−Ｅ１箇所の断面を示す断面図である。
図示するように本実施形態で用いるフレーム部材は、銅材、鉄材等の金属板よりなるフレーム本体１４と、そのフレーム本体１４面内の金属板上に突出し、搭載する半導体素子の電極ピッチと対応して配置され、その上部に突起段差部２０を構成して突出した突起１９を有した複数の電極構成体１５と、それら電極構成体１５に包囲されるように設けられた素子収納部１６とより構成されている。素子収納部１６は電極構成体１５が突出している構成により、その面内で凹部を構成することにより設けられるものであり、また各電極構成体１５間の凹部は、後に各電極構成体１５が外部電極を構成する際の分離領域を構成するものである。さらに電極構成体の底面には凹部２１が設けられている。
また各電極構成体１５の突起段差部２０上面までの突出量は素子収納部１６に搭載する半導体素子の厚みと略同等の厚みで突出したものであり、搭載する半導体素子の厚みが２５０［μｍ］の場合は、電極構成体１５の突起段差部２０上面までの突出量は概ね２５０［μｍ］とするが、微厚である素子搭載用の接着剤の厚みも考慮して突出量を合わせ込み、電極構成体１５の突起段差部２０の上面位置と搭載した半導体素子の上面位置を略同等位置になるようその突出量を設定する。また突起１９の突出量は５０［μｍ］以上に設定している。なお、本実施形態では電極構成体１５は素子収納部１６に対して二重配置としているが、搭載する半導体素子の電極数に応じてその配置と数は適宜設定できるものである。また突出した電極構成体１５の形成は金属板に対して、エッチング、プレス加工により行う。
以上のようなフレーム部材を用いて、以下、本実施形態の半導体装置の製造方法について説明する。図２８〜図３４は本実施形態の半導体装置の製造方法を示す工程ごとの断面図である。
まず図２８に示すように、金属板よりなるフレーム本体１４と、そのフレーム本体１４面内の金属板上に突出し、搭載する半導体素子の電極ピッチと対応して配置され、その上部に突起段差部２０を構成して突出した突起１９を有し、底面に凹部２１を有した複数の電極構成体１５と、それら電極構成体１５に包囲されるように設けられた素子収納部１６とより構成されたフレーム部材を用意する。
次に図２９に示すように、フレーム部材の素子収納部１６に対して、半導体素子１０を接着剤１７により接着固定する。この状態において半導体素子１０の上面と電極構成体１５の突起段差部２０の上面の位置は同等位置となっている。また、ここで用いる接着剤１７は、導電性、絶縁性いずれの接着剤でもよく、半導体素子１０を確実に固定でき、熱膨張係数が半導体素子１０、フレーム部材と近い接着剤であればよい。
次に図３０に示すように、搭載した半導体素子１０の表面の電極（図示せず）とフレーム部材の各電極構成体１５の突起段差部２０の上面とを金属細線１２により電気的に接続する。この金属細線１２による接続において、そのループ高さは極力低くなるよう結線する。また使用する金属細線１２としては、通常、ワイヤーボンドで用いる金（Ａｕ）線、アルミニウム（Ａｌ）線の他、金属細線１２どうしが接触しても影響がないように、表面が絶縁材でコーティングされた金属細線を使用してもよい。特に絶縁コートされた金属細線を用いることにより、金属細線１２どうしの接触によるショートおよび電極構成体１５の端部、半導体素子１０の端部への接触による影響を解消して低ループで結線できる。
次に図３１に示すように、半導体素子１０が搭載され、金属細線１２で結線されたフレーム部材の上面側を突起１９を突出するように封止樹脂１３により封止する。この封止工程では、半導体素子１０が搭載され、金属細線１２で結線されたフレーム部材の上面側に封止シートを付設し、突起１９がその封止シートに食い込んだ状態で樹脂封止することにより、突起１９を封止樹脂面から突出した構造を得ることができる。また、この片面封止では、低ループで結線した金属細線１２の頭頂部を覆い、かつ半導体素子１０の上面から５０［μｍ］厚の薄厚で封止するとともに、電極構成体１５の突起１９を５０［μｍ］程度突出させて封止する。ここで用いる封止樹脂１３は絶縁性を有した樹脂を用い、非透過性または透過性の樹脂を用いる。透過性樹脂の場合は封止後の内部状態が確認できるとともに、透過性樹脂に光硬化型の樹脂を用いることにより紫外線照射により樹脂硬化させることができる。なお、突起１９を突出させて封止する際、加工した封止金型を用いることによっても、封止樹脂面より突起１９を突出させて封止できる。
次に図３２に示すように、樹脂封止後のフレーム部材に対して、その底面のフレーム本体１４をグランダー等の研削部材１８により研削する。この研削工程により、フレーム部材の底面側から加工して全体を薄厚にするものであるが、研削量としては底面のフレーム本体１４が研削により除去され、各電極構成体１５どうしが分離するとともに、半導体素子１０の底面が露出し、また電極構成体１５間、半導体素子１０と電極構成体１５との間に封止樹脂１３が露出するように研削する。本実施形態では半導体素子１０の厚みが５０［μｍ］になるまで研削する。
また研削部材１８については弾力性を有した研削部材１８を用いることにより、フレーム部材を研削し、底面のフレーム本体１４を除去した際、電極構成体１５と封止樹脂１３、および半導体素子１０と封止樹脂１３との研削レートの違いにより、金属材質よりも封止樹脂１３の研削量が多くなるため、電極構成体１５間の封止樹脂１３の面、半導体素子１０と電極構成体１５の封止樹脂１３の面、および外方の封止樹脂１３の面の状態は、断面形状において厚さ方向に曲率を有するくぼみが形成される。この封止樹脂１３の底面がくぼみを有することにより、形成した半導体装置としては、半導体素子、各外部電極が封止樹脂１３面より突出した状態を構成し、基板実装時のスタンドオフを有し、実装に適した構造を有することになる。
図３３にはフレーム部材の底面を研削により除去するとともに、半導体素子１０の底面が研削されて封止樹脂１３より露出し、各電極構成体１５が分離することにより、底面に凹部２１を有して外部電極１１を構成し、上面には突起１９が突出した状態を示している。
そして図３４に示すように、個々の半導体素子１０ごとのパッケージ単位に分割することにより、極薄厚の半導体装置を得る。図３４に示す半導体装置は、全体厚として１５０［μｍ］の極薄厚の樹脂封止型の半導体装置である。具体的には、５０［μｍ］厚を有する極薄厚の半導体素子１０と、その半導体素子１０の周囲にグリッド状に配置され、上方に突出した突起１９と突起段差部２０を有した外部電極１１と、外部電極１１の突起段差部２０の表面と半導体素子１０の表面の電極とを電気的に接続した金属細線１２と、半導体素子１０、外部電極１１、金属細線１２の外囲を絶縁性樹脂で外形が直方体を構成するように封止した絶縁性の封止樹脂１３とより構成された半導体装置である。そして半導体素子１０の裏面と外部電極１１の金属細線１２が接続されていない面が、直方体に構成さ
れた封止樹脂１３の底面で露出するとともに、外部電極１１の突起１９の上面が封止樹脂１３の上面から突出している半導体装置であり、半導体素子１０の上面と外部電極１１の突起段差部２０の上面の位置が略同一位置にある半導体装置である。
また本実施形態では、図３３に示したように、フレーム部材の底面を研削により除去するとともに、半導体素子１０の底面が研削されて封止樹脂１３より露出し、各電極構成体１５が分離することにより、底面に凹部２１を有して外部電極１１を構成し、上面には突起１９が突出した状態に対して、個々に分割前に底面の外部電極１１の凹部２１に対して、各々対応するように他の半導体装置の上面から突出した外部電極１１の突起１９を嵌合し、スタック構造を形成し、その後で個々の積層モジュールごとに分割することにより、効率よく積層型の半導体装置を得ることができる。この工法は半導体素子がメモリー素子の場合に有効であり、極薄厚のメモリーモジュールを効率よく製造できる。
以上、本実施形態の半導体装置は、その面内で突出した電極構成体を有したフレーム部材に半導体素子を搭載し、結線、樹脂封止後にそのフレーム底面側から研削することにより、半導体素子を薄厚にするとともに、電極構成体どうしを分離して外部電極を構成し、極薄厚の半導体装置を実現できるものである。そして各実施形態で示したように電極構成体の構成を種々変更することにより、外部電極の形態および積層実装できる薄型の半導体装置を得ることができるものである。
また本実施形態では外部電極の構造は断面形状において直線状としているが、封止樹脂とのアンカー効果や応力対策のために逆テーパー状や溝、凹部、凸部を形成してもよく、また封止樹脂から露出した外部電極の底面には半田ボール等のボール電極を形成してもよい。
本発明は、近年の電子機器の小型化にともなって要求されるであろう、半導体装置の薄型化、多機能化として有用である。
本発明の一実施形態の半導体装置を示す図 本発明の一実施形態の半導体装置を示す断面図 本発明の一実施形態の半導体装置の製造方法におけるフレーム部材を示す平面図 本発明の一実施形態の半導体装置の製造方法におけるフレーム部材を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置を示す図 本発明の一実施形態の半導体装置の製造方法におけるフレーム部材を示す平面図 本発明の一実施形態の半導体装置の製造方法におけるフレーム部材を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置を示す図 本発明の一実施形態の半導体装置の実装状態を示す図 本発明の一実施形態の半導体装置の製造方法におけるフレーム部材を示す平面図 本発明の一実施形態の半導体装置の製造方法におけるフレーム部材を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 本発明の一実施形態の半導体装置の製造方法を示す断面図 従来のリードフレームを示す平面図 従来の樹脂封止型半導体装置を示す断面図 従来の樹脂封止型半導体装置の製造方法を示す平面図
符号の説明
１ フレーム枠
２ ダイパッド部
３ 吊りリード部
４ インナーリード部
５ アウターリード部
６ タイバー部
７ 半導体素子
８ 金属細線
９ 封止樹脂
１０ 半導体素子
１１ 外部電極
１２ 金属細線
１３ 封止樹脂
１３ａ くぼみ
１４ フレーム本体
１５ 電極構成体
１６ 素子収納部
１７ 接着剤
１８ 研削部材
１９ 突起
２０ 突起段差部
２１ 凹部

Claims (5)

  1. 半導体素子と、
    前記半導体素子の周囲に配置され、上方に突起段差部を有した突起を備えた外部電極と、
    前記外部電極の前記突起段差部の表面と前記半導体素子の電極とを電気的に接続した細線と、
    前記半導体素子、外部電極、細線の外囲を外形が直方体を構成するように封止した封止樹脂とより構成され、
    前記半導体素子および外部電極の底面が前記封止樹脂の底面から露出し、前記半導体素子の上面と前記外部電極の突起段差部の上面の位置が略同一位置であり、
    前記外部電極の突起が封止樹脂の上面に露出していることを特徴とする半導体装置。
  2. 導電性の板材よりなるフレーム本体と、前記フレーム本体面内に突出して設けられ、その上部に突起段差部を構成して突出した突起を有した複数の電極構成体と、前記電極構成体に包囲されるように設けられた素子収納部とより構成されたフレーム部材を用意する工程と、
    前記用意したフレーム部材の前記素子収納部に対して、半導体素子を固定する工程と、
    固定した半導体素子の電極と前記電極構成体の突起段差部の上面とを細線により電気的に接続する工程と、
    前記半導体素子が固定され、前記細線で結線されたフレーム部材の上面側を樹脂により封止する工程と、
    樹脂封止後のフレーム部材に対して、その底面のフレーム本体を研削部材により研削し、底面のフレーム本体を除去し、前記電極構成体どうしを分離させて外部電極を構成するとともに、前記構成した外部電極の底面および前記半導体素子の底面を樹脂より露出させる工程と、
    底面を研削したフレーム部材に対して、その上面側を研削部材により研削して封止樹脂を切削し、前記突起の上面を封止樹脂の上面から露出させる工程とよりなることを特徴とする半導体装置の製造方法。
  3. 半導体素子と、
    前記半導体素子の周囲に配置され、上方に突起段差部を有した突起を備え、底面に凹部を有した外部電極と、
    前記外部電極の前記突起段差部の表面と前記半導体素子の電極とを電気的に接続した細線と、
    前記半導体素子、外部電極、細線の外囲を外形が直方体を構成するように封止した封止樹脂とより構成され、
    前記半導体素子および外部電極の底面が前記封止樹脂の底面から露出し、前記半導体素子の上面と前記外部電極の突起段差部の上面の位置が略同一位置であり、
    前記外部電極の突起が封止樹脂の上面に突出していることを特徴とする半導体装置。
  4. 導電性の板材よりなるフレーム本体と、前記フレーム本体面内に突出して設けられ、その上部に突起段差部を構成して突出した突起と底面に凹部とを有した複数の電極構成体と、前記電極構成体に包囲されるように設けられた素子収納部とより構成されたフレーム部材を用意する工程と、
    前記用意したフレーム部材の前記素子収納部に対して、半導体素子を固定する工程と、
    固定した半導体素子の電極と前記電極構成体の突起段差部の上面とを細線により電気的に接続する工程と、
    前記半導体素子が固定され、前記細線で結線されたフレーム部材の上面側を前記電極構成体の突起の上部を突出させて樹脂により封止する工程と、
    樹脂封止後のフレーム部材に対して、その底面のフレーム本体を研削部材により研削し、底面のフレーム本体を除去し、前記電極構成体どうしを分離させて底面に凹部を有した外部電極を構成するとともに、前記構成した外部電極の底面および前記半導体素子の底面を樹脂より露出させる工程とよりなることを特徴とする半導体装置の製造方法。
  5. 樹脂封止後のフレーム部材に対して、その底面のフレーム本体を研削部材により研削し、底面のフレーム本体を除去し、電極構成体どうしを分離させて底面に凹部を有した外部電極を構成するとともに、構成した外部電極の底面および半導体素子の底面を樹脂より露出させる工程の後、前記外部電極の前記凹部に対して、各々対応するように別の半導体装置の突出した外部電極の突起を嵌合してスタック構造を形成する工程と、前記スタック形成後に個々に分割することにより、積層型の半導体装置を得る工程とをさらに備えたことを特徴とする請求項４に記載の半導体装置の製造方法。
JP2005116593A 2005-04-14 2005-04-14 半導体装置およびその製造方法 Expired - Lifetime JP4181557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005116593A JP4181557B2 (ja) 2005-04-14 2005-04-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005116593A JP4181557B2 (ja) 2005-04-14 2005-04-14 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP36986699A Division JP2001185651A (ja) 1999-12-27 1999-12-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005252295A true JP2005252295A (ja) 2005-09-15
JP4181557B2 JP4181557B2 (ja) 2008-11-19

Family

ID=35032423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005116593A Expired - Lifetime JP4181557B2 (ja) 2005-04-14 2005-04-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4181557B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105335A (ja) * 2007-10-25 2009-05-14 Spansion Llc 半導体装置及びその製造方法
JP2016225430A (ja) * 2015-05-29 2016-12-28 日立マクセル株式会社 半導体装置用基板及びその製造方法、半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105335A (ja) * 2007-10-25 2009-05-14 Spansion Llc 半導体装置及びその製造方法
JP2016225430A (ja) * 2015-05-29 2016-12-28 日立マクセル株式会社 半導体装置用基板及びその製造方法、半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4181557B2 (ja) 2008-11-19

Similar Documents

Publication Publication Date Title
JP2001185651A (ja) 半導体装置およびその製造方法
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
US20070013038A1 (en) Semiconductor package having pre-plated leads and method of manufacturing the same
JP2001015679A (ja) 半導体装置及びその製造方法
JP2006344917A (ja) 半導体装置、積層型半導体装置、および半導体装置の製造方法
JP2007027287A (ja) 半導体装置およびその製造方法
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP5557204B2 (ja) 集積回路パッケージシステムおよびその製造システム
KR20030018642A (ko) 스택 칩 모듈
JP5378643B2 (ja) 半導体装置及びその製造方法
JP4181557B2 (ja) 半導体装置およびその製造方法
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JP2010087403A (ja) 半導体装置
JP2006196734A (ja) 半導体装置及びその製造方法
KR100533761B1 (ko) 반도체패키지
CN218371758U (zh) 集成电路封装和支撑基板
JP2000183275A (ja) 半導体装置
JPH0547954A (ja) 樹脂封止型半導体装置
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
KR20080074654A (ko) 적층 반도체 패키지
JP5149694B2 (ja) 半導体装置及びその製造方法
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR20010087444A (ko) 적층형 비엘피 패키지 및 제조방법
JP2006040983A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080616

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080829

R150 Certificate of patent or registration of utility model

Ref document number: 4181557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term