JP2001358285A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2001358285A
JP2001358285A JP2000174676A JP2000174676A JP2001358285A JP 2001358285 A JP2001358285 A JP 2001358285A JP 2000174676 A JP2000174676 A JP 2000174676A JP 2000174676 A JP2000174676 A JP 2000174676A JP 2001358285 A JP2001358285 A JP 2001358285A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
semiconductor
external electrode
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000174676A
Other languages
English (en)
Inventor
Masakuni Shibamoto
正訓 柴本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000174676A priority Critical patent/JP2001358285A/ja
Publication of JP2001358285A publication Critical patent/JP2001358285A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]

Abstract

(57)【要約】 （修正有） 【課題】 半導体装置の高密度化に対応して、一つの配
線基板に更に多くの同一機能半導体チップを収納する樹
脂封止型半導体装置を薄型、低コストで提供する。 【解決手段】 ２組の半導体チップＣＨ１・ＣＨ３及び
ＣＨ２・ＣＨ４をそれぞれ表面電極が反対向きになるよ
うに背中合せに接着し、一つの配線基板１の表裏両面に
各組の表面電極が反対向きで、しかも電極位置が共通配
線に接続する基板１を貫通するビアの位置を中心に相互
に他の接続と重ならないようずらして固着する。基板１
に接するチップＣＨ１・ＣＨ２の各電極は基板１のビア
列にパンプにより接続し、このビアは金属配線によりそ
れぞれ所定の端子２Ａに接続しピン５により実装基板に
取付けられる。外側チップＣＨ３・ＣＨ４の各電極はボ
ンディングワイヤ３により基板１表裏のボンディングエ
リア２Ｂ・２Ｃに接続され、それぞれ所定の端子２Ａに
接続され、モールド樹脂４により封止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数個の半導体チ
ップが収納された樹脂封止型半導体装置に関し、特に、
前記複数個の半導体チップが同一の機能を有する半導体
装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、電子機器の高性能、高機能化に伴
い、前記電子機器に使用される半導体装置の高集積化、
高機能化が進み、前記半導体装置に搭載される半導体チ
ップは高集積化され、大型化される傾向にある。しか
し、前記半導体チップの形状は、電子機器に使用する半
導体装置の互換性や実装の高密度化要求により、前記半
導体装置の大型化には制限が出てくる。そのため、複数
の半導体チップを一つのパッケージに収納した半導体装
置が提案され、実用化されている。
【０００３】前記複数の半導体チップを一つのパッケー
ジに収納する方法の一つとして、２個の半導体チップを
回路形成面と対向する裏面同士を固着し、ＴＡＢ（Tape
Automated Bonding）技術を用いて、テープに形成され
たテープリードを各半導体チップの外部電極（配線用パ
ッド）と接続する方法があげられる。
【０００４】このとき、前記半導体チップの固着面か
ら、封止樹脂にかけて発生するクラックを抑制するため
に、特開平５−３１５５４０号公報には、前記二つの半
導体チップを固着せずに隙間を設け、前記隙間にも封止
樹脂を充填した半導体装置が開示されている。
【０００５】また、近年の電子機器の小型化により、た
とえば、携帯電話やＩＣカード等に用いる半導体装置の
小型化、薄型化が進んでいる。特開平５−１８３０１０
号公報には、前記ＴＡＢ技術と、Ｃ４（Controlled Col
lapse Chip Connection）ボンディング技術を利用し
て、半導体装置を薄型化する技術が開示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来の特開平５−３１５５４０号公報に開示された技術で
は、一つの半導体チップに対して一枚のテープ（配線基
板）が必要であるため、一つの半導体装置に収納される
半導体チップの数が多くなるとともに、前記テープの数
も増えて半導体装置の厚さが増す。そのため、例えば、
ＤＲＡＭなどの記憶装置の大容量化などを目的として、
複数の半導体チップを収納したときに、前記半導体装置
の薄型化が難しいという問題があった。
【０００７】また、前記特開平５−１８３０１０号公報
に開示されたように、ＴＡＢ技術とＣ４ボンディング技
術を用いた場合でも、１枚のテープ（配線基板）に搭載
できる半導体チップが二つであるため、複数の半導体チ
ップを収納する際に、半導体装置の薄型化が難しいとい
う問題があった。
【０００８】また、前記従来の技術では、収納される半
導体チップの数が多くなると、前記配線テープ（配線基
板）の数が増えるとともに、各半導体チップと配線基板
とを接続（ボンディング）する工程が増える。そのた
め、製造コストが高くなるという問題があった。
【０００９】本発明の目的は、複数個の半導体チップを
収納する樹脂封止型半導体装置の薄型化が可能な技術を
提供することにある。本発明の他の目的は、複数個の半
導体チップを収納する樹脂封止型半導体装置の製造コス
トの増加を抑えることが可能な技術を提供することにあ
る。本発明の前記ならびにその他の目的と新規な特徴
は、本明細書の記述および添付図面によって明らかにな
るであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】（１）配線基板と、前記配線基板の第１主
面及び第２主面上にそれぞれの回路形成面側が固着され
た同一の機能を有するように製造された複数個の半導体
チップと、前記配線基板の端子電極と前記各半導体チッ
プの外部電極を電気的に接続する導電性部材と、前記配
線基板、各半導体チップ、及び導電性部材を封止する封
止樹脂からなる樹脂封止型半導体装置であって、前記配
線基板は、前記半導体チップ毎に個別の信号を入力する
第１端子電極と、前記各半導体チップに共通の信号を入
力する第２端子電極と、前記各半導体チップからの出力
信号を外部に出力する第３端子電極が設けられており、
前記第１端子電極から引き出された金属配線は、複数個
の前記半導体チップのいずれかの外部電極と接続されて
おり、前記第２端子電極から引き出された金属配線は、
前記各半導体チップの共通の信号が入力される外部電極
と電気的に接続され、複数の半導体チップの外部電極に
共有されており、前記第３端子電極から引き出された金
属配線は、前記各半導体チップの信号を出力する外部電
極と電気的に接続され、複数の半導体チップの外部電極
に共有されている樹脂封止型半導体装置である。
【００１２】（２）前記（１）の樹脂封止型半導体装置
において、第１半導体チップは、回路形成面を前記配線
基板の第１主面と向かい合わせて固着されており、第２
半導体チップは、回路形成面を前記配線基板の第２主面
と向かい合わせて固着されており、第３半導体チップ
は、前記回路形成面と対向する裏面を前記第１半導体チ
ップの裏面と向かい合わせて固着されており、第４半導
体チップは、前記回路形成面と対向する裏面を前記第２
半導体チップの裏面と向かい合わせて固着されており、
前記第１半導体チップ及び第２半導体チップの外部電極
は、前記第１端子電極、第２端子電極、あるいは第３端
子電極のいずれかから引き出された金属配線と突起電極
により接続されており、前記第２半導体チップ及び第４
半導体チップの外部電極は、前記第１端子電極、前記第
２端子電極、あるいは第３端子電極のいずれかから引き
出された金属配線とボンディングワイヤにより接続され
ている。
【００１３】（３）前記（１）または（２）の樹脂封止
型半導体装置において、前記各半導体チップは、回路形
成面上の対向する二つの辺に沿って外部電極が形成され
ており、前記第２半導体チップは、前記第２半導体チッ
プの外部電極と前記第１半導体チップの外部電極が平面
的に重ならないように固着されており、前記第３半導体
チップは、外部電極が形成された第１方向が前記第１半
導体チップの前記第１方向と対向する第２方向と重なる
ように固着されており、前記第４半導体チップは、前記
第１方向が前記第２半導体チップの前記第２方向と重な
るように固着されており、前記配線基板は、前記第１半
導体チップ及び前記第２半導体チップの外部電極と重な
る位置にビアが設けられており、前記第１半導体チップ
の外部電極と重なる位置の第１ビアと、前記第１半導体
チップの外部電極と共通の信号を入力、あるいは出力す
る前記第２半導体チップの外部電極と重なる位置の第２
ビアは金属配線により接続されており、前記第１半導体
チップの外部電極と共通の信号を入力、あるいは出力す
る前記第３半導体チップ及び第４半導体チップの外部電
極は、前記第１ビアあるいは第２ビアと接続された金属
配線に接続されており、前記第１ビアは、前記第２端子
電極または第３端子電極のいずれかに金属配線により接
続されている。
【００１４】（４）前記（１）または（２）の樹脂封止
型半導体装置において、前記各半導体チップは、回路形
成面上の第１の辺に沿って外部電極が形成されており、
前記第２半導体チップは、外部電極が形成された第１の
辺が、前記第１半導体チップの第１の辺と対向する第２
の辺と平面的に重なるように固着されており、前記第３
半導体チップは、前記第１の辺が前記第１半導体チップ
の前記第２の辺と重なるように固着されており、前記第
４半導体チップは、前記第２半導体チップ上に各々の回
路形成面と対向する裏面同士が向かい合い、かつ、前記
第４半導体チップの第１の辺が、前記第２半導体チップ
の前記第２の辺と重なるように固着されており、前記配
線基板は、前記第１半導体チップ及び第２半導体チップ
の外部電極と重なる位置にビアが設けられており、前記
第１半導体チップの外部電極と重なる位置の第１ビア
と、前記第１半導体チップの外部電極と共通の信号を入
力、あるいは出力する前記第２半導体チップの外部電極
と重なる位置の第２ビアは、金属配線により接続されて
おり、前記第１半導体チップの外部電極と共通の信号を
入力、あるいは出力する前記第３半導体チップ及び第４
半導体チップの外部電極は、前記第１ビアあるいは第２
ビアに接続された金属配線に接続されており、前記第１
ビアは、前記第２端子電極または第３端子電極のいずれ
かに金属配線により接続されている。
【００１５】（５）前記（１）の樹脂封止型半導体装置
において、前記各半導体チップは、回路形成面上の中心
線付近に線状に配置された外部電極を有し、第１半導体
チップは、前記回路形成面を前記配線基板の第１主面と
向かい合わせて固着されており、第２半導体チップは、
前記回路形成面を前記配線基板の第２主面と向かい合わ
せ、かつ、前記第２半導体チップの外部電極が、前記第
１半導体チップの外部電極と平面的に重なるように固着
されており、前記配線基板は、前記第１主面表面及び前
記第２主面表面から等しい距離に、前記各端子電極と接
続される金属配線層が設けられており、前記第１半導体
チップのみを選択して信号が入力される外部電極と重な
る位置には、前記金属配線層から前記第１主面方向に開
口したビアが設けられ、前記外部電極と突起電極により
接続されており、前記第２半導体チップのみを選択して
信号が入力される外部電極と重なる位置には、前記金属
配線層から前記第２主面方向に開口したビアが設けら
れ、前記外部電極と突起電極により接続されており、前
記各半導体チップに共通の信号を入力、あるいは出力す
る外部電極と重なる位置には、前記配線基板を貫通する
ビアが設けられ、前記外部電極と突起電極により接続さ
れている。
【００１６】以下、本発明について、図面を参照して実
施の形態（実施例）とともに詳細に説明する。なお、実
施例を説明するための全図において、同一機能を有する
ものは、同一符号をつけ、その繰り返しの説明は省略す
る。
【００１７】
【発明の実施の形態】（実施例１）図１は、本実施例１
の樹脂封止型半導体装置の概略構成を示す模式平面図で
あり、図２は、図１の正面図である。図１及び図２にお
いて、１は配線基板、２Ａは端子電極、２Ｂは金属配
線、２Ｃは第１ボンディングエリア、２Ｄは第２ボンデ
ィングエリア、３はボンディングワイヤ、４はモールド
樹脂、５は端子ピン、ＣＨ１は第１半導体チップ、ＣＨ
２は第２半導体チップ、ＣＨ３は第３半導体チップ、Ｃ
Ｈ４は第４半導体チップ、ＢＰ１からＢＰ１４は半導体
チップの外部電極（ボンディングパッド）である。
【００１８】本実施例１の各半導体チップは、同一の機
能を有し、第１方向の辺に沿って第１外部電極ＢＰ１か
ら第７外部電極ＢＰ７までが形成され、前記第１方向と
対向する第２方向に第８外部電極ＢＰ８から第１４外部
電極ＢＰ１４までが形成されているものとする。
【００１９】また、前記配線基板１の端子電極２Ａに
は、それぞれ印加される信号が規定されており、番号が
付されている。本実施例１の図１に示した樹脂封止型半
導体装置の例では、左上方が１番端子、左下方が１０番
端子、右下方が１１番端子、右上方が２０番端子となっ
ている。以下、各端子電極を区別する場合には、符号の
後に各端子の番号を付けることにする。
【００２０】本実施例１の樹脂封止型半導体装置は、図
１及び図２に示すように、配線基板１の第１主面上に第
１半導体チップＣＨ１が固着され、前記配線基板１の第
２主面上に第２半導体チップＣＨ２が固着されている。
前記第１半導体チップＣＨ１及び第２半導体チップＣＨ
２は、それぞれ外部電極が形成された回路形成面を前記
配線基板１と向かい合わせて固着される。このとき、前
記第１半導体チップＣＨ１の外部電極と前記第２半導体
チップＣＨ２の外部電極が平面的に重ならないように、
ずらして固着されている。
【００２１】前記第１半導体チップＣＨ１の回路形成面
と対向する裏面には、図２に示すように、第３半導体チ
ップＣＨ３が前記裏面同士を向かい合わせて固着されて
いる。また、前記第２半導体チップＣＨ２の回路形成面
と対向する裏面には、第４半導体チップＣＨ４が前記裏
面同士を向かい合わせて固着されている。このとき、前
記第１半導体チップＣＨ１の第１外部電極ＢＰ１から第
７外部電極ＢＰ７が形成された第１方向ＣＨ１ａと、前
記第３半導体チップＣＨ３の前記第１方向ＣＨ３ａと対
向する、第８外部電極ＢＰ８から第１４外部電極ＢＰ１
４が形成された第２方向ＣＨ３ｂが重なり、前記第２半
導体チップの前記第１方向ＣＨ２ａと、前記第４半導体
チップの前記第２方向ＣＨ４ｂが重なるように固着され
る。言い換えると、前記第３半導体チップＣＨ３と重な
った前記第１半導体チップＣＨ１の外部電極は、前記第
３半導体チップＣＨ３の外部電極と重なるため、図１で
は示していないが、前記第３半導体チップＣＨ３の第１
外部電極ＢＰ１から第７外部電極ＢＰ７のそれぞれと重
なる位置に、前記第１半導体チップＣＨ１の第１４外部
電極から第８外部電極ＢＰ８がくるように固着されてい
る。このとき、第３半導体チップＣＨ３の第８外部電極
ＢＰ８から第１４外部電極ＢＰ１４のそれぞれと重なる
位置には、前記第１半導体チップＣＨ１の第７外部電極
ＢＰ７から第１外部電極ＢＰ１がある。
【００２２】同様に、前記第２半導体チップＣＨ２の第
１外部電極ＢＰ１から第７外部電極ＢＰ７のそれぞれと
重なる位置に、前記第４半導体チップＣＨ４の第１４外
部電極ＢＰ１４から第８外部電極ＢＰ８がくるように固
着されている。
【００２３】前記配線基板１の前記第１主面上には、第
１ボンディングエリア２Ｂが形成されており、前記第３
半導体チップＣＨ３の各外部電極は、前記第１ボンディ
ングエリア２Ｂとボンディングワイヤ３により電気的に
接続されている。また、図１では省略しているが、前記
配線基板１の第２主面上には、第２ボンディングエリア
２Ｃが形成されており、前記第４半導体チップＣＨ４の
各外部電極は、前記第２ボンディングエリア２Ｃとボン
ディングワイヤ３により電気的に接続されている。
【００２４】同様に、図１では省略しているが、前記配
線基板１の第１半導体チップＣＨ１の各外部電極及び第
２半導体チップＣＨ２の各外部電極と重なる位置には、
導電性ペーストが充填されたビアが設けられており、前
記第１半導体チップ及び第２半導体チップの各外部電極
は、前記ビアと突起電極（バンプ）により電気的に接続
されている。前記第１ボンディングエリア２Ｂ及び前記
第２ボンディングエリア２Ｃ、ならびに前記ビアは、金
属配線２Ｄにより、所定の前記端子電極２Ａと電気的に
接続される。
【００２５】また、前記各半導体チップ、第１ボンディ
ングエリア２Ｂ、第２ボンディングエリア２Ｃ、及びボ
ンディングワイヤ３は、モールド樹脂４により封止され
ている。前記モールド樹脂４から露出した各端子電極２
Ａには、端子ピン５が設けられており、前記各端子電極
２Ａと、前記樹脂封止型半導体装置を実装する実装基板
の端子を接続できるようになっている。
【００２６】図３は、本実施例１の樹脂封止型半導体装
置の配線基板の概略構成を示す模式平面図であり、図４
は、図３のＡ−Ａ’線での断面図、図５は図３のＢ−
Ｂ’線での断面図である。図３乃至図５において、２Ａ
は端子電極、２Ｂは第１ボンディングエリア、２Ｃは第
２ボンディングエリア、２Ｄは金属配線、２Ｅは第１ビ
ア、２Ｆは第２ビア、６は導電性ペースト、７は接着
剤、８は突起電極（バンプ）である。なお、図３におい
て、太い実線は前記配線基板の表面（第１主面）に形成
された配線を示し、細い実線は前記配線基板の裏面（第
２主面）に形成された配線を示す。
【００２７】本実施例１の樹脂封止型半導体装置では、
封止する半導体チップがＤＲＡＭ（Dynamic Random Acc
ess Memory）、ＳＲＡＭ（Static Random Access Memor
y）のようなものであり、第５外部電極ＢＰ５及び第１
０外部電極ＢＰ１０がチップセレクト（ＣＳ）等の各半
導体チップを区別し、個別に信号が入力される外部電極
とし、他の、第１外部電極ＢＰ１から第４外部電極ＢＰ
４、第６外部電極ＢＰ６から第９外部電極ＢＰ９、第１
１外部電極ＢＰ１１から第１４外部電極ＢＰ１４は、前
記半導体チップ内のメモリセルを指定するアドレス信号
のように、前記各半導体チップで区別しなくてもよい共
通の信号を入力する外部電極、あるいは前記指定された
メモリセルからの信号を出力する外部電極であるとす
る。
【００２８】本実施例１の樹脂封止型半導体装置に用い
る配線基板１は、図３に示すように、前記第１半導体チ
ップＣＨ１の各外部電極と重なる位置には第１ビア２Ｅ
が形成されており、前記第２半導体チップＣＨ２の各外
部電極と重なる位置には、第２ビア２Ｆが形成されてい
る。また、前記各第１ビア２Ｅ及び各第２ビアの内部に
は、図４及び図５に示したように、銀（Ａｇ）等の導電
性ペースト６が充填されている。また、前記第１半導体
チップＣＨ１及び第２半導体チップＣＨ２は、図４及び
図５に示すように、回路形成面を前記配線基板１と向か
い合わせて、接着剤７により固着されている。前記第１
半導体チップＣＨ１と第３半導体チップＣＨ３は、それ
ぞれ回路形成面と対向する裏面同士を、接着剤７により
固着している。同様に、前記第２半導体チップＣＨ２と
第４半導体チップＣＨ４も、それぞれ回路形成面と対向
する裏面同士を接着剤７により固着している。
【００２９】前記第１半導体チップＣＨ１の各外部電極
には突起電極８が設けられており、前記第１半導体チッ
プＣＨ１を前記配線基板１の第１主面上に樹脂等の接着
剤７で固着したときに、前記各突起電極８が、前記第１
ビア２Ｅに充填された導電性ペースト６に差し込まれ
る。同様に、前記第２半導体チップＣＨ２の各外部電極
ＢＰにも突起電極８が設けられており、前記第２半導体
チップＣＨ２を前記配線基板１の第２主面上に前記接着
剤７で固着したときに、前記突起電極８が、前記第２ビ
ア２Ｆに充填された導電性ペースト６に差し込まれる。
【００３０】前記配線基板１に設けられた前記第１ビア
２Ｅ及び前記第２ビア２Ｆのうち、チップセレクト信号
等の複数の半導体チップを区別して、そのうちの一つを
選択して入力する信号用に割り当てられる外部電極と接
続されるビア、例えば、前記第１半導体チップＣＨ１の
第５外部電極ＢＰ５と接続される第１ビア（２Ｅ，１
６）は、図３及び図４に示すように、金属配線２Ｄによ
り所定の端子電極（２Ａ，１６）のみに接続され、前記
半導体チップＣＨ１の第１０外部電極ＢＰ１０と接続さ
れる第１ビア（２Ｅ，５）も同様に所定の端子電極（２
Ａ，５）のみに接続される。残りの第２半導体チップＣ
Ｈ２及び第３半導体チップＣＨ３、ならびに第４半導体
チップＣＨ４の第５外部電極ＢＰ５及び第１０外部電極
ＢＰ１０についても同様で、それぞれの外部電極と接続
される各第２ビア及び第１ボンディングエリア、ならび
に第２ボンディングエリアは、それぞれ所定の端子電極
とのみ接続される。
【００３１】一方、前記配線基板１に設けられた前記第
１ビア２Ｅ及び前記第２ビア２Ｆのうち、各半導体チッ
プに、アドレス信号等の共通の信号を入力する外部電極
と接続されるビア、例えば、前記第１半導体チップＣＨ
１の第６外部電極ＢＰ６と接続される第１ビア（２Ｅ，
９）と前記第２半導体チップＣＨ２の第６外部電極ＢＰ
６と接続される第２ビア（２Ｆ，９）は、図３および図
５に示すように、前記配線基板１上に設けられた金属配
線２Ｄ及び中間に設けられたビア２Ｇを介して接続され
ている。また、前記第３半導体チップＣＨ３の第６外部
電極ＢＰ６と接続される第１ボンディングエリア（２
Ｂ，９）は、前記金属配線２Ｄにより前記第２半導体チ
ップＣＨ２の第６外部電極ＢＰ６と接続される第２ビア
（２Ｆ，９）と接続されており、前記第４半導体チップ
ＣＨ４の第６外部電極ＢＰ６と接続される第２ボンディ
ングエリア（２Ｃ，９）は、前記金属配線２Ｄにより前
記第１半導体チップＣＨ１の第６外部電極ＢＰ６と接続
される第１ビア（２Ｅ，９）と接続される。また、前記
第１ボンディングエリア（２Ｂ，９）は、前記金属配線
２Ｄにより所定の端子電極（２Ａ，９）に接続される。
そのため、前記端子電極（２Ａ，９）から入力される信
号は、前記金属配線２Ｄ、第１ビア（２Ｅ，９）及び第
２ビア（２Ｆ，９）等を介して、前記各半導体チップの
第９外部電極ＢＰ９に入力することができる。
【００３２】また、前記各半導体チップから信号を出力
する外部端子と接続されるビア、例えば、前記第１半導
体チップＣＨ１の第９外部電極ＢＰ９と接続される第１
ビア（２Ｅ，１２）と前記第２半導体チップＣＨ２の第
９外部電極ＢＰ９と接続される第２ビア（２Ｆ，１２）
は、図３および図５に示すように、前記配線基板１上に
設けられた金属配線２Ｄにより接続されている。また、
前記第３半導体チップＣＨ３の第９外部電極ＢＰ９と接
続される第１ボンディングエリア（２Ｂ，１２）は、前
記金属配線２Ｄ及びビア２Ｇを介して前記第２半導体チ
ップＣＨ２の第９外部電極ＢＰ９と接続される第２ビア
（２Ｆ，１２）と接続されており、前記第４半導体チッ
プＣＨ４の第９外部電極ＢＰ９と接続される第２ボンデ
ィングエリア（２Ｃ，１２）は、前記金属配線２Ｄによ
り前記第１半導体チップＣＨ１の第９外部電極ＢＰ９と
接続される第１ビア（２Ｅ，１２）と接続される。ま
た、前記第１ボンディングエリア（２Ｂ，１２）は、前
記金属配線２Ｄにより所定の端子電極（２Ａ，１２）に
接続される。このとき、前記各半導体チップを区別して
入力された信号に従って、前記各半導体チップのいずれ
かからの出力信号のみが、前記端子電極（２Ａ，１２）
から出力される。
【００３３】以上説明したように、本実施例１によれ
ば、一枚の配線基板に、複数の半導体チップを積層した
ときに、前記配線基板の第１主面及び第２主面上に固着
される第１半導体チップ及び第２半導体チップの外部電
極と、前記配線基板上の端子電極（金属配線）は、前記
半導体チップの外部電極上に突起電極（バンプ）を設
け、前記バンプを配線基板上に設けられたビアに差し込
んで接続する。また、前記第１半導体チップ及び第２半
導体チップ上に積層する第３半導体チップ及び第４半導
体チップの各外部電極と、前記配線基板上の端子電極
（金属配線）は、ボンディングワイヤにより接続され
る。このとき、前記各半導体チップにおいて共通の信号
を入力、あるいは出力する外部電極が接続されるビア及
びボンディングエリアは、前記配線基板上に形成された
金属配線を介して、一つの端子電極を共有するように接
続される。そのため、４つの前記半導体チップを１枚の
配線基板に積層させることができ、半導体装置を薄型化
することができる。
【００３４】また、前記４つの半導体チップを１枚の配
線基板に積層させることができるため、配線基板上に前
記半導体チップを積層する工程が簡単になり、製造コス
トを低減させることができる。
【００３５】また、前記端子電極（金属配線）と、前記
半導体チップの外部電極を突起電極（バンプ）により接
続する際に、前記配線基板上にビアを設けて、前記ビア
内に前記突起電極を差し込むことによって、樹脂により
モールドする工程などで、前記半導体チップの横方向に
かかる力に対して動きにくく、接続の信頼性が向上す
る。
【００３６】なお、本実施例１の樹脂封止型半導体装置
では、図２に示すように、配線基板の各端子電極に端子
ピン５を設けて、ＬＧＡ（Land Grid Array）のように
して実装基板に接続するが、前記樹脂封止型半導体装置
と実装基板の接続形態はこれに限らず、どのような接続
形態であってもよい。
【００３７】図６及び図７は、前記実施例１の変形例を
示す図である。図６において、９はバリアメタル、１０
ははんだボール、１１はソケットである。
【００３８】前記実施例１で説明した樹脂封止型半導体
装置で用いる配線基板１は、ポリイミドテープ等のレー
ザで小型のビアが形成できる基板であり、ビアを介して
第１主面から第２主面、もしくは第２主面から第１主面
へと自由に配線を引き回すことができる。そのため、前
記配線基板１上の各端子電極２Ａを第２主面上に形成
し、例えば、図６（ａ）に示すように、前記配線基板１
を変形させてＳＯＰ（Small Outline Package）のよう
にしてもよい。
【００３９】また、前記配線基板１を変形させる替わり
に、図６（ｂ）に示すように、各端子電極２Ａ上にバリ
アメタル９を形成し、そこにはんだボールを取り付けた
ＢＧＡ（Ball Grid Array）のようにしてもよい。
【００４０】また、前記樹脂封止型半導体装置では、端
子電極を２方向に設けているが、配線を引き回すことに
より、前記各端子電極を一つの方向にそろえて、ＳＩＰ
（Single Inline Package）のようにして、実装基板上
に設けられたスロット１１に挿入するようにしてもよ
い。
【００４１】また、必要に応じて、図７に示すように、
前記実施例１の樹脂封止型半導体装置を積層して、端子
ピン５Ａで各樹脂封止型半導体装置の同一の機能を有す
る端子電極同士を接続し、別の端子ピン５Ｂで、前記各
端子電極と実装基板の配線を接続する。前記端子ピン５
Ａ，５Ｂは一体的であってもよい。
【００４２】（実施例２）図８乃至図１０は、本発明に
よる実施例２の樹脂封止型半導体装置の概略構成を示す
模式図であり、図８は半導体装置の模式平面図、図９は
図８のＣ−Ｃ’線での模式断面図、図１０は図８のＤ−
Ｄ’線での模式断面図である。
【００４３】前記実施例１では、回路形成面上の対向す
る２つの方向に沿って外部電極が形成された４つの半導
体チップを一枚の配線基板上に固着した半導体装置につ
いて説明したが、本実施例２では、回路形成面上の一つ
の辺に沿って外部電極が形成された４つの半導体チップ
を一枚の配線基板上に固着した半導体装置について説明
する。なお、説明を簡単にするために、前記半導体チッ
プの外部電極が４つの場合を示している。また、本実施
例２の樹脂封止型半導体装置では、封止する半導体チッ
プがＤＲＡＭ（Dynamic Random Access Memory）、ＳＲ
ＡＭ（Static Random Access Memory）のようなもので
あり、第３外部電極ＢＰ３がチップセレクト（ＣＳ）等
の各半導体チップを区別し、個別に信号が入力される外
部電極とし、他の、第１外部電極ＢＰ１、第２外部電極
ＢＰ２、及び第４外部電極ＢＰ４は、前記半導体チップ
内のメモリセルを指定するアドレス信号のように、前記
各半導体チップで区別しなくてもよい共通の信号を入力
する外部電極、あるいは前記指定されたメモリセルから
の信号を出力する外部電極であるとする。
【００４４】本実施例２の樹脂封止型半導体装置でも、
前記実施例１と同様で、図９及び図１０に示すように、
前記配線基板１の第１主面上に第１半導体チップＣＨ１
が固着され、第２主面上に第２半導体チップが固着され
る。前記第１半導体チップＣＨ１及び第２半導体チップ
ＣＨ２は、それぞれ回路形成面が配線基板と向かい合
い、かつ、前記第１半導体チップＣＨ１の外部電極が形
成された第１方向ＣＨ１ａと前記第２半導体チップＣＨ
２の前記第１方向ＣＨ１ａと対向する第２方向ＣＨ２ｂ
が平面的に重なるように固着されている。また、図８で
は省略しているが、前記配線基板１は、前記第１半導体
チップＣＨ１の各外部電極と重なる位置に第１ビア２Ｅ
が設けられ、前記第２半導体チップＣＨ２の各外部電極
と重なる位置に第２ビア２Ｆが設けられている。前記第
１ビア２Ｅ及び第２ビア２Ｆの内部には導電性ペースト
６が充填されている。また、前記第１半導体チップＣＨ
１及び第２半導体チップＣＨ２は、図９及び図１０に示
すように、回路形成面を前記配線基板１と向かい合わせ
て、接着剤７により固着されている。前記第１半導体チ
ップＣＨ１と第３半導体チップＣＨ３は、それぞれ回路
形成面と対向する裏面同士を、接着剤７により固着して
いる。同様に、前記第２半導体チップＣＨ２と第４半導
体チップＣＨ４も、それぞれ回路形成面と対向する裏面
同士を接着剤７により固着している。
【００４５】また、前記第１半導体チップＣＨ１の各外
部電極には突起電極８が設けられており、前記第１半導
体チップＣＨ１を前記配線基板１の第１主面上に樹脂等
の接着剤７で固着したときに、前記各突起電極８が、前
記第１ビア２Ｅに充填された導電性ペースト６に差し込
まれる。同様に、前記第２半導体チップＣＨ２の各外部
電極ＢＰにも突起電極８が設けられており、前記第２半
導体チップＣＨ２を前記配線基板１の第２主面上に前記
接着剤７で固着したときに、前記突起電極８が、前記第
２ビア２Ｆに充填された導電性ペースト６に差し込まれ
る。
【００４６】また、前記第１半導体チップＣＨ１上に
は、第３半導体チップＣＨ３が、図９及び図１０に示す
ように、前記第１半導体チップＣＨ１の第１方向ＣＨ１
ａと前記第３半導体チップＣＨ３の第２方向ＣＨ３ｂが
重なるように固着されており、前記第３半導体チップＣ
Ｈ３の各外部電極は、ボンディングワイヤ３により、前
記配線基板上に形成された第１ボンディングエリア２Ｂ
に接続される。同様に、前記第２半導体チップＣＨ２上
には、第４半導体チップＣＨ４が固着されており、前記
第４半導体チップＣＨ４の各外部電極は、ボンディング
ワイヤにより、前記配線基板上に形成された第２ボンデ
ィングエリア２Ｆに接続される。
【００４７】前記配線基板１に設けられた前記第１ビア
２Ｅ及び前記第２ビア２Ｆのうち、チップセレクト信号
等の複数の半導体チップを区別して、そのうちの一つを
選択して入力する信号用に割り当てられる第３外部電極
ＢＰ３と接続される第１ビア（２Ｅ，３）は、図８に示
すように、金属配線２Ｄにより所定の端子電極（２Ａ，
３）のみに接続される。残りの第２半導体チップＣＨ２
及び第３半導体チップＣＨ３、ならびに第４半導体チッ
プＣＨ４の第３外部電極ＢＰ３についても同様で、それ
ぞれの外部電極と接続される各第２ビア及び第１ボンデ
ィングエリア、ならびに第２ボンディングエリアは、そ
れぞれ所定の端子電極とのみ接続される。
【００４８】一方、前記配線基板１に設けられた前記第
１ビア２Ｅ及び前記第２ビア２Ｆのうち、各半導体チッ
プに、アドレス信号等の共通の信号を入力する外部電極
と接続されるビア、例えば、前記第１半導体チップＣＨ
１の第４外部電極ＢＰ４と接続される第１ビアと前記第
２半導体チップＣＨ２の第４外部電極ＢＰ４と接続され
る第２ビアは、図８および図１０に示すように、前記配
線基板１上に設けられた金属配線２Ｄにより接続されて
いる。また、前記第３半導体チップＣＨ３の第４外部電
極ＢＰ４と接続される第１ボンディングエリア（２Ｂ，
７）は、前記金属配線２Ｄにより前記第２半導体チップ
ＣＨ２の第４外部電極ＢＰ４と接続される第２ビア（２
Ｆ，７）と接続されており、前記第４半導体チップＣＨ
４の第４外部電極ＢＰ４と接続される第２ボンディング
エリア（２Ｃ，７）は、前記金属配線２Ｄにより前記第
１半導体チップＣＨ１の第４外部電極ＢＰ４と接続され
る第１ビア（２Ｅ，７）と接続される。また、前記第１
ボンディングエリア（２Ｂ，７）は、前記金属配線２Ｄ
により所定の端子電極（２Ａ，７）に接続される。その
ため、前記端子電極（２Ａ，７）から入力される信号
は、前記金属配線２Ｄ、第１ビア（２Ｅ，７）及び第２
ビア（２Ｆ，７）等を介して、前記各半導体チップの第
４外部電極ＢＰ４に入力することができる。
【００４９】また、前記各半導体チップから信号を出力
する外部端子と接続される各ビア及び各ボンディングエ
リアも同様に、金属配線２Ｄにより接続されるととも
に、所定の端子電極に接続される。このとき、前記各半
導体チップを区別して入力された信号に従って、前記各
半導体チップのいずれかからの出力信号のみが、前記端
子電極から出力される。
【００５０】以上説明したように、本実施例２の樹脂封
止型半導体装置においても、４つの半導体チップを一つ
の配線基板上に積層させることができるため、前記実施
例１と同様に、半導体装置を薄型化することができる。
また、配線基板が一つであり、製造工程を減らすことが
できるので製造コストを低減することができる。また、
本実施例２では、配線基板１の各端子電極が一つの方向
にそろったＳＩＰタイプの半導体装置について説明した
が、これに限らず、端子電極の配置及び実装基板との接
続形態は種々変更することが可能であることはいうまで
もない。
【００５１】（実施例３）図１１乃至図１３は、本発明
による実施例３の樹脂封止型半導体装置の概略構成を示
す模式図であり、図１１は半導体装置の模式平面図、図
１２は図１１のＥ−Ｅ’線での断面図、図１３は図１１
のＦ−Ｆ’線での断面図である。
【００５２】本実施例３の樹脂封止型半導体装置では、
外部電極が回路形成面の中心線付近に線状に形成された
半導体チップ（センタパッドチップ）を用いる。本実施
例３では、説明を簡単にするために、８個の外部電極が
形成されている場合について説明する。前記８個の外部
電極のうち、第３外部電極ＢＰ３及び第４外部電極ＢＰ
４がチップセレクト信号等の各半導体チップで個別の信
号が入力される外部電極であり、残りの第１外部電極Ｂ
Ｐ１、第２外部電極ＢＰ２、及び第５外部電極ＢＰ５か
ら第８外部電極ＢＰ８は、アドレス信号等の共通の信号
を入力する外部電極、あるいは信号を出力する外部電極
であるとする。
【００５３】本実施例３の樹脂封止型半導体装置は、図
１１乃至図１３に示すように、配線基板の第１主面上
に、第１半導体チップＣＨ１が回路形成面を向かい合わ
せて接着剤７Ｂで固着されており、前記配線基板の第２
主面上に、前記第２半導体チップＣＨ２が回路形成面を
向かい合わせて接着剤７Ｂで固着されている。このと
き、前記第１半導体チップＣＨ１の各外部電極と、前記
第２半導体チップＣＨ２の各外部電極は、同一の機能を
有する外部電極同士が平面的に重なるように固着され
る。
【００５４】また、本実施例３の樹脂封止型半導体装置
で用いる配線基板は、図１２及び図１３に示すように、
基板接着剤７Ａにより接着された、第１主面側の第１絶
縁層１Ａと第２主面側の第２絶縁層１Ｂの間に金属配線
層が設けられており、かつ、前記金属配線層は、前記第
１半導体チップＣＨ１の外部電極からの距離と前記第２
半導体チップＣＨ２の外部電極からの距離が等しくなる
ように、前記配線基板の中心に形成されている。
【００５５】本実施例３の樹脂封止型半導体装置に用い
る配線基板では、前記各半導体チップに共通の信号を入
力する外部電極、例えば、第５外部電極ＢＰ５と重なる
位置には、図１２に示すように、前記第１主面から第２
主面まで貫通するビア（２Ｈ，５）が設けられており、
前記第５外部電極ＢＰ５上の突起電極８が、前記ビア
（２Ｈ，５）に充填された導電性ペースト６に差し込ま
れる。前記貫通したビア（２Ｈ，５）は、前記配線基板
の中心に設けられた配線層の金属配線２Ｄにより所定の
端子電極（２Ａ，５）に接続される。
【００５６】一方、前記配線基板の、第３外部電極ＢＰ
３と重なる位置には、前記金属配線層から第１主面方向
に開口したビア（２Ｈ，３）が形成され、前記第１半導
体チップＣＨ１の第３外部電極ＢＰ３上の突起電極８
が、前記ビア（２Ｈ，３）に充填された導電性ペースト
６に差し込まれる。前記ビア（２Ｈ，３）は、前記金属
配線層に形成された金属配線２Ｄにより所定の端子電極
（２Ａ，３）と接続される。また、前記配線基板の、第
４外部電極ＢＰ４と重なる位置には、前記金属配線層か
ら第２主面方向に開口したビア（２Ｈ，４）が形成さ
れ、前記第２半導体チップＣＨ２の第４外部電極ＢＰ４
上の突起電極８が、前記ビア（２Ｈ，４）に充填された
導電性ペースト６に差し込まれる。前記ビア（２Ｈ，
４）は、前記金属配線層に形成された金属配線２Ｄによ
り所定の端子電極（２Ａ，４）と接続される。
【００５７】本実施例３のように、前記配線基板の中心
に金属配線層を設けることにより、前記金属配線から第
１半導体チップＣＨ１までの距離と、前記金属配線から
第２半導体チップＣＨ２までの距離を等しくすることに
より、前記金属配線と第１半導体チップＣＨ１間、及び
金属配線と第２半導体チップＣＨ２間に発生する容量を
均等にすることができる。そのため、高速動作をさせる
メモリ等、電気的特性を考慮する必要がある半導体チッ
プを搭載した際の信頼性を向上させることができる。な
お、本実施例３では、前記第１絶縁層１Ａと第２絶縁層
１Ｂの間に金属配線層が設けられているが、これに限ら
ず、複数の配線層が設けられていてもよい。
【００５８】図１４は、本実施例３の樹脂封止型半導体
装置の変形例を示す模式図である。本実施例３の樹脂封
止型半導体装置で用いる半導体チップは、主に記憶素子
が形成されたメモリなどであって、大容量化が進んでい
る。しかしながら、前記半導体チップの外部電極が、回
路形成面の中心線付近に形成されている場合が多いた
め、前記配線基板の第１主面及び第２主面に一つずつし
か搭載できない。
【００５９】そこで、図１１乃至図１３で示したような
半導体装置を、複数個用意し、図１４に示すように、そ
れぞれの半導体装置を積層して、各半導体装置で共通の
端子電極を端子ピン５で接続することにより大容量化に
対応することができる。
【００６０】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
【００６１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。 （１）複数個の半導体チップを収納する樹脂封止型半導
体装置の薄型化ができる。 （２）複数個の半導体チップを収納する樹脂封止型半導
体装置の製造コストの増加を抑えることができる。
【図面の簡単な説明】
【図１】本発明による実施例１の樹脂封止型半導体装置
の概略構成を示す模式平面図である。
【図２】図１の正面図である。
【図３】図１の拡大平面図である。
【図４】図３のＡ−Ａ’線での断面図である。
【図５】図３のＢ−Ｂ’線での断面図である。
【図６】前記実施例１の樹脂封止型半導体装置の変形例
を示す模式図である。
【図７】前記実施例１の樹脂封止型半導体装置の変形例
を示す模式図である。
【図８】本発明による実施例２の樹脂封止型半導体装置
の概略構成を示す模式平面図である。
【図９】図８のＣ−Ｃ’線での断面図である。
【図１０】図８のＤ−Ｄ’線での断面図である。
【図１１】本発明による実施例３の樹脂封止型半導体装
置の概略構成を示す模式平面図である。
【図１２】図１１のＥ−Ｅ’線での断面図である。
【図１３】図１１のＦ−Ｆ’線での断面図である。
【図１４】前記実施例３の樹脂封止型半導体装置の変形
例を示す模式断面図である。
【符号の説明】
１…配線基板、１Ａ…第１絶縁層、１Ｂ…第２絶縁層、
２Ａ…端子電極、２Ｂ…第１ボンディングエリア、２Ｃ
…第２ボンディングエリア、２Ｄ…金属配線、２Ｅ…第
１ビア、２Ｆ…第２ビア、２Ｇ，２Ｈ…ビア、３…ボン
ディングワイヤ、４…モールド樹脂、５，５Ａ，５Ｂ…
端子ピン、６…導電性ペースト、７，７Ｂ…接着剤、７
Ａ…基板接着剤、８…突起電極（バンプ）、９…バリア
メタル、１０…はんだボール、１１…ソケット、ＣＨ１
…第１半導体チップ、ＣＨ２…第２半導体チップ、ＣＨ
３…第３半導体チップ、ＣＨ４…第４半導体チップ、Ｂ
Ｐ１…第１外部電極、ＢＰ２…第２外部電極、ＢＰ３…
第３外部電極、ＢＰ４…第４外部電極、ＢＰ５…第５外
部電極、ＢＰ６…第６外部電極、ＢＰ７…第７外部電
極、ＢＰ８…第８外部電極、ＢＰ９…第９外部電極、Ｂ
Ｐ１０…第１０外部電極、ＢＰ１１…第１１外部電極、
ＢＰ１２…第１２外部電極、ＢＰ１３…第１３外部電
極、ＢＰ１４…第１４外部電極。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 配線基板と、前記配線基板の第１主面及
    び第２主面上にそれぞれの回路形成面側が固着された同
    一の機能を有するように製造された複数個の半導体チッ
    プと、前記配線基板の端子電極と前記各半導体チップの
    外部電極を電気的に接続する導電性部材と、前記配線基
    板、各半導体チップ、及び導電性部材を封止する封止樹
    脂からなる樹脂封止型半導体装置であって、前記配線基
    板は、前記半導体チップ毎に個別の信号を入力する第１
    端子電極と、前記各半導体チップに共通の信号を入力す
    る第２端子電極と、前記各半導体チップからの出力信号
    を外部に出力する第３端子電極が設けられており、前記
    第１端子電極から引き出された金属配線は、複数個の前
    記半導体チップのいずれかの外部電極と接続されてお
    り、前記第２端子電極から引き出された金属配線は、前
    記各半導体チップの共通の信号が入力される外部電極と
    電気的に接続され、複数の半導体チップの外部電極に共
    有されており、前記第３端子電極から引き出された金属
    配線は、前記各半導体チップの信号を出力する外部電極
    と電気的に接続され、複数の半導体チップの外部電極に
    共有されていることを特徴とする樹脂封止型半導体装
    置。
  2. 【請求項２】 前記請求項1に記載の樹脂封止型半導体
    装置において、第１半導体チップは、回路形成面を前記
    配線基板の第１主面と向かい合わせて固着されており、
    第２半導体チップは、回路形成面を前記配線基板の第２
    主面と向かい合わせて固着されており、第３半導体チッ
    プは、前記回路形成面と対向する裏面を前記第１半導体
    チップの裏面と向かい合わせて固着されており、第４半
    導体チップは、前記回路形成面と対向する裏面を前記第
    ２半導体チップの裏面と向かい合わせて固着されてお
    り、前記第１半導体チップ及び第２半導体チップの外部
    電極は、前記第１端子電極、第２端子電極、あるいは第
    ３端子電極のいずれかから引き出された金属配線と突起
    電極により接続されており、前記第２半導体チップ及び
    第４半導体チップの外部電極は、前記第１端子電極、前
    記第２端子電極、あるいは第３端子電極のいずれかから
    引き出された金属配線とボンディングワイヤにより接続
    されていることを特徴とする樹脂封止型半導体装置。
  3. 【請求項３】 前記請求項１または２に記載の樹脂封止
    型半導体装置において、前記各半導体チップは、回路形
    成面上の対向する二つの辺に沿って外部電極が形成され
    ており、前記第２半導体チップは、前記第２半導体チッ
    プの外部電極と前記第１半導体チップの外部電極が平面
    的に重ならないように固着されており、前記第３半導体
    チップは、外部電極が形成された第１方向が前記第１半
    導体チップの前記第１方向と対向する第２方向と重なる
    ように固着されており、前記第４半導体チップは、前記
    第１方向が前記第２半導体チップの前記第２方向と重な
    るように固着されており、前記配線基板は、前記第１半
    導体チップ及び前記第２半導体チップの外部電極と重な
    る位置にビアが設けられており、前記第１半導体チップ
    の外部電極と重なる位置の第１ビアと、前記第１半導体
    チップの外部電極と共通の信号を入力、あるいは出力す
    る前記第２半導体チップの外部電極と重なる位置の第２
    ビアは金属配線により接続されており、前記第１半導体
    チップの外部電極と共通の信号を入力、あるいは出力す
    る前記第３半導体チップ及び第４半導体チップの外部電
    極は、前記第１ビアあるいは第２ビアと接続された金属
    配線に接続されており、前記第１ビアは、前記第２端子
    電極または第３端子電極のいずれかに金属配線により接
    続されていることを特徴とする樹脂封止型半導体装置。
  4. 【請求項４】 前記請求項１または２に記載の樹脂封止
    型半導体装置において、前記各半導体チップは、回路形
    成面上の第１の辺に沿って外部電極が形成されており、
    前記第２半導体チップは、外部電極が形成された第１の
    辺が、前記第１半導体チップの第１の辺と対向する第２
    の辺と平面的に重なるように固着されており、前記第３
    半導体チップは、前記第１の辺が前記第１半導体チップ
    の前記第２の辺と重なるように固着されており、前記第
    ４半導体チップは、前記第２半導体チップ上に各々の回
    路形成面と対向する裏面同士が向かい合い、かつ、前記
    第４半導体チップの第１の辺が、前記第２半導体チップ
    の前記第２の辺と重なるように固着されており、前記配
    線基板は、前記第１半導体チップ及び第２半導体チップ
    の外部電極と重なる位置にビアが設けられており、前記
    第１半導体チップの外部電極と重なる位置の第１ビア
    と、前記第１半導体チップの外部電極と共通の信号を入
    力、あるいは出力する前記第２半導体チップの外部電極
    と重なる位置の第２ビアは、金属配線により接続されて
    おり、前記第１半導体チップの外部電極と共通の信号を
    入力、あるいは出力する前記第３半導体チップ及び第４
    半導体チップの外部電極は、前記第１ビアあるいは第２
    ビアに接続された金属配線に接続されており、前記第１
    ビアは、前記第２端子電極または第３端子電極のいずれ
    かに金属配線により接続されていることを特徴とする樹
    脂封止型半導体装置。
  5. 【請求項５】 前記請求項1に記載の樹脂封止型半導体
    装置において、前記各半導体チップは、回路形成面上の
    中心線付近に線状に配置された外部電極を有し、第１半
    導体チップは、前記回路形成面を前記配線基板の第１主
    面と向かい合わせて固着されており、第２半導体チップ
    は、前記回路形成面を前記配線基板の第２主面と向かい
    合わせ、かつ、前記第２半導体チップの外部電極が、前
    記第１半導体チップの外部電極と平面的に重なるように
    固着されており、前記配線基板は、前記第１主面表面及
    び前記第２主面表面から等しい距離に、前記各端子電極
    と接続される金属配線層が設けられており、前記第１半
    導体チップのみを選択して信号が入力される外部電極と
    重なる位置には、前記金属配線層から前記第１主面方向
    に開口したビアが設けられ、前記外部電極と突起電極に
    より接続されており、前記第２半導体チップのみを選択
    して信号が入力される外部電極と重なる位置には、前記
    金属配線層から前記第２主面方向に開口したビアが設け
    られ、前記外部電極と突起電極により接続されており、
    前記各半導体チップに共通の信号を入力、あるいは出力
    する外部電極と重なる位置には、前記配線基板を貫通す
    るビアが設けられ、前記外部電極と突起電極により接続
    されていることを特徴とする樹脂封止型半導体装置。
JP2000174676A 2000-06-12 2000-06-12 樹脂封止型半導体装置 Pending JP2001358285A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000174676A JP2001358285A (ja) 2000-06-12 2000-06-12 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000174676A JP2001358285A (ja) 2000-06-12 2000-06-12 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JP2001358285A true JP2001358285A (ja) 2001-12-26

Family

ID=18676664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000174676A Pending JP2001358285A (ja) 2000-06-12 2000-06-12 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2001358285A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140351A (ja) * 2004-11-12 2006-06-01 Sony Corp 回路基板、回路基板製造方法、及び半導体装置
CN100378992C (zh) * 2002-06-28 2008-04-02 矽品精密工业股份有限公司 一种半导体封装件及其制法
US7394160B2 (en) 2005-02-02 2008-07-01 Samsung Electronics Co., Ltd. Printed wires arrangement for in-line memory (IMM) module
US7432588B2 (en) 2004-12-28 2008-10-07 Nec Electronics Corporation Semiconductor device and method of fabricating the same
US7642635B2 (en) 2003-02-28 2010-01-05 Elpida Memory, Inc. Stacked semiconductor package
JP2014131027A (ja) * 2012-12-18 2014-07-10 Internatl Rectifier Corp Ｉｉｉ族−ｎおよびｉｖ族デバイスのカスコード回路集積
JP2015509665A (ja) * 2012-02-24 2015-03-30 トランスフォーム インコーポレーテッド 半導体パワーモジュール及びデバイス
US10187979B2 (en) 2016-12-28 2019-01-22 Shinko Electric Industries Co., Ltd. Wiring substrate and electronic component device
CN111668180A (zh) * 2019-03-06 2020-09-15 爱思开海力士有限公司 包括混合布线接合结构的层叠封装件

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378992C (zh) * 2002-06-28 2008-04-02 矽品精密工业股份有限公司 一种半导体封装件及其制法
US7642635B2 (en) 2003-02-28 2010-01-05 Elpida Memory, Inc. Stacked semiconductor package
JP2006140351A (ja) * 2004-11-12 2006-06-01 Sony Corp 回路基板、回路基板製造方法、及び半導体装置
JP4622469B2 (ja) * 2004-11-12 2011-02-02 ソニー株式会社 回路基板、回路基板製造方法、及び半導体装置
US7432588B2 (en) 2004-12-28 2008-10-07 Nec Electronics Corporation Semiconductor device and method of fabricating the same
US7394160B2 (en) 2005-02-02 2008-07-01 Samsung Electronics Co., Ltd. Printed wires arrangement for in-line memory (IMM) module
US9741702B2 (en) 2012-02-24 2017-08-22 Transphorm Inc. Semiconductor power modules and devices
JP2015509665A (ja) * 2012-02-24 2015-03-30 トランスフォーム インコーポレーテッド 半導体パワーモジュール及びデバイス
US9202811B2 (en) 2012-12-18 2015-12-01 Infineon Technologies Americas Corp. Cascode circuit integration of group III-N and group IV devices
JP2014131027A (ja) * 2012-12-18 2014-07-10 Internatl Rectifier Corp Ｉｉｉ族−ｎおよびｉｖ族デバイスのカスコード回路集積
US10187979B2 (en) 2016-12-28 2019-01-22 Shinko Electric Industries Co., Ltd. Wiring substrate and electronic component device
CN111668180A (zh) * 2019-03-06 2020-09-15 爱思开海力士有限公司 包括混合布线接合结构的层叠封装件
CN111668180B (zh) * 2019-03-06 2023-04-18 爱思开海力士有限公司 包括混合布线接合结构的层叠封装件

Similar Documents

Publication Publication Date Title
KR101070913B1 (ko) 반도체 칩 적층 패키지
US7763964B2 (en) Semiconductor device and semiconductor module using the same
US8183687B2 (en) Interposer for die stacking in semiconductor packages and the method of making the same
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
KR100621991B1 (ko) 칩 스케일 적층 패키지
US7446420B1 (en) Through silicon via chip stack package capable of facilitating chip selection during device operation
KR100477020B1 (ko) 멀티 칩 패키지
US7049684B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US6724074B2 (en) Stack semiconductor chip package and lead frame
JP4149289B2 (ja) 半導体装置
US7829990B1 (en) Stackable semiconductor package including laminate interposer
JP3643706B2 (ja) 半導体装置
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
KR101590540B1 (ko) 베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템
US6703713B1 (en) Window-type multi-chip semiconductor package
US20060284298A1 (en) Chip stack package having same length bonding leads
JP2005209882A (ja) 半導体パッケージ及び半導体装置
JP2001156251A (ja) 半導体装置
JP2015523740A (ja) 再構成されたウェハレベル超小型電子パッケージ
JP2001358285A (ja) 樹脂封止型半導体装置
JP2000049279A (ja) 半導体装置
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
JP2005167286A (ja) 半導体装置およびその製造方法
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR100368968B1 (ko) 스택형 패키지