JP2008153710A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008153710A JP2008153710A JP2008068178A JP2008068178A JP2008153710A JP 2008153710 A JP2008153710 A JP 2008153710A JP 2008068178 A JP2008068178 A JP 2008068178A JP 2008068178 A JP2008068178 A JP 2008068178A JP 2008153710 A JP2008153710 A JP 2008153710A
- Authority
- JP
- Japan
- Prior art keywords
- island
- exposed
- semiconductor device
- back surface
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】 本発明の半導体装置では、樹脂パッケージ22の裏面26からリード23、およびアイランドの一部28を露出させている。つまり、樹脂パッケージ22の裏面からアイランドの一部を露出させ、ここを認識マークとして採用する。具体的には、アイランド28を裏面から取り除き、この取り除いた部分に被覆樹脂を設け、その結果アイランドの一部が露出され、形状が加工された部分を認識マークとして採用する。
【選択図】 図1
Description
第1に6面体の裏面に露出する前記リードの露出面積よりも前記6面体の裏面に露出するアイランドの露出面が大きく形成され、前記アイランドが裏面から一部取り除かれ、前記取り除かれた部分には前記絶縁樹脂で封止され、露出される前記アイランドの一部を位置認識することで解決するもので有る。
続いて、製造方法に於いては、パッケージは上面、裏面および4つの側面から成り、リードは、前記パッケージの裏面および前記パッケージの裏面と角部を介して配置される前記パッケージの側面に露出するとともに、前記パッケージの側面とほぼ同一面で露出し、
前記吊りリードの裏面が前記パッケージの裏面に於いて前記樹脂で被覆されるために前記吊りリードは、裏面からエッチングされ、
前記アイランドの裏面一部もエッチングされることで、前記パッケージの裏面に露出される前記アイランドの形状を変え、前記アイランドの形状を認識マークとして形成することで解決するもので有る。
22 樹脂パッケージ
23 リード
24 側面
25 側辺
26 裏面
27 四角状のアイランドの一部
28 丸状のアイランドの一部
31 リードフレーム
32 搭載部
33 アイランド
34 吊りリード
35 タイバー
36 支持領域
41 半導体素子
42 導電ペースト
43 金属細線
51 実装基板
52 導電パターン
53 半田
Claims (6)
- アイランドと、前記アイランドを囲んで配置される複数のリードと、前記アイランドの4コーナーから延在される吊りリードと、前記アイランドの上に固着された半導体素子と、前記半導体素子、前記アイランドおよび前記複数のリードを絶縁樹脂で被覆し、前記アイランドおよび前記リードが露出する所を裏面とし、前記裏面と対向する表面と、前記リードの切断面がほぼ同一面で露出する4側面から成る6面体の封止樹脂とから成る半導体装置であり、
前記6面体の裏面に露出する前記リードの露出面積よりも前記6面体の裏面に露出するアイランドの露出面が大きく形成され、前記アイランドが裏面から一部取り除かれ、前記取り除かれた部分には前記絶縁樹脂で被覆され、露出される前記アイランドの一部を位置認識することを特徴とした半導体装置。 - 前記露出されるアイランドの一部は、コーナーに設けられる請求項1に記載の半導体装置。
- 前記吊りリードは、裏面から一部が取り除かれ、その取り除かれた部分に前記絶縁樹脂が被覆される請求項3に記載の半導体装置。
- 前記露出される前記アイランドの形状は多角形である請求項1、請求項2または請求項3に記載の半導体装置。
- アイランドと、前記アイランドを囲んで配置される複数のリードと、前記アイランドの4コーナーから延在される吊りリードとを有する搭載部が複数個集合されて設けられ、前記アイランドには半導体素子が設けられたリードフレームを用意し、
前記集合された複数の搭載部のブロックを一体の樹脂で封止し、個々の樹脂パッケージに分割することにより製造される半導体装置の製造方法であり、
前記パッケージは上面、裏面および4つの側面から成り、前記リードは、前記パッケージの裏面および前記パッケージの裏面と角部を介して配置される前記パッケージの側面に露出するとともに、前記パッケージの側面とほぼ同一面で露出し、
前記吊りリードの裏面が前記パッケージの裏面に於いて前記樹脂で被覆されるために前記吊りリードは、裏面からエッチングされ、
前記アイランドの裏面一部もエッチングされることで、前記パッケージの裏面に露出される前記アイランドの形状を変え、前記アイランドの形状を認識マークとして形成することを特徴とした半導体装置の製造方法。 - 前記半導体装置の上面を保持し、半導体装置の裏面から位置認識を行い、実装基板に実装する請求項5記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068178A JP4215814B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068178A JP4215814B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003011650A Division JP4225794B2 (ja) | 2003-01-20 | 2003-01-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153710A true JP2008153710A (ja) | 2008-07-03 |
JP4215814B2 JP4215814B2 (ja) | 2009-01-28 |
Family
ID=39655476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008068178A Expired - Fee Related JP4215814B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4215814B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011091145A (ja) * | 2009-10-21 | 2011-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
CN103390604A (zh) * | 2012-05-10 | 2013-11-13 | 瑞萨电子株式会社 | 半导体器件制造方法以及半导体器件 |
KR20170034787A (ko) | 2014-07-24 | 2017-03-29 | 하마마츠 포토닉스 가부시키가이샤 | 전자 부품의 제조 방법 |
CN113496976A (zh) * | 2020-03-19 | 2021-10-12 | 株式会社东芝 | 半导体装置 |
-
2008
- 2008-03-17 JP JP2008068178A patent/JP4215814B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011091145A (ja) * | 2009-10-21 | 2011-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
CN103390604A (zh) * | 2012-05-10 | 2013-11-13 | 瑞萨电子株式会社 | 半导体器件制造方法以及半导体器件 |
JP2013235999A (ja) * | 2012-05-10 | 2013-11-21 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
US9269671B2 (en) | 2012-05-10 | 2016-02-23 | Renesas Electronics Corporation | Semiconductor device manufacturing method and semiconductor device |
CN103390604B (zh) * | 2012-05-10 | 2018-12-21 | 瑞萨电子株式会社 | 半导体器件制造方法以及半导体器件 |
KR20170034787A (ko) | 2014-07-24 | 2017-03-29 | 하마마츠 포토닉스 가부시키가이샤 | 전자 부품의 제조 방법 |
US10321567B2 (en) | 2014-07-24 | 2019-06-11 | Hamamatsu Photonics K.K. | Method for producing electronic components |
CN113496976A (zh) * | 2020-03-19 | 2021-10-12 | 株式会社东芝 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4215814B2 (ja) | 2009-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7044142B2 (ja) | リードフレームおよびその製造方法 | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
JP6370071B2 (ja) | 半導体装置及びその製造方法 | |
JP4002476B2 (ja) | 半導体装置 | |
US7531895B2 (en) | Integrated circuit package and method of manufacture thereof | |
JP6636846B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8742552B2 (en) | Semiconductor device | |
US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
JP2013239740A (ja) | 半導体装置 | |
JP4215814B2 (ja) | 半導体装置の製造方法 | |
US20180240739A1 (en) | Lead frame | |
JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
JPH11214607A (ja) | 半導体装置 | |
JP2014044980A (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
JP4225794B2 (ja) | 半導体装置 | |
JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP2017183417A (ja) | 半導体装置 | |
JP2021150518A (ja) | 半導体装置 | |
JP2008153709A (ja) | 半導体装置の製造方法 | |
CN219759578U (zh) | 引线框架、芯片封装产品及电子设备 | |
JP4835449B2 (ja) | 半導体装置 | |
JP7073637B2 (ja) | リードフレームおよび半導体装置 | |
JP7061278B2 (ja) | リードフレームおよび半導体装置 | |
JP2008258289A (ja) | 半導体チップ支持体およびそれを用いた半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4215814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |