JPH1022299A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH1022299A JPH1022299A JP8177863A JP17786396A JPH1022299A JP H1022299 A JPH1022299 A JP H1022299A JP 8177863 A JP8177863 A JP 8177863A JP 17786396 A JP17786396 A JP 17786396A JP H1022299 A JPH1022299 A JP H1022299A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- pad
- drain
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000010355 oscillation Effects 0.000 abstract description 13
- 238000000605 extraction Methods 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 発振しにくい、すなわち使用しやすい大電力
用FETを有する半導体集積回路を提供する。 【解決手段】ゲート、ソース、ドレイン端子取り出し用
のパッドをそれぞれ複数個を有し、チップの1辺の側に
ドレインのパッド列を配置し、その反対側の辺にゲート
とソースのパッド列を配置した大電力用のFETを含んで
構成される半導体集積回路において、大電力用FETのド
レインのパッド列及び/またはゲート、ソースのパッド
列のパッド間隔を不等間隔にしたことを特徴とする。
用FETを有する半導体集積回路を提供する。 【解決手段】ゲート、ソース、ドレイン端子取り出し用
のパッドをそれぞれ複数個を有し、チップの1辺の側に
ドレインのパッド列を配置し、その反対側の辺にゲート
とソースのパッド列を配置した大電力用のFETを含んで
構成される半導体集積回路において、大電力用FETのド
レインのパッド列及び/またはゲート、ソースのパッド
列のパッド間隔を不等間隔にしたことを特徴とする。
Description
【0001】
【発明の属する技術分野】この発明は、半導体集積回路
に関するものであり、特に高周波信号を扱う大電力用FE
Tに用いて好適なものである。
に関するものであり、特に高周波信号を扱う大電力用FE
Tに用いて好適なものである。
【0002】
【従来の技術】従来、この種のFETに関する技術として
は、例えば次のような文献に記載されるものがあった。 文献;John L.B.Walker ,「High-Power GaAs FET Ampli
fiers」, 1993年 ARTECH HOUSE,INC., P. 123. 図3は上記文献に記載された従来の大電力用FETの一構
成例を示すパターン平面図である。このFETでは、FETと
して動作する領域1とドレイン端子を取り出すためのパ
ッド列2とゲート及びソース端子を取り出すためのパッ
ド列3から構成される。ドレインのパッド列は、図に示
したように均一間隔で配置されている。またゲート、ソ
ースのパッド列も均一間隔で配置され、交互にソースと
ゲートのパッドが配置されている。
は、例えば次のような文献に記載されるものがあった。 文献;John L.B.Walker ,「High-Power GaAs FET Ampli
fiers」, 1993年 ARTECH HOUSE,INC., P. 123. 図3は上記文献に記載された従来の大電力用FETの一構
成例を示すパターン平面図である。このFETでは、FETと
して動作する領域1とドレイン端子を取り出すためのパ
ッド列2とゲート及びソース端子を取り出すためのパッ
ド列3から構成される。ドレインのパッド列は、図に示
したように均一間隔で配置されている。またゲート、ソ
ースのパッド列も均一間隔で配置され、交互にソースと
ゲートのパッドが配置されている。
【0003】かかる従来の大電力用FETにおいては、動
作時にパッド間隔の寸法に依存する周波数で発振すると
いう欠点があった。
作時にパッド間隔の寸法に依存する周波数で発振すると
いう欠点があった。
【0004】この発振するという欠点について、以下に
説明する。従来の大電力用FETでは、図3に示したよう
に同一の端子であるドレイン用のパッドが複数個存在す
る。これは、1つのパッドから取り出せる電力量に制限
があるためである。また、従来は、それぞれのパッドか
ら取り出す電力量をできるだけ均等にするため、あるい
はパターンの作成の都合、ワイヤーボンディング時の作
業性等を考慮して図3に示したようにパッドの間隔を均
一にしていた。この複数のドレイン用パッドには、同一
信号、すなわち同一振幅、同一位相の信号が流れる。し
かしながら、パッド間隔が均一なため、パッドの位置を
節とする定在波の存在が可能となる。従って、パッド間
隔を1波長あるいは半波長とする周波数での発振が起こ
りやすい。また、ソース、ゲートのパッド列についても
同様である。
説明する。従来の大電力用FETでは、図3に示したよう
に同一の端子であるドレイン用のパッドが複数個存在す
る。これは、1つのパッドから取り出せる電力量に制限
があるためである。また、従来は、それぞれのパッドか
ら取り出す電力量をできるだけ均等にするため、あるい
はパターンの作成の都合、ワイヤーボンディング時の作
業性等を考慮して図3に示したようにパッドの間隔を均
一にしていた。この複数のドレイン用パッドには、同一
信号、すなわち同一振幅、同一位相の信号が流れる。し
かしながら、パッド間隔が均一なため、パッドの位置を
節とする定在波の存在が可能となる。従って、パッド間
隔を1波長あるいは半波長とする周波数での発振が起こ
りやすい。また、ソース、ゲートのパッド列についても
同様である。
【0005】
【発明が解決しようとする課題】以上、述べたように従
来の大電力用FETでは、パッド間隔を1波長あるいは半
波長とする周波数での発振が起こるという欠点があっ
た。従って、本願発明は、パッド間隔に依存する周波数
での発振がしにくい大電力用FETを提供することを目的
とするものである。
来の大電力用FETでは、パッド間隔を1波長あるいは半
波長とする周波数での発振が起こるという欠点があっ
た。従って、本願発明は、パッド間隔に依存する周波数
での発振がしにくい大電力用FETを提供することを目的
とするものである。
【0006】
【課題を解決するための手段】この発明は、かかる課題
を解決するために、ゲート、ソース、ドレイン端子取り
出し用のパッドをそれぞれ複数個を有し、チップの1辺
の側にドレインのパッド列を配置し、その反対側の辺に
ゲートとソースのパッド列を配置した大電力用のFETを
含んで構成される半導体集積回路において、大電力用FE
Tのドレインのパッド列のパッド間隔を不等間隔にする
ことで、上述の課題を解決するものである。また、この
発明は、かかる課題を解決するためゲート、ソース、ド
レイン端子取り出し用のパッドをそれぞれ複数個を有
し、チップの1辺の側にドレインのパッド列を配置し、
その反対側の辺にゲートとソースのパッド列を配置した
大電力用のFETを含んで構成される半導体集積回路にお
いて、大電力用FETのゲートとソースのパッド列のパッ
ド間隔が不等間隔であることで、上述の課題を解決する
ものである。
を解決するために、ゲート、ソース、ドレイン端子取り
出し用のパッドをそれぞれ複数個を有し、チップの1辺
の側にドレインのパッド列を配置し、その反対側の辺に
ゲートとソースのパッド列を配置した大電力用のFETを
含んで構成される半導体集積回路において、大電力用FE
Tのドレインのパッド列のパッド間隔を不等間隔にする
ことで、上述の課題を解決するものである。また、この
発明は、かかる課題を解決するためゲート、ソース、ド
レイン端子取り出し用のパッドをそれぞれ複数個を有
し、チップの1辺の側にドレインのパッド列を配置し、
その反対側の辺にゲートとソースのパッド列を配置した
大電力用のFETを含んで構成される半導体集積回路にお
いて、大電力用FETのゲートとソースのパッド列のパッ
ド間隔が不等間隔であることで、上述の課題を解決する
ものである。
【0007】
【発明の実施の形態】第1の実施の形態 以下、図面を参照して、この発明の半導体集積回路の幾
つかの実施形態に基づき説明する。尚、図1及び図2
は、この発明が理解できる程度に形状や寸法、位置関係
は、概略的に示してあるに過ぎない。
つかの実施形態に基づき説明する。尚、図1及び図2
は、この発明が理解できる程度に形状や寸法、位置関係
は、概略的に示してあるに過ぎない。
【0008】図1は、本発明の半導体集積回路の第1の
実施の形態を示す大電力FETのチップの平面図である。
図1に示すように、ドレインのパッド列は従来の図3の
ものと同じく6個のパッドを有しており、パッド1個当
たりの電力量は同じである。しかし、その配置は従来の
大電力FETでは等間隔で並んでいるのに対し、本発明で
は、パッドD23とD24の間隔が他のパッド間の間隔より広
くなっており、不等間隔となっている。
実施の形態を示す大電力FETのチップの平面図である。
図1に示すように、ドレインのパッド列は従来の図3の
ものと同じく6個のパッドを有しており、パッド1個当
たりの電力量は同じである。しかし、その配置は従来の
大電力FETでは等間隔で並んでいるのに対し、本発明で
は、パッドD23とD24の間隔が他のパッド間の間隔より広
くなっており、不等間隔となっている。
【0009】さて、図1に示すパッド配置の場合、パッ
ドD21とD22の間隔の波長で定在波が発生しようとする
と、パッドD23とD24の間隔がその波長と異なるため、結
局は定在波が発生しない。また、パッドD23とD24の間隔
の波長で定在波が発生しようとすると、パッドD22とD2
3、パッドD24とD25の間隔がその波長と異なるため、結
局は定在波が発生しない。
ドD21とD22の間隔の波長で定在波が発生しようとする
と、パッドD23とD24の間隔がその波長と異なるため、結
局は定在波が発生しない。また、パッドD23とD24の間隔
の波長で定在波が発生しようとすると、パッドD22とD2
3、パッドD24とD25の間隔がその波長と異なるため、結
局は定在波が発生しない。
【0010】以上のように、第1の実施の形態によれ
ば、ドレイン端子取り出し用のパッド列のパッド間隔を
不均一にしたため、パッド間隔に起因する定在波が存在
せず、従って、パッド間隔に依存する周波数での発振が
しにくい大電力用FETを提供することができる。
ば、ドレイン端子取り出し用のパッド列のパッド間隔を
不均一にしたため、パッド間隔に起因する定在波が存在
せず、従って、パッド間隔に依存する周波数での発振が
しにくい大電力用FETを提供することができる。
【0011】第2の実施の形態 次に、本発明の半導体集積回路の第2の実施の形態を、
図2に示す大電力FETのチップの平面図で説明する。第
2の実施の形態は、ゲート、ソースのパッド列のパッド
間隔を不均一にしたものである。一般に、大電力用FET
ではドレインとソースのパッドには大電流あるいは大電
力が流れるが、ゲートのパッドにはそれほど大きな電
流、電力は流れない。従って、第2の実施の形態では、
ソースのパッド数は従来の大電力FETのものと同じと
し、ゲートのパッド数は減らして構成している。
図2に示す大電力FETのチップの平面図で説明する。第
2の実施の形態は、ゲート、ソースのパッド列のパッド
間隔を不均一にしたものである。一般に、大電力用FET
ではドレインとソースのパッドには大電流あるいは大電
力が流れるが、ゲートのパッドにはそれほど大きな電
流、電力は流れない。従って、第2の実施の形態では、
ソースのパッド数は従来の大電力FETのものと同じと
し、ゲートのパッド数は減らして構成している。
【0012】さて、図2のパッド配置の場合、パッドG3
1とS32の間隔の波長で定在波が発生しようとすると、パ
ッドS32とS33の間隔がその波長と異なるため、結局は定
在波が発生しない。また、パッドS32とS33の間隔の波長
で定在波が発生しようとすると、パッドG31とS32、パッ
ドS33とS34の間隔がその波長と異なるため、結局は定在
波が発生しない。
1とS32の間隔の波長で定在波が発生しようとすると、パ
ッドS32とS33の間隔がその波長と異なるため、結局は定
在波が発生しない。また、パッドS32とS33の間隔の波長
で定在波が発生しようとすると、パッドG31とS32、パッ
ドS33とS34の間隔がその波長と異なるため、結局は定在
波が発生しない。
【0013】また、ゲートは、このFETの入力であるた
め、ゲート側で発振がおこると、その発振周波数がこの
FETの動作周波数範囲である場合には、その発振がこのF
ETにより増幅されてドレイン側に現われる。従って、ゲ
ート側すなわち入力側での発振の防止は重要である。
め、ゲート側で発振がおこると、その発振周波数がこの
FETの動作周波数範囲である場合には、その発振がこのF
ETにより増幅されてドレイン側に現われる。従って、ゲ
ート側すなわち入力側での発振の防止は重要である。
【0014】以上のように、この発明の第2の実施の形
態によれば、ゲート、ソース端子取り出し用のパッド列
のパッド間隔を不均一にしたため、パッド間隔に起因す
る定在波が存在せず、従って、パッド間隔に依存する周
波数での発振がしにくい大電力用FETを提供することが
できる。
態によれば、ゲート、ソース端子取り出し用のパッド列
のパッド間隔を不均一にしたため、パッド間隔に起因す
る定在波が存在せず、従って、パッド間隔に依存する周
波数での発振がしにくい大電力用FETを提供することが
できる。
【0015】
【発明の効果】以上詳細に説明したように、この発明の
半導体集積回路によれば、第1の実施の形態では、大電
力用FETのドレイン側でのパッド間隔に起因する発振を
防止できるという効果がある。また、この発明の第2の
実施の形態によれば、大電力用FETのゲート、ソース側
でのパッド間隔に起因する発振を防止できるという効果
がある。さらに、この発明の第1、第2の実施の形態を
同時に実施することも可能である。その場合は、ドレイ
ン側、ゲート、ソース側の両方でパッド間隔に起因する
発振を防止することが可能となる。
半導体集積回路によれば、第1の実施の形態では、大電
力用FETのドレイン側でのパッド間隔に起因する発振を
防止できるという効果がある。また、この発明の第2の
実施の形態によれば、大電力用FETのゲート、ソース側
でのパッド間隔に起因する発振を防止できるという効果
がある。さらに、この発明の第1、第2の実施の形態を
同時に実施することも可能である。その場合は、ドレイ
ン側、ゲート、ソース側の両方でパッド間隔に起因する
発振を防止することが可能となる。
【図1】図1は、本発明の第1の実施の形態を説明する
半導体集積回路の大電力用FETのパターン平面図であ
る。
半導体集積回路の大電力用FETのパターン平面図であ
る。
【図2】図2は、本発明の第2の実施の形態を説明する
半導体集積回路の大電力用FETのパターン平面図であ
る。
半導体集積回路の大電力用FETのパターン平面図であ
る。
【図3】図3は、従来の半導体集積回路の大電力用FET
のパターン平面図である。
のパターン平面図である。
C1,C2,C3 チップ F1,F2,F3 FET部分 D11〜D36 ドレイン用パッド S11〜S35 ソース用パッド G11〜G32 ゲート用パッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 幸太郎 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内
Claims (2)
- 【請求項1】 ゲート、ソース、ドレイン端子取り出し
用のパッドをそれぞれ複数個を有し、チップの1辺の側
にドレインのパッド列を配置し、その反対側の辺にゲー
トとソースのパッド列を配置した大電力用のFETを含ん
で構成される半導体集積回路において、 大電力用FETのドレインのパッド列のパッド間隔が不等
間隔であることを特徴とする半導体集積回路。 - 【請求項2】 ゲート、ソース、ドレイン端子取り出し
用のパッドをそれぞれ複数個を有し、チップの1辺の側
にドレインのパッド列を配置し、その反対側の辺にゲー
トとソースのパッド列を配置した大電力用のFETを含ん
で構成される半導体集積回路において、 大電力用FETのゲートとソースのパッド列のパッド間隔
が不等間隔であることを特徴とする半導体集積回路。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8177863A JPH1022299A (ja) | 1996-07-08 | 1996-07-08 | 半導体集積回路 |
TW086109103A TW365070B (en) | 1996-07-08 | 1997-06-28 | Semiconductor component |
EP97110821A EP0818828A1 (en) | 1996-07-08 | 1997-07-01 | Power field effect transistor |
SG1997002359A SG68622A1 (en) | 1996-07-08 | 1997-07-03 | Semiconductor device |
CA002209620A CA2209620A1 (en) | 1996-07-08 | 1997-07-07 | Fet input/output pad layout |
US08/887,905 US5949106A (en) | 1996-07-08 | 1997-07-08 | FET input/output pad layout |
KR1019970031486A KR100349048B1 (ko) | 1996-07-08 | 1997-07-08 | 반도체장치 |
CN97117875A CN1174410A (zh) | 1996-07-08 | 1997-07-08 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8177863A JPH1022299A (ja) | 1996-07-08 | 1996-07-08 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1022299A true JPH1022299A (ja) | 1998-01-23 |
Family
ID=16038399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8177863A Pending JPH1022299A (ja) | 1996-07-08 | 1996-07-08 | 半導体集積回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5949106A (ja) |
EP (1) | EP0818828A1 (ja) |
JP (1) | JPH1022299A (ja) |
KR (1) | KR100349048B1 (ja) |
CN (1) | CN1174410A (ja) |
CA (1) | CA2209620A1 (ja) |
SG (1) | SG68622A1 (ja) |
TW (1) | TW365070B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6297700B1 (en) * | 2000-02-18 | 2001-10-02 | Ultrarf, Inc. | RF power transistor having cascaded cells with phase matching between cells |
JP4313544B2 (ja) * | 2002-05-15 | 2009-08-12 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
US9005549B2 (en) | 2003-01-17 | 2015-04-14 | Greiner Bio-One Gmbh | High throughput polymer-based microarray slide |
CN104363700B (zh) * | 2014-11-13 | 2018-02-13 | 深圳市华星光电技术有限公司 | 印刷电路板 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60200547A (ja) * | 1984-03-23 | 1985-10-11 | Fujitsu Ltd | 半導体装置 |
US4875138A (en) * | 1986-10-20 | 1989-10-17 | United Technologies Corporation | Variable pitch IC bond pad arrangement |
US4753820A (en) * | 1986-10-20 | 1988-06-28 | United Technologies Corporation | Variable pitch IC bond pad arrangement |
JP2560805B2 (ja) * | 1988-10-06 | 1996-12-04 | 三菱電機株式会社 | 半導体装置 |
JPH03201447A (ja) * | 1989-12-28 | 1991-09-03 | Nippon Mining Co Ltd | 電界効果トランジスタの製造方法 |
JPH0411743A (ja) * | 1990-04-28 | 1992-01-16 | Nec Corp | 半導体装置 |
JP2976634B2 (ja) * | 1991-10-25 | 1999-11-10 | 日本電気株式会社 | 半導体集積回路 |
JPH05183161A (ja) * | 1991-12-25 | 1993-07-23 | Fujitsu Ltd | 半導体装置 |
JP3105654B2 (ja) * | 1992-08-18 | 2000-11-06 | 日本電気株式会社 | 多給電型複合トランジスタ |
JPH08111618A (ja) * | 1994-08-19 | 1996-04-30 | Toshiba Corp | マイクロ波半導体装置 |
US6150722A (en) * | 1994-11-02 | 2000-11-21 | Texas Instruments Incorporated | Ldmos transistor with thick copper interconnect |
JPH0945723A (ja) * | 1995-07-31 | 1997-02-14 | Rohm Co Ltd | 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法 |
EP0766309A3 (en) * | 1995-08-28 | 1998-04-29 | Texas Instruments Incorporated | Field effect transistor which multi-level metallisation related to integrated circuits |
US5796171A (en) * | 1996-06-07 | 1998-08-18 | Lsi Logic Corporation | Progressive staggered bonding pads |
-
1996
- 1996-07-08 JP JP8177863A patent/JPH1022299A/ja active Pending
-
1997
- 1997-06-28 TW TW086109103A patent/TW365070B/zh not_active IP Right Cessation
- 1997-07-01 EP EP97110821A patent/EP0818828A1/en not_active Withdrawn
- 1997-07-03 SG SG1997002359A patent/SG68622A1/en unknown
- 1997-07-07 CA CA002209620A patent/CA2209620A1/en not_active Abandoned
- 1997-07-08 KR KR1019970031486A patent/KR100349048B1/ko not_active IP Right Cessation
- 1997-07-08 US US08/887,905 patent/US5949106A/en not_active Expired - Fee Related
- 1997-07-08 CN CN97117875A patent/CN1174410A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CA2209620A1 (en) | 1998-01-08 |
CN1174410A (zh) | 1998-02-25 |
KR100349048B1 (ko) | 2002-12-18 |
KR980012640A (ko) | 1998-04-30 |
TW365070B (en) | 1999-07-21 |
SG68622A1 (en) | 1999-11-16 |
EP0818828A1 (en) | 1998-01-14 |
US5949106A (en) | 1999-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001028425A (ja) | 半導体装置及びその製造方法 | |
JPH1022299A (ja) | 半導体集積回路 | |
JPS60107868A (ja) | 半導体装置 | |
JPS62188350A (ja) | リ−ドフレ−ム | |
JPH06275736A (ja) | 半導体装置 | |
JPH02264477A (ja) | 半導体集積回路装置 | |
JPS5835366B2 (ja) | 高出力高周波用半導体装置 | |
JPH065849A (ja) | 半導体素子の構造 | |
JPS63202974A (ja) | 半導体装置 | |
JPH02199858A (ja) | マイクロ波モノリシック集積化回路 | |
JPH02290027A (ja) | 半導体装置 | |
JPH0684895A (ja) | 半導体装置 | |
JPS61104673A (ja) | 超高周波用電界効果トランジスタ装置 | |
JPS6286880A (ja) | 磁電変換素子 | |
JPH06342813A (ja) | 電界効果トランジスタ | |
KR930011188A (ko) | 반도체 장치용 리이드 프레임 | |
JPS63133701A (ja) | マイクロ波半導体装置 | |
JPH04334055A (ja) | 半導体集積回路装置 | |
JPH03204225A (ja) | アナログ・スイッチ | |
JPH01221007A (ja) | 分布定数線路増幅器 | |
JPH0239453A (ja) | 集積回路装置 | |
JPH03149841A (ja) | 長方形パッドを有する半導体装置 | |
JPH02119228A (ja) | 半導体装置 | |
JPH02204979A (ja) | 半導体装置 | |
JPH06260583A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |