JPS61104673A - 超高周波用電界効果トランジスタ装置 - Google Patents

超高周波用電界効果トランジスタ装置

Info

Publication number
JPS61104673A
JPS61104673A JP59226112A JP22611284A JPS61104673A JP S61104673 A JPS61104673 A JP S61104673A JP 59226112 A JP59226112 A JP 59226112A JP 22611284 A JP22611284 A JP 22611284A JP S61104673 A JPS61104673 A JP S61104673A
Authority
JP
Japan
Prior art keywords
source
drain
chip
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59226112A
Other languages
English (en)
Inventor
Jiro Suga
菅　二朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59226112A priority Critical patent/JPS61104673A/ja
Publication of JPS61104673A publication Critical patent/JPS61104673A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は超高周波用電界効果トランジスタＣＦＥＴ）
装置に係り、特にそのパッケージの改良に関するもので
ある。
〔従来の技術〕
第２図Ａは従来の超高周波１ｉ［ｒｇＴ装置を示す平面
図、第２図Ｂはその正面図、第２図Ｃは等価回路図であ
る。図において、（１）は超高周波用ｌＰＴチップ、（
２）はその中央部の動作部、（３）および（４）は動作
部（２）の一方側に形成されたそれぞれチップ側ソース
およびゲートポンディングパッド、（５）は動作部（２
）の他方側に形成されたチップ（ｉｌｌドレインポンデ
ィングパッド、（６）は導体からなる装着用の基板、（
７）は基板（６）の突起部、（８）は基板側入力ボンデ
イングパツド、（９）はソースボンディング線、０１け
ゲートボンディング線、０１）は基板ｆｉｌ＋出力ボン
デイングパツド、０埠はドレインボンディング線である
。
超高周波用ＦＫＴチップ（１）の動作部（２）のソース
はチップｆ則ソースボンディングパッド（３）ｌソース
ボンディング線（９）ｆ介して突起部（７）で接地され
、入力ボンディングパッド（８）から入力される超高周
波ｆｉＩＭはゲートボンディング線００．チッフ゛１則
ゲートポンディングパッド（４）から動作部（２）のゲ
ートへ入す、増幅されて、ドレインからチップ側ドレイ
ンポンディングパッド（５）、ドレインボンディング線
θのを経て出力ボンディングパッド（１１）へ出力さ名
る。
第２図Ｃの等価回路においてＴＪ　ｏ　＋　Ｌ　＋　ｏ
およびＩＩ　１２はそれぞれソースボンディング線（９
）、ゲートボンディング線０１およびドレインボンディ
ング線（１カのインダクタンスである。
〔発明が解決しようとする問題点１ 従来の超高層波目ｉ　’ＦＩＴ装竹は以」−のような（
・ｔＩＩｓ造テするので、接地のだめのソースボンディ
ングワイヤ（９）がゲートポンディングパッド（４）　
ｆｆ川のみに凸装置されているので、そのインダクタン
スＴＪＱ　ｆあまり低下させることができず、超高周波
特性を向上でき々いという問題点があった。
との発明は以上のような問題点を解決するためになされ
たもので、超高周波特性のすぐれたＦＥＴ装置を得るこ
とを目的としている。
〔間＠薇を解決するだめの手段〕
この発明に係る超高周波用ＦＥＴ装置ではチップ側ソー
スボンディングパッド及び接地用の基板突起部をゲート
（ｔｉｌｌとドレインｆｉｌｌとの双方に形成１−、ソ
ースを上記両側で突起部にワイヤボンディング接地する
ものである。
〔作用〕
との発明においてはソースをゲート１則とドレイン側と
の双方で基板突起部へワイヤボンディング接地すること
によって、その接地ワイヤインダクタンスを低減できる
。
〔実施例〕
第１図Ａけこの発明の一実施例を示す平面図、第１図Ｂ
はその正面図、第１図Ｃは等価回路図で、前述の第２図
の従来例と同一符号は同等部分を示し、その説明は重複
を避ける。この実施例においてはチップ側ソースワイヤ
ポンディングパッドをゲート側に従来同様な（３）の他
にドレイン側に（３ａ）が設けられ、基板（６）の突起
部もゲート側に従来同様の（７）の他にドレイン側に（
１７ａ）が設けられており、ゲート側ではソースボンデ
ィング（３）と突起部（７）とがソースボンディング線
（９）で接続され、ドレインｆｌｌｌｌではソースボン
ディングパッド（３ａ）と突起部（７ａ）とがソースボ
ンディング線（９ａ）で接続されでおり、両ボンディン
グ線（９）及び（９ａ）のインダクタンスがそハ、ぞれ
Ｌ　および”９ａである。
そ１．てその他の構成および動作は従来例と同様である
が、この実施例では上述のようにＦＥＴチツフゴ１）の
動作部（２）のソースがゲート側とドレイン側との双方
でそれぞれソースボンディング線（９）、（９ａ）で突
起部へ接地されるので、接地線が短くしかも複数本にな
り、接地線インダクタンスを一層減少させ得る。
なお、上記実施例では超高周波用ＩＦＦｔＴＦＥＴチッ
プｆ１ｓＩのみの場合を示したが、複数個配置した場合
にも各個について同様適用できる。また上記実施例では
ソースボンディングパッドをゲート側とドレイン側との
両側に設けた場合を示したが、更に、チップ中央上辺部
または中央下辺部などどこにソースボンディングパッド
を設けてもよい。勿論、その位置はチップ周縁部である
ことが望ましい。
〔発明の効果〕
以上のように、この発明でけＦＥＴチップの周縁部に複
数個のソースボンディングパッドを設けるとともにそれ
らにそれぞれ対応して装着基板に接地のだめの突起部を
設け、対応するソースボンディングパッドと基板突起部
とをボンディング線で接続するようにしたので、接地線
インダクタンスは十分低下し、超高周波特性のすぐね、
たＦＦ１Ｔ装闘が得られる。
【図面の簡単な説明】
第１図Ａ、ＢおよびＣはそれぞれとの発明の一実施例の
平面図、正面図および等価回路図、第２図Ａ、Ｂおよび
０けそれぞれ従来の超高周波■ＰＥＴＦＥＴ装置図、正
面図および等価回路図である。 図ニオいて、（１）は電界効果トランジスタチップ、（
２）は動作部、（３）　、　（３ａ）はソースボンディ
ングパッド、（６）は基板、（７）　、　（７ａ）は突
起部、（９）　、　（９ａ）は接続線（ソースボンディ
ング線）である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. （１）導体基板上に超高周波用の電界効果トランジスタ
    チップを装着し、上記電界効果トランジスタチップ上の
    ソースボンディングパッドは上記基板へ接続接地したも
    のにおいて、上記ソースボンディングパッドを上記電界
    効果トランジスタチップの周縁部に複数個設け、かつ上
    記各ソースボンディングパッドに対応して近接する位置
    に上記基板の突起部を設け上記各ソースボンディングパ
    ッドを近接位置で上記突起部へ接続したことを特徴とす
    る超高周波用電界効果トランジスタ装置。
  2. （２）ソースボンディングパッドが電界効果トランジス
    タチップの動作部を中心とした両側に設けられたことを
    特徴とする特許請求の範囲第１項記載の超高周波用電界
    効果トランジスタ装置。
JP59226112A 1984-10-27 1984-10-27 超高周波用電界効果トランジスタ装置 Pending JPS61104673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59226112A JPS61104673A (ja) 1984-10-27 1984-10-27 超高周波用電界効果トランジスタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59226112A JPS61104673A (ja) 1984-10-27 1984-10-27 超高周波用電界効果トランジスタ装置

Publications (1)

Publication Number Publication Date
JPS61104673A true JPS61104673A (ja) 1986-05-22

Family

ID=16840021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59226112A Pending JPS61104673A (ja) 1984-10-27 1984-10-27 超高周波用電界効果トランジスタ装置

Country Status (1)

Country Link
JP (1) JPS61104673A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126822A (en) * 1989-02-14 1992-06-30 North American Philips Corporation Supply pin rearrangement for an I.C.
JPH0625968U (ja) * 1992-03-11 1994-04-08 公一 矢野 遊戯機の賞品提供装置
WO2001056083A3 (en) * 2000-01-28 2002-03-28 Ericsson Inc Ldmos power package with a plurality of ground signal paths
JP2010183100A (ja) * 2005-01-06 2010-08-19 Mitsubishi Electric Corp 半導体増幅器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126822A (en) * 1989-02-14 1992-06-30 North American Philips Corporation Supply pin rearrangement for an I.C.
JPH0625968U (ja) * 1992-03-11 1994-04-08 公一 矢野 遊戯機の賞品提供装置
WO2001056083A3 (en) * 2000-01-28 2002-03-28 Ericsson Inc Ldmos power package with a plurality of ground signal paths
JP2010183100A (ja) * 2005-01-06 2010-08-19 Mitsubishi Electric Corp 半導体増幅器

Similar Documents

Publication Publication Date Title
US6492667B2 (en) Radio frequency semiconductor apparatus
JPH08306868A (ja) 半導体装置
US5109270A (en) High frequency semiconductor device
JPS6135714B2 (ja)
JPS61104673A (ja) 超高周波用電界効果トランジスタ装置
JPS615549A (ja) 半導体装置
US5633517A (en) Semiconductor device constituting multi-stage power amplifier
US5856687A (en) Semiconductor device with connected source electrode pads at diagonal corners
KR100267816B1 (ko) 고주파반도체장치
JP2007324499A (ja) 高周波用半導体装置
JPH065849A (ja) 半導体素子の構造
JPS63202974A (ja) 半導体装置
JPS60249374A (ja) 電界効果超高周波トランジスタ装置
JPH09232334A (ja) 化合物半導体装置
JPH0436112Y2 (ja)
JPS629733Y2 (ja)
JPS63240077A (ja) 半導体装置
JPH04256352A (ja) マルチチップ型半導体装置
JPH04372161A (ja) 半導体装置
JPH1075146A (ja) ノイズフィルタ
JPH09283701A (ja) 高周波半導体電子素子
JPS60223145A (ja) 半導体装置
JPH01239945A (ja) 混成集積回路装置
JPH05218223A (ja) 半導体装置
JPH04164340A (ja) 半導体集積回路