JPS63240077A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63240077A
JPS63240077A JP62075124A JP7512487A JPS63240077A JP S63240077 A JPS63240077 A JP S63240077A JP 62075124 A JP62075124 A JP 62075124A JP 7512487 A JP7512487 A JP 7512487A JP S63240077 A JPS63240077 A JP S63240077A
Authority
JP
Japan
Prior art keywords
effect transistor
semiconductor device
field effect
transistor chip
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62075124A
Other languages
English (en)
Inventor
Eiji Takeda
英次 竹田
Takao Sakayori
酒寄 隆雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62075124A priority Critical patent/JPS63240077A/ja
Publication of JPS63240077A publication Critical patent/JPS63240077A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に関し、特に半導体装置の電界効
果トランジスタチップの構造に関するものである。
〔従来の技術〕
第2図は従来の半導体装置を示す平面図で、図において
、(1)は電界効果トランジスタの動作部と電極パッド
部、(2)は容量素子部、(3)は電界効果トランジス
タチップ、(4)は電極パッドfi+と容量素子部(2
)を結ぶポンディングワイヤである。
従来の半導体装置は上述のように構成されている。高出
力の電界効果トランジスタチップ(3)のインピーダン
スは非常に低く、電界効果トランジスタチップ自身の持
つ特性を広帯域に発揮するには、浮遊容量やインダクタ
ンスなどの不要な成分の介在を避ける為に、可能な限り
電界効果トランジスタチップの近くに整合回路を設ける
必要がある。
上記要求に応えるものとして、マイクロ波半導体デバイ
ス用パッケージの内にインピーダンス整合回路を内蔵し
たいわゆる内部整合回路付半導体装置として構成されて
いた。
高出力の電界効果トランジスタの入力側のインピーダン
スは、出力側に比べてもかなり小さく、分布定数回路で
インピーダンス整合回路を設けるとかなり大きくなって
しまう。そこで小型化の要求に応える為に入力側に容量
素子を入れてインピーダンスを大きくしていた。
〔発明が解決しようとする問題点〕
従来の半導体装置は以上のように構成されていたので、
チップと容量素子の間隔が長くなり、ホンデイングワイ
ヤの長さを長くしなければならず、その為インダクタン
ス成分が大きくなりすぎて特に周波数の高い所では、充
分な帯域で整合が取りきれないなどの問題点があった。
この発明は上記のような問題点を解消する為になされた
もので、ポンディングワイヤの長さを短くするとともに
高い周波数でも広い帯域で整合がとれる半導体装置を得
ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置は電界効果トランジスタチッ
プ内圧容量素子を内蔵させることによって、電界効果ト
ランジスタの電極部と容量素子の間隔を狭<シ、ボンデ
ィングワイヤの長さを短くしたものである。
〔作用〕
この発明における半導体装置はホンディングワイヤの長
さを短くしたことにより、インダクタンス成分が低減さ
れ高い周波数でも広い帯域で整合75工、とれる。
〔実施例〕
第1図はこの発明の一実施例を示す半導体装置の平面図
である。図中、第2図と同一符号のものは同−又は相当
部分を示すもので説明は省略する。
即ち、電界効果トランジスタチップ(3)内に容量素子
部(2)を内蔵させたので、従来のものに比べ、ワイヤ
の長さを半分以下にすることが可能になる。
従って、高い周波数においてもインダクタンス成分を低
減することによって位相が大きく変わるのを防げる為、
より広い帯域で整合が取り易くなる。
〔発明の効果〕
以上のようにこの発明によれば、電界効果トランジスタ
チップ内に容量素子を内蔵させたので、ボンディングワ
イヤのインダクタンス成分を低減でき高い?!!1波数
−でも広い帯域で整合がとれる。
【図面の簡単な説明】
@1図はこの発明の一実施例による半導体装置を示す平
面図、第2図は従来の半導体装#を示す平面図である。 図において、(1)は電界効果トランジスタの動作部及
び電極パッド部、(2)は容量素子部、(3)は電界効
果トランジスタチップ、(4)はポンディングワイヤを
示す。 図中、同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. マイクロ波半導体デバイス用パッケージの中にGaAs
    電界効果トランジスタチップを含む半導体装置において
    、前記電界効果トランジスタチップの内に容量素子を内
    蔵させたことを特徴とする半導体装置。
JP62075124A 1987-03-27 1987-03-27 半導体装置 Pending JPS63240077A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62075124A JPS63240077A (ja) 1987-03-27 1987-03-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62075124A JPS63240077A (ja) 1987-03-27 1987-03-27 半導体装置

Publications (1)

Publication Number Publication Date
JPS63240077A true JPS63240077A (ja) 1988-10-05

Family

ID=13567137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62075124A Pending JPS63240077A (ja) 1987-03-27 1987-03-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS63240077A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126822A (en) * 1989-02-14 1992-06-30 North American Philips Corporation Supply pin rearrangement for an I.C.
US6297700B1 (en) * 2000-02-18 2001-10-02 Ultrarf, Inc. RF power transistor having cascaded cells with phase matching between cells

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126822A (en) * 1989-02-14 1992-06-30 North American Philips Corporation Supply pin rearrangement for an I.C.
US6297700B1 (en) * 2000-02-18 2001-10-02 Ultrarf, Inc. RF power transistor having cascaded cells with phase matching between cells

Similar Documents

Publication Publication Date Title
US4042952A (en) R. F. power transistor device with controlled common lead inductance
JPH08306868A (ja) 半導体装置
TW359895B (en) Improvement of frequency characteristic of semiconductor device in ultra-high frequency band
JPS63240077A (ja) 半導体装置
JP2001230640A (ja) 半導体装置
JP2007027317A (ja) 半導体装置
JPH01279612A (ja) 高周波増幅回路
US7173326B2 (en) Semiconductor integrated device
JPS59216307A (ja) 半導体素子用整合回路
JPH01216608A (ja) 半導体装置用パッケージ
JP3096046B2 (ja) マイクロ波半導体装置
JPS63132505A (ja) 半導体装置
JPH05291309A (ja) マイクロ波半導体装置
JPS61144109A (ja) マイクロ波半導体装置
JPH0578184B2 (ja)
JPS63133701A (ja) マイクロ波半導体装置
JPH0269002A (ja) マイクロ波・ミリ波集積装置
JPS6377165A (ja) 半導体装置
JPH10321808A (ja) 電子装置
JPH0817291B2 (ja) マイクロ波回路
JPH04271161A (ja) 半導体装置
JPH02107001A (ja) 高周波回路装置
JPH06260857A (ja) 半導体装置
JPS61168939A (ja) マイクロ波集積回路用外囲器
JPH0392009A (ja) 弾性表面波装置