JPS61144109A - マイクロ波半導体装置 - Google Patents
マイクロ波半導体装置Info
- Publication number
- JPS61144109A JPS61144109A JP59267947A JP26794784A JPS61144109A JP S61144109 A JPS61144109 A JP S61144109A JP 59267947 A JP59267947 A JP 59267947A JP 26794784 A JP26794784 A JP 26794784A JP S61144109 A JPS61144109 A JP S61144109A
- Authority
- JP
- Japan
- Prior art keywords
- microwave semiconductor
- semiconductor device
- microwave
- semiconductor element
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、インピーダンス整合回路を備えたマイクロ
波半導体装置に係り、特にインピーダンス整合回路を形
成する誘電体基板上関するものである。
波半導体装置に係り、特にインピーダンス整合回路を形
成する誘電体基板上関するものである。
電界効果トランジスタ等のマイクロ波高出力半導体素子
は、素子インピーダンスが低（、素子自身の持つ広帯域
高出力特性を発揮できる広帯域繋合を実現するには、浮
遊容量、インダクタンスなどの不４Ｉ要素の介在を避け
るために、可能な限り素子近くにインピーダンス整合回
路を設ける必要がある。このため、マイクロ波高出力ト
ランジスタにおいては、容器内にインピーダンス整合回
路を内蔵した、いわゆる内部整合回路付トランジスタが
開発されている。
は、素子インピーダンスが低（、素子自身の持つ広帯域
高出力特性を発揮できる広帯域繋合を実現するには、浮
遊容量、インダクタンスなどの不４Ｉ要素の介在を避け
るために、可能な限り素子近くにインピーダンス整合回
路を設ける必要がある。このため、マイクロ波高出力ト
ランジスタにおいては、容器内にインピーダンス整合回
路を内蔵した、いわゆる内部整合回路付トランジスタが
開発されている。
このような内部整合回路は、小製化、広帯域化を実現す
るために集中定数素子による多段フィルタ構成が多く採
用されている。インダクタンスはポンディングワイヤに
より構成され、多段複数個の並列キャパシタはＩＷ誘電
体基板上構成されている。この誘電体基板よりなる整合
回路ｌ、入力側。
るために集中定数素子による多段フィルタ構成が多く採
用されている。インダクタンスはポンディングワイヤに
より構成され、多段複数個の並列キャパシタはＩＷ誘電
体基板上構成されている。この誘電体基板よりなる整合
回路ｌ、入力側。
出力側それぞれに入れることにより、内部整合型半導体
装置として動作する。
装置として動作する。
第２図（ＩＬ）〜（ｅ）は従来のこの種内部整合型半導
体装置の一例ケ示す図である。これらの図において、１
はセラＳツクと銅よりなるパッケージ、２はマイクロ波
半導体素子、３は入力側の整合回路を有する誘電体基板
、４は出力側の整合回路奢有する誘電体基板、５．６．
７は前記マイクロ波半導体素子２と所定のパッド部分に
ボンディングされたボンディングワイヤである。
体装置の一例ケ示す図である。これらの図において、１
はセラＳツクと銅よりなるパッケージ、２はマイクロ波
半導体素子、３は入力側の整合回路を有する誘電体基板
、４は出力側の整合回路奢有する誘電体基板、５．６．
７は前記マイクロ波半導体素子２と所定のパッド部分に
ボンディングされたボンディングワイヤである。
従来の内部整合型半導体装置は以上のように構成されて
いるので、２枚の誘電体基板３，４を半田付けしなけれ
はならず、また、マイクロ波半導体素子２と誘電体基板
３．４との間隔にバラツキが生じ、マイクロ波特性に大
きな影響を与えるため、誘電体基板３．４の間隔を十分
に！埋する必要があるなどの問題点があった。
いるので、２枚の誘電体基板３，４を半田付けしなけれ
はならず、また、マイクロ波半導体素子２と誘電体基板
３．４との間隔にバラツキが生じ、マイクロ波特性に大
きな影響を与えるため、誘電体基板３．４の間隔を十分
に！埋する必要があるなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、工程数を低減できるとともに１歩留りｔ向
上させることができるマイクロ波半導体装置を得ること
ｔ目的とする。
れたもので、工程数を低減できるとともに１歩留りｔ向
上させることができるマイクロ波半導体装置を得ること
ｔ目的とする。
この発明に係るマイクロ波半導体装置は、従来別個に構
成されていた入出力側の整合回路を有する誘電体基板を
連続した１枚の誘電体基板とし、この誘電体基板にマイ
クロ波半導体素子が入る程度のスルーホールを設け、こ
のスルーホールにパッケージの対応部分を突出せしめて
形成した台座部分を嵌挿せ（、め、この台座上にマイク
ロ波半導体素子を固定せしめたものである。
成されていた入出力側の整合回路を有する誘電体基板を
連続した１枚の誘電体基板とし、この誘電体基板にマイ
クロ波半導体素子が入る程度のスルーホールを設け、こ
のスルーホールにパッケージの対応部分を突出せしめて
形成した台座部分を嵌挿せ（、め、この台座上にマイク
ロ波半導体素子を固定せしめたものである。
この発明においては、整合回路を有する誘電体基板が分
離されることなく、１枚の誘電体基板で構成されており
、この上に形成された入力側および出力側の内部整合回
路によりインピーダンスの整合が行われる。
離されることなく、１枚の誘電体基板で構成されており
、この上に形成された入力側および出力側の内部整合回
路によりインピーダンスの整合が行われる。
第１図（ａ）〜（ｃ）はこの発明の一実施例〉示す図で
ある。これらの図において、８は入出力側の整合回路が
構成されるこの発明による誘電体基板で、連続した１枚
の誘電体からなり、所定の位置にスルーホール８ａが形
成される。このスルーホール８ａＫパツケージ１に突出
して形成せしめた台座１ａ部分が嵌挿され、この台座１
ａ上にマイクロ波半導体素子２が載置固定された後、第
２図と同様に所定のワイヤポンドが施され、この発明の
マイクロ波半導体装置が構成される。なお、その他の符
号は第２図と同じものである。
ある。これらの図において、８は入出力側の整合回路が
構成されるこの発明による誘電体基板で、連続した１枚
の誘電体からなり、所定の位置にスルーホール８ａが形
成される。このスルーホール８ａＫパツケージ１に突出
して形成せしめた台座１ａ部分が嵌挿され、この台座１
ａ上にマイクロ波半導体素子２が載置固定された後、第
２図と同様に所定のワイヤポンドが施され、この発明の
マイクロ波半導体装置が構成される。なお、その他の符
号は第２図と同じものである。
このように構成された内部整合型半導体装置においては
、入出力側の整合回路が１枚の誘電体基板８に構成され
ているため、誘電体基板が分離した従来例のように誘電
体基板の間隔がバラツクことかな（、マイクロ波特性の
バラツキも少なくすることができ、歩留りが向上し、か
つ部品点数の低減ならびに工程数の低減をはかることが
可能となる。
、入出力側の整合回路が１枚の誘電体基板８に構成され
ているため、誘電体基板が分離した従来例のように誘電
体基板の間隔がバラツクことかな（、マイクロ波特性の
バラツキも少なくすることができ、歩留りが向上し、か
つ部品点数の低減ならびに工程数の低減をはかることが
可能となる。
なお、マイクロ波半導体素子２としては、電界効果トラ
ンジスタに限らず、バイポーラトランジスタやダイオー
ド等であってもよく、上記実施例と同様の効果を奏する
。
ンジスタに限らず、バイポーラトランジスタやダイオー
ド等であってもよく、上記実施例と同様の効果を奏する
。
この発明は以上説明したとおり、入出力側の整合回路ケ
構成する誘電体基板を１枚構成としたので、従来のよう
に誘電体基板間隔がバラツクこともなく、部品点数およ
び工程数の低減ならびにマイクロ波特性の歩留り向上が
可能となる利点が得られる。
構成する誘電体基板を１枚構成としたので、従来のよう
に誘電体基板間隔がバラツクこともなく、部品点数およ
び工程数の低減ならびにマイクロ波特性の歩留り向上が
可能となる利点が得られる。
第１図（ａ）〜（Ｃ）はこの発明の一実施例によるマイ
ク−技手導体装置の断面図、Ｘ−Ｘ線断面因およびＹ−
Ｙ線断面図、第２図＜＆）〜（ｅ）は従来のマイクロ波
半導体装置を示す断面ｕ 、 Ｘ’ Ｘ’ 線断面図
およびＹ’−Ｙ’＠Ｍ面図である。 図において、１はパッケージ、１ａは台座、２はマイク
ロ波半導体素子、８は誘電体基板、８ａはスルーホール
である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大岩 増雄 （外２名） 第１図 （ａ） 第２図 （ａ） Ｙ′ 手続補正書（自発） １、事件の表示 特願昭５９−２１３７９４７号２
、発明の名称 マイクロ波半導体装置３、補正をす
る者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社住 所 東
京都千代田区丸の内二丁目２番３号三菱電機株式会社内 ５、補正の対象 明細書の発明の詳細な説明の欄、図面の簡単な説明の欄
および図面 ６、補正の内容 （１）第２頁１４行の「この種内部」を、「この種の内
部」と補正する。 （２） 同じく第６頁１行の「実施例による」を、「
実施例を示す」と補正する。 （３）同じく第６頁２〜３行の［装置の断面図。 ｘ−Ｘ線断面図およびＹ−Ｙ線断面図」を、「装置の図
で、ｈ）は断面図、 （ｂ）、（ｅ）はそれぞれＸ−Ｘ
線、Ｙ−Ｙ綿での断面図」と補正する。 （４）同じく第６頁４〜５行の「示す断面図、ｘ′−Ｘ
′線断面図およびＹ’−Ｙ’線断面図である。 」を、［示す図で、（ａ）は断面図、 （ｂ）、（ｅｌ
はそれぞれｘ’−ｘ’線、Ｙ’−Ｙ’線での断面図であ
る。」と補正する。 （５） 第１図（ａ） 〜（ｅ） 、第２図（ａ）、
（ｂ）を別紙のように補正するつ 以 上 第１図 （ａ） 第２図
ク−技手導体装置の断面図、Ｘ−Ｘ線断面因およびＹ−
Ｙ線断面図、第２図＜＆）〜（ｅ）は従来のマイクロ波
半導体装置を示す断面ｕ 、 Ｘ’ Ｘ’ 線断面図
およびＹ’−Ｙ’＠Ｍ面図である。 図において、１はパッケージ、１ａは台座、２はマイク
ロ波半導体素子、８は誘電体基板、８ａはスルーホール
である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大岩 増雄 （外２名） 第１図 （ａ） 第２図 （ａ） Ｙ′ 手続補正書（自発） １、事件の表示 特願昭５９−２１３７９４７号２
、発明の名称 マイクロ波半導体装置３、補正をす
る者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社住 所 東
京都千代田区丸の内二丁目２番３号三菱電機株式会社内 ５、補正の対象 明細書の発明の詳細な説明の欄、図面の簡単な説明の欄
および図面 ６、補正の内容 （１）第２頁１４行の「この種内部」を、「この種の内
部」と補正する。 （２） 同じく第６頁１行の「実施例による」を、「
実施例を示す」と補正する。 （３）同じく第６頁２〜３行の［装置の断面図。 ｘ−Ｘ線断面図およびＹ−Ｙ線断面図」を、「装置の図
で、ｈ）は断面図、 （ｂ）、（ｅ）はそれぞれＸ−Ｘ
線、Ｙ−Ｙ綿での断面図」と補正する。 （４）同じく第６頁４〜５行の「示す断面図、ｘ′−Ｘ
′線断面図およびＹ’−Ｙ’線断面図である。 」を、［示す図で、（ａ）は断面図、 （ｂ）、（ｅｌ
はそれぞれｘ’−ｘ’線、Ｙ’−Ｙ’線での断面図であ
る。」と補正する。 （５） 第１図（ａ） 〜（ｅ） 、第２図（ａ）、
（ｂ）を別紙のように補正するつ 以 上 第１図 （ａ） 第２図
Claims (1)
- 入力側および出力側にそれぞれ内部整合回路を備えたマ
イクロ波半導体装置において、前記それぞれの内部整合
回路を１枚の誘電体基板上に形成したことを特徴とする
マイクロ波半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267947A JPS61144109A (ja) | 1984-12-17 | 1984-12-17 | マイクロ波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267947A JPS61144109A (ja) | 1984-12-17 | 1984-12-17 | マイクロ波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61144109A true JPS61144109A (ja) | 1986-07-01 |
Family
ID=17451809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59267947A Pending JPS61144109A (ja) | 1984-12-17 | 1984-12-17 | マイクロ波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144109A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102460565A (zh) * | 2009-06-25 | 2012-05-16 | 3M创新有限公司 | 用于可听声频管理的声屏障 |
-
1984
- 1984-12-17 JP JP59267947A patent/JPS61144109A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102460565A (zh) * | 2009-06-25 | 2012-05-16 | 3M创新有限公司 | 用于可听声频管理的声屏障 |
| US8727071B2 (en) | 2009-06-25 | 2014-05-20 | 3M Innovative Properties Company | Sound barrier for audible acoustic frequency management |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949835B2 (en) | Semiconductor device | |
| US4042952A (en) | R. F. power transistor device with controlled common lead inductance | |
| US5616952A (en) | Semiconductor device with structure to decrease wiring capacitance | |
| JPH09321215A (ja) | マイクロ波回路用パッケージ | |
| US6281756B1 (en) | Transistor with internal matching circuit | |
| US11588441B2 (en) | Semiconductor amplifier | |
| JPS61144109A (ja) | マイクロ波半導体装置 | |
| JP4380553B2 (ja) | 高出力増幅回路 | |
| JPS60261159A (ja) | マイクロ波回路装置 | |
| JPS6364081B2 (ja) | ||
| JPS62150903A (ja) | 高周波混成集積回路装置 | |
| JPS6218747A (ja) | マイクロ波半導体装置 | |
| JPS63240077A (ja) | 半導体装置 | |
| JPH0233963A (ja) | 高周波トランジスタ | |
| JPS6043022B2 (ja) | マイクロ波装置モジュ−ル | |
| JP2520799Y2 (ja) | 混成集積回路 | |
| JPS6269523A (ja) | トランジスタ装置 | |
| JPH04116966A (ja) | 高周波集積回路 | |
| JPH0445247Y2 (ja) | ||
| JPH088362A (ja) | 半導体装置 | |
| JPS5861652A (ja) | 半導体装置 | |
| JPH04271161A (ja) | 半導体装置 | |
| JPH03123069A (ja) | 半導体装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH02105701A (ja) | マイクロ波集積回路用バイアス回路 |