JPS6218747A - マイクロ波半導体装置 - Google Patents

マイクロ波半導体装置

Info

Publication number
JPS6218747A
JPS6218747A JP60157564A JP15756485A JPS6218747A JP S6218747 A JPS6218747 A JP S6218747A JP 60157564 A JP60157564 A JP 60157564A JP 15756485 A JP15756485 A JP 15756485A JP S6218747 A JPS6218747 A JP S6218747A
Authority
JP
Japan
Prior art keywords
bonding
matching circuit
dielectric substrate
semiconductor device
microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60157564A
Other languages
English (en)
Inventor
Koji Fujioka
藤岡　孝司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60157564A priority Critical patent/JPS6218747A/ja
Publication of JPS6218747A publication Critical patent/JPS6218747A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインピーダンス整合回路を備えたマイクロ波半
導体装置に関し、特にインピーダンス整合回路を形成す
る誘電体基板に関するものである。
〔従来の技術〕
電界効果トランジスタ等のマイクロ波高出力半導体素子
は素子インピーダンスが低く、素子自身の持つ広帯域高
出力特性を発揮できる広帯域整合を実現するには、浮遊
容量、インダクタンスなどの不要要素の介在を避けるた
めに、可能な限り素子近くにインピーダンス整合回路を
設ける必要がある。このため、マイクロ波高出力トラン
ジスタにおいては、容器内にインピーダンス整合回路を
内蔵した、いわゆる、内部整合回路付トランジスタが開
発されている。
このような内部整合回路は、小型化、広帯域化を実現す
るために、集中定数素子による多段フィルタ構成が多く
採用されている。インダクタンスはボンディングワイヤ
により構成され、多段複数個の並列キャパシタは誘電体
基板上に構成されている。マイ、クロ波半導体装置は、
この誘電体基板よりなる整合回路を入力側、出力側それ
ぞれに入れることにより、内部整合型半導体装置として
動作する。
第４図は従来のこの種の内部整合型半導体装置の一例を
示す図であり、第４回出）は第４図（ａ）の主要部拡大
図である。これらの図において、１はセラミックと銅よ
りなるパッケージ、２はマイクロ波半導体素子、・３は
入力側の整合回路を有する誘電体基板１．４は出力側の
整合回路を有する誘電体基板、５，７，９，１０．１２
．１４は所定のパラド部分にボンディングされたボンデ
ィングワイヤ、６，８，１１．Ｉ３は容量微調整用ボン
ディングワイヤ、１５．１７，１９．２１は誘電体基板
３および４に蒸着、メッキ等により形成されたメタライ
ズ部による主要整合キャパシタ、１６゜１８．２０．２
２は微調整用キャパシタである。
なお、第４図（ｂ）においてはボンディングワイヤ５〜
１４は省略されている。
〔発明が解決しようとする問題点〕
従来の内部整合型半導体装置は以上のように構成され、
誘電体基板上に形成されたキャパシタ上にはボンディン
グ用目印が形成されていないので、ワイヤのボンディン
グ時において、ワイヤのボンディング位置、ボンディン
グワイヤの長さ９間隔等にバラツキが生じ、マイクロ波
特性に大きな影響を与える。また、作業者のミスにより
、不要個所へのワイヤボンド、必要個所のボンディング
忘れが生じるなどの問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、組立歩留まりを向上させるとと
もにワイヤボンドを自動化することができるマイクロ波
半導体装置を得ることにある。
〔問題点を解決するための手段〕
このような目的を達成するために本発明は、内部整合回
路パターン上にボンディング用目印を設けるようにした
ものである。
〔作用〕
本発明に係わるマイクロ波半導体装置においては、ワイ
ヤボンディング用目印を目印としてワイヤボンドするこ
とにより、ワイヤボンドに起因するバラツキなしに入出
力インピーダンスの整合が行われる。
〔実施例〕
第１図および第２図は本発明に係わるマイクロ半導体装
置の一実施例を示す配置図および部分拡大図である。第
１図（ａ）はこの実施例の全体図であり、第１図（′ｂ
）はマイクロ波半導体素子２．誘電体基板３．４を拡大
した主要部拡大図であるが、第１図（ａ）の全体図にお
いては本発明に係わる部分は表わされておらず、第４図
（ａｌと同−図となっている。また、第１図（′ｂ）に
おいてはボンディングワイヤ５〜１４は省略されている
。第２図（ａ）はワイヤボンドがなされていない状態の
誘電体基板３の部分拡大図であり、第２図（′ｂ）はワ
イヤボンド７がなされた状態の誘電体基板３の部分拡大
図である。
第３図は本装置の等価回路を示す回路図である。
これらの図において、２３はエツチング等によりメタラ
イズを除去し誘電体基板部を露呈させたボンディングワ
イヤ用目印である。第２図において白の部分はメタライ
ズ部であり、斜線の部分は誘電体基板が露呈した部分で
ある。第１図、第２図、第３図において第４図と同一部
分又は相当部分には同一符号が付しである。
このように構成された内部整合型半導体装置においては
、入出力側の整合回路上に形成されたメタライズ部にボ
ンディング用目印が構成されているため、目印がない従
来例のようにワイヤボンドの位置、長さ２間隔等がバラ
ツクことがなく、また、ボンディング忘れ、過剰ワイヤ
ボンドすることもなく、マイクロ波特性のバラツキを少
なくすることができ、歩留まりが向上する。また、この
目印を用いて自動化することも容易に実施できる。
目印の直径としては、顕微鏡下で容易に認識し得、かつ
、ボンディング強度が著しく低下しない程度にする必要
がある。例として、直径２５μｍの金ワイヤを用いる場
合、目印としては直径１０μｍ程度で実現できる。
なお、マイクロ波半導体素子２としては、電界効果トラ
ンジスタに限らず、バイポーラトランジスタやダイオー
ド等であってもよく、上記実施例と同様の効果を奏する
。
〔発明の効果〕
以上説明したように本発明は、内部整合回路パターン上
にボンディング用目印を設けることにより、従来のよう
にボンディングワイヤの位置、長さ１間隔等がバラツク
ごともなく、マイクロ波特性の歩留まり向上ならびに自
動化が可能となる利点が得られる。
【図面の簡単な説明】
第１図は本発明に係わるマイクロ波半導体装置の一実施
例を示す配置図、第２図はその部分拡大図、第３図はこ
の装置の等価回路を示す回路図、第４図は従来のマイク
ロ波半導体装置を示す配置図である。 ■・・・・パッケージ、２・・・・マイクロ波半導体素
子、３，４・・・・誘電体基板、５〜１４・・・・ボン
ディングワイヤ、１５〜２２・・・・キャパシタ、２３
・・・・目印。

Claims (1)

    【特許請求の範囲】
  1. 　入力側および出力側にそれぞれ内部整合回路を備えた
    マイクロ波半導体装置において、前記内部整合回路パタ
    ーン上にボンディング用目印を備えたことを特徴とする
    マイクロ波半導体装置。
JP60157564A 1985-07-17 1985-07-17 マイクロ波半導体装置 Pending JPS6218747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60157564A JPS6218747A (ja) 1985-07-17 1985-07-17 マイクロ波半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60157564A JPS6218747A (ja) 1985-07-17 1985-07-17 マイクロ波半導体装置

Publications (1)

Publication Number Publication Date
JPS6218747A true JPS6218747A (ja) 1987-01-27

Family

ID=15652436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60157564A Pending JPS6218747A (ja) 1985-07-17 1985-07-17 マイクロ波半導体装置

Country Status (1)

Country Link
JP (1) JPS6218747A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235682A (ja) * 1994-02-22 1995-09-05 Nec Yamagata Ltd 半導体装置
GB2355112A (en) * 1999-10-08 2001-04-11 Nokia Mobile Phones Ltd Controlling bondwire inductance by using chip as positional reference
JP2004328190A (ja) * 2003-04-23 2004-11-18 Renesas Technology Corp 高周波電力増幅モジュール
US6910467B2 (en) 2003-06-02 2005-06-28 Aisan Kogyo Kabushiki Kaisha Evaporated fuel processing apparatuses for engines with supercharger

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235682A (ja) * 1994-02-22 1995-09-05 Nec Yamagata Ltd 半導体装置
GB2355112A (en) * 1999-10-08 2001-04-11 Nokia Mobile Phones Ltd Controlling bondwire inductance by using chip as positional reference
US6465896B1 (en) 1999-10-08 2002-10-15 Nokia Mobile Phones Linited Coils integrated in IC-package
JP2004328190A (ja) * 2003-04-23 2004-11-18 Renesas Technology Corp 高周波電力増幅モジュール
US6910467B2 (en) 2003-06-02 2005-06-28 Aisan Kogyo Kabushiki Kaisha Evaporated fuel processing apparatuses for engines with supercharger

Similar Documents

Publication Publication Date Title
US3996603A (en) RF power semiconductor package and method of manufacture
JPS61117858A (ja) 半導体装置
JPS6218747A (ja) マイクロ波半導体装置
JPH06181289A (ja) 半導体装置
JPS625642A (ja) マイクロ波半導体装置
JPS603781B2 (ja) 超高周波トランジスタ装置の組立法
JPH01125959A (ja) 高周波用パッケージ
JPS6035247Y2 (ja) 半導体装置
JPH05211279A (ja) 混成集積回路
JPS6348129Y2 (ja)
JPH02140969A (ja) 半導体集積回路装置
JP2658376B2 (ja) 半導体装置
JPH0416437Y2 (ja)
JP2023006531A (ja) 半導体装置およびパッケージ
JPS5840614Y2 (ja) 半導体装置
JPS62238654A (ja) マイクロ波半導体装置用パツケ−ジ
JPH04261206A (ja) 増幅器
JPH04271161A (ja) 半導体装置
JPH0243761A (ja) マイクロ波モノリシツク集積回路装置
JPH06260857A (ja) 半導体装置
JPH07106515A (ja) 半導体装置およびその製造方法
JPH01165149A (ja) 半導体装置
JPS6151944A (ja) 半導体集積回路装置用パツケ−ジ
JPH01283951A (ja) トランジスタ装置
JPS5840339B2 (ja) 高周波トランジスタ