JPH01125959A - 高周波用パッケージ - Google Patents
高周波用パッケージInfo
- Publication number
- JPH01125959A JPH01125959A JP62284507A JP28450787A JPH01125959A JP H01125959 A JPH01125959 A JP H01125959A JP 62284507 A JP62284507 A JP 62284507A JP 28450787 A JP28450787 A JP 28450787A JP H01125959 A JPH01125959 A JP H01125959A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- semiconductor chip
- main surface
- substrate
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000007789 sealing Methods 0.000 claims abstract description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 1
- 239000000919 ceramic Substances 0.000 abstract description 36
- 238000005452 bending Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000005476 soldering Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、数ＧＨｚ以上の周波数の信号を取り扱うこと
のできる半導体チップの高周波用パッケージに間する。
のできる半導体チップの高周波用パッケージに間する。
従来の技術
近年、ＧａＡｓ等を用いたトランジスタやモノリシック
アンプの性能は飛躍的に向上し１０ＧＨ２以上の周波数
で動作する素子も報告がなされている。これらの半導体
チップの高周波特性を評価する場合、半導体チップの信
頼性確保及び実装の容易さを図るため高周波用パッケー
ジに半導体チップを封止するのが一般的に行われている
。しかしながら高周波用パッケージに半導体チップを封
止した場合に問題となるのが、高周波特性の安定性と信
頼性確保及び実装の容易さの両立である。
アンプの性能は飛躍的に向上し１０ＧＨ２以上の周波数
で動作する素子も報告がなされている。これらの半導体
チップの高周波特性を評価する場合、半導体チップの信
頼性確保及び実装の容易さを図るため高周波用パッケー
ジに半導体チップを封止するのが一般的に行われている
。しかしながら高周波用パッケージに半導体チップを封
止した場合に問題となるのが、高周波特性の安定性と信
頼性確保及び実装の容易さの両立である。
即ち、高周波用パッケージとしてはできるだけ不要な容
量やインダクタンスが小さいことが望まれ、半導体チッ
プのチップ端部におけるインピーダンスを変化させるこ
となく外部回路に接続する必要がある。他方、信頼性確
保のために半導体チップを完全に気密封止状態にできる
高周波用パッケージでなくてはならなす、そのためには
金属キャップを半田付けできる構成としなければならな
い。
量やインダクタンスが小さいことが望まれ、半導体チッ
プのチップ端部におけるインピーダンスを変化させるこ
となく外部回路に接続する必要がある。他方、信頼性確
保のために半導体チップを完全に気密封止状態にできる
高周波用パッケージでなくてはならなす、そのためには
金属キャップを半田付けできる構成としなければならな
い。
従来、この２つの問題を両立させるのは非常に困難で、
特性が安定に測定される場合には気密封止ができず、気
密封止ができる構成にすると高周波の特性が変化する等
の問題が解決できなかった。
特性が安定に測定される場合には気密封止ができず、気
密封止ができる構成にすると高周波の特性が変化する等
の問題が解決できなかった。
第６［３１ａ）及びｂ）は、従来の高周波用パッケージ
の平面図および断面構造図である。第６図ａ）は高周波
用パッケージに半導体チップ３をダイスボンドした状態
である。半導体チップ３としてはＧａＡｓ等を用いた整
合回路を基板上に一体形成したモノリシックアンプを用
いることが多い。第６図ａ）においてセラミック基板１
上には高周波信号の人力及び出力用として信号線８がマ
イクロストリップ線路で形成される。この場合、セラミ
ック基板ｌの反対主面側は全面に第１グランド２なるメ
タルが蒸着等の方法で形成されている。半導体チップ３
の対応する電極と信号線８は、ボンディングワイヤー４
を用いて相互に接続される。他方、高周波信号の信号線
路とは別に半導体チップ３に電源を与えるためにバイア
ス線９が設けられており、この線も同様にボンディング
ワイヤー４を用いて半導体チップ３と接続される。それ
ぞれの線路からは外部回路との接続のためリードが引き
だされており信号線８からは信号線リード１２が、また
バイアス線９からはバイアス線リード１３が、さらにセ
ラミック基板ｌの主面側に位置する第２グランド７から
はグランドリード１４が引き出されている。第６図ｂ）
は第６図ａ）のｃ−ｃ’線における断面構造図を示して
おり、半導体チップ３と信号線８がボンディングワイヤ
ー４を介して相互に接続されている。又、セラミック基
板１の反対主面側全面は第１グランド２である。第６図
に示した従来の高周波用パッケージにおいては、セラミ
ック基板ｌの反対主面側は全面に第１グランド２が、ま
た主面側には第２グランド７が形成されているので接地
電位の浮き上がりはないものの、すべての信号線及びそ
のリードはセラミック基板ｌの主面側にありこれらの信
号線及びリードが邪魔して半田付は等を用いた気密封止
ができない。
の平面図および断面構造図である。第６図ａ）は高周波
用パッケージに半導体チップ３をダイスボンドした状態
である。半導体チップ３としてはＧａＡｓ等を用いた整
合回路を基板上に一体形成したモノリシックアンプを用
いることが多い。第６図ａ）においてセラミック基板１
上には高周波信号の人力及び出力用として信号線８がマ
イクロストリップ線路で形成される。この場合、セラミ
ック基板ｌの反対主面側は全面に第１グランド２なるメ
タルが蒸着等の方法で形成されている。半導体チップ３
の対応する電極と信号線８は、ボンディングワイヤー４
を用いて相互に接続される。他方、高周波信号の信号線
路とは別に半導体チップ３に電源を与えるためにバイア
ス線９が設けられており、この線も同様にボンディング
ワイヤー４を用いて半導体チップ３と接続される。それ
ぞれの線路からは外部回路との接続のためリードが引き
だされており信号線８からは信号線リード１２が、また
バイアス線９からはバイアス線リード１３が、さらにセ
ラミック基板ｌの主面側に位置する第２グランド７から
はグランドリード１４が引き出されている。第６図ｂ）
は第６図ａ）のｃ−ｃ’線における断面構造図を示して
おり、半導体チップ３と信号線８がボンディングワイヤ
ー４を介して相互に接続されている。又、セラミック基
板１の反対主面側全面は第１グランド２である。第６図
に示した従来の高周波用パッケージにおいては、セラミ
ック基板ｌの反対主面側は全面に第１グランド２が、ま
た主面側には第２グランド７が形成されているので接地
電位の浮き上がりはないものの、すべての信号線及びそ
のリードはセラミック基板ｌの主面側にありこれらの信
号線及びリードが邪魔して半田付は等を用いた気密封止
ができない。
さらに、裏面に位置する第１グランド２と表面の第２グ
ランド７を相互に接続するために内側をメツキ処理した
バイアホール１５を用いているがこのバイアホール１５
を封止していないためセラミック基板ｌの半導体チップ
３０面にキャップができたとしても気密封止ができない
のである。又、外部接続用のリードがセラミック基板１
の主面側から引き出されているためプリント基板等に従
来の高周波用パッケージを実装する場合、セラミック基
板ｌの厚さ分だけ断差が発生するのでリードが下側に曲
がらないとプリント基板上のパターンと接触しない等の
問題が発生していた。
ランド７を相互に接続するために内側をメツキ処理した
バイアホール１５を用いているがこのバイアホール１５
を封止していないためセラミック基板ｌの半導体チップ
３０面にキャップができたとしても気密封止ができない
のである。又、外部接続用のリードがセラミック基板１
の主面側から引き出されているためプリント基板等に従
来の高周波用パッケージを実装する場合、セラミック基
板ｌの厚さ分だけ断差が発生するのでリードが下側に曲
がらないとプリント基板上のパターンと接触しない等の
問題が発生していた。
第７図は、第６図ａ）に示したバイアホール１５の部分
の断面図を示しており、裏面に位置する第１グランド２
と表面の第２グランド７とがメツキ部１６により相互に
接続されているものの、気密封止ができない様子を示し
ている。
の断面図を示しており、裏面に位置する第１グランド２
と表面の第２グランド７とがメツキ部１６により相互に
接続されているものの、気密封止ができない様子を示し
ている。
発明が解決しようとする問題点
第７図に示した従来の高周波用パッケージにおいては、
すべての信号線及びそのリードはセラミック基板１の主
面側にありこれらの信号線及びリードが邪魔して半田付
は等を用いた気密封止ができない。従って半導体素子の
信頼性を確保することは非常に困難となっていた。ざら
に、外部接続用のリードがセラミック基板１の主面側か
ら引き出されているためプリント基板等に従来の高周波
用パッケージを実装する場合、セラミック基板１の厚さ
分だけ断差が発生するのでリードが下側に曲がらないと
プリント基板上のパターンと接触しない等の問題が発生
していた。このリードがパッケージ端部ですぐにプリン
ト基板上のパターンと接触しない問題は高周波になると
特に問題でインピーダンスがこれにより変化したりグラ
ンドとの閏にインダクタンスを含むことで利得が低下す
るなどの問題が発生していた。
すべての信号線及びそのリードはセラミック基板１の主
面側にありこれらの信号線及びリードが邪魔して半田付
は等を用いた気密封止ができない。従って半導体素子の
信頼性を確保することは非常に困難となっていた。ざら
に、外部接続用のリードがセラミック基板１の主面側か
ら引き出されているためプリント基板等に従来の高周波
用パッケージを実装する場合、セラミック基板１の厚さ
分だけ断差が発生するのでリードが下側に曲がらないと
プリント基板上のパターンと接触しない等の問題が発生
していた。このリードがパッケージ端部ですぐにプリン
ト基板上のパターンと接触しない問題は高周波になると
特に問題でインピーダンスがこれにより変化したりグラ
ンドとの閏にインダクタンスを含むことで利得が低下す
るなどの問題が発生していた。
本発明は、かかる点に鑑みてなされたもので、気密封止
ができ信頼性が高く、リードの折れ曲がりが少なくグラ
ンドとの間にインダクタンスを含むことのない優れた高
周波用パッケージを提供することを目的としている。
ができ信頼性が高く、リードの折れ曲がりが少なくグラ
ンドとの間にインダクタンスを含むことのない優れた高
周波用パッケージを提供することを目的としている。
問題点を解決するための手段
本発明は、マイクロストリップ線路の形成された誘電体
基板の反対主面側のほぼ全面に位置する接地電極に半導
体チップを固着するとともに、反対主面側に位置し接地
電極とは絶縁された島状の接続領域と主面側に位置する
信号線路とを電気的につなぐ、誘電体基板に形成された
貫通孔を金属で埋め込んだ相互接続部を形成し１．この
相互接続部を介して誘電体基板の反対主面側に位置する
半導体チップの対応する端子と誘電体基板の主面側に位
置する信号線路とを相互に接続し、半導体チップの位置
する反対主面側において導電性を有するキャップを用い
て半導体チップを封止し、リードを誘電体基板の主面側
に設ける構成とする。
基板の反対主面側のほぼ全面に位置する接地電極に半導
体チップを固着するとともに、反対主面側に位置し接地
電極とは絶縁された島状の接続領域と主面側に位置する
信号線路とを電気的につなぐ、誘電体基板に形成された
貫通孔を金属で埋め込んだ相互接続部を形成し１．この
相互接続部を介して誘電体基板の反対主面側に位置する
半導体チップの対応する端子と誘電体基板の主面側に位
置する信号線路とを相互に接続し、半導体チップの位置
する反対主面側において導電性を有するキャップを用い
て半導体チップを封止し、リードを誘電体基板の主面側
に設ける構成とする。
作用
本発明は上記した構成により、半導体チップの位置する
反対主面側のほぼ全面に形成された接地電極側で接地電
極と同電位となる導電性キャップを用いて気密封止でき
るので半導体素子の信頼性を低下させることがない、ま
た、リードは主面側より取り出すのでパッケージ端部で
すぐにプリント基板上のパターンと接触できリードの折
れ曲が虻がなくグランドとの間にインダクタンスを含む
こともない。
反対主面側のほぼ全面に形成された接地電極側で接地電
極と同電位となる導電性キャップを用いて気密封止でき
るので半導体素子の信頼性を低下させることがない、ま
た、リードは主面側より取り出すのでパッケージ端部で
すぐにプリント基板上のパターンと接触できリードの折
れ曲が虻がなくグランドとの間にインダクタンスを含む
こともない。
実施例
第１図は、本発明の高周波用パッケージの一実施例を示
す裏面図及び表面図である。
す裏面図及び表面図である。
第１図ａ）に示した裏面図において、セラミック基板１
の裏面側にはほぼ全面に第１グランド２が形成されてい
るとともに半導体チップ３がマウントされる。セラミッ
ク基板ｌの裏面側には島状のボンディング領域６が第１
グランド２と絶縁されて形成されその中央部にはセラミ
ック基板ｌの貫通孔であるバイアホールに金属を埋め込
んだ相互接続部５が設けられている。この相互接続部５
により裏面の電極と表面の電極とが相互に電気的につな
がる。半導体チップ３の対応する電極゛と島状のボンデ
ィング領域６とはボンディングワイヤー４を用いて接続
され、人出力信号及びＤＣバイアスが半導体チップ３に
供給される。
の裏面側にはほぼ全面に第１グランド２が形成されてい
るとともに半導体チップ３がマウントされる。セラミッ
ク基板ｌの裏面側には島状のボンディング領域６が第１
グランド２と絶縁されて形成されその中央部にはセラミ
ック基板ｌの貫通孔であるバイアホールに金属を埋め込
んだ相互接続部５が設けられている。この相互接続部５
により裏面の電極と表面の電極とが相互に電気的につな
がる。半導体チップ３の対応する電極゛と島状のボンデ
ィング領域６とはボンディングワイヤー４を用いて接続
され、人出力信号及びＤＣバイアスが半導体チップ３に
供給される。
第１図ｂ）に示した表面図において、セラミック基板ｌ
の表面の第２グランド７は相互接続部５を介してセラミ
ック基板１の裏面側の第１グランド２とつながっている
。同様に信号線８及びバイアス線９は、相互接続部５を
介してセラミック基板ｌの裏面側の島状のボンディング
領域６の対応する電極につながっている。
の表面の第２グランド７は相互接続部５を介してセラミ
ック基板１の裏面側の第１グランド２とつながっている
。同様に信号線８及びバイアス線９は、相互接続部５を
介してセラミック基板ｌの裏面側の島状のボンディング
領域６の対応する電極につながっている。
第１図に示した構成にすることで半導体チップ３の位置
するセラミック基板ｌの裏面側にはほぼ全面に第１グラ
ンド２が広がっており導電性キャップを用いて半導体チ
ップを気密封止することが可能となる。またセラミック
基板ｌの裏面側にはほぼ全面に第１グランド２が広がっ
ているので接地電位がインダクタンスにより浮き上がる
こともない。さらにセラミック基板１の表面側の信号線
及びバイアス線は、セラミック基板ｌの裏面側のほぼ全
面に第１グランド２が広がっているのでマイクロストリ
ップ線路として構成できインピーダンスの乱れを最小限
に抑えることができる。
するセラミック基板ｌの裏面側にはほぼ全面に第１グラ
ンド２が広がっており導電性キャップを用いて半導体チ
ップを気密封止することが可能となる。またセラミック
基板ｌの裏面側にはほぼ全面に第１グランド２が広がっ
ているので接地電位がインダクタンスにより浮き上がる
こともない。さらにセラミック基板１の表面側の信号線
及びバイアス線は、セラミック基板ｌの裏面側のほぼ全
面に第１グランド２が広がっているのでマイクロストリ
ップ線路として構成できインピーダンスの乱れを最小限
に抑えることができる。
第２図は、第１図に示した本発明の高周波用パッケージ
の断面構造図を示している。第２図ａ）は第１図ａ）の
Ａ−Ａ’線における断面構造図、第２図ｂ）は第１図ｂ
）のＢ−Ｂ’線における断面構造図である。第２図ａ）
に示すようにセラミック基板ｌの表面側の信号線８は、
セラミック基板ｌを貫通する相互接続部５、ボンディン
グ領域６、ボンディングワイヤー４を経由して半導体チ
ップ３につながっている。また第２図ｂ）に示すように
信号線８は第１グランド２との間でマイクロストリップ
線路を構成するので例えば特性インピーダンスとして５
０オームの→イクロストリップ線路となるように信号線
８の幅を決めてやれば前述したようにインピーダンスの
乱れを最小限に抑えることができる。
の断面構造図を示している。第２図ａ）は第１図ａ）の
Ａ−Ａ’線における断面構造図、第２図ｂ）は第１図ｂ
）のＢ−Ｂ’線における断面構造図である。第２図ａ）
に示すようにセラミック基板ｌの表面側の信号線８は、
セラミック基板ｌを貫通する相互接続部５、ボンディン
グ領域６、ボンディングワイヤー４を経由して半導体チ
ップ３につながっている。また第２図ｂ）に示すように
信号線８は第１グランド２との間でマイクロストリップ
線路を構成するので例えば特性インピーダンスとして５
０オームの→イクロストリップ線路となるように信号線
８の幅を決めてやれば前述したようにインピーダンスの
乱れを最小限に抑えることができる。
第３図は本発明の高周波用パッケージを金属キャップを
用いて気密封止した状態の断面構造図である。金属キャ
ップ１０と第１グランド２とは半田１１を用いて相互に
接続され気密封止される。
用いて気密封止した状態の断面構造図である。金属キャ
ップ１０と第１グランド２とは半田１１を用いて相互に
接続され気密封止される。
第３図では金属キャップの実施例を示したがセラミック
の表面に金属を被服させたものでも同様の効果がある。
の表面に金属を被服させたものでも同様の効果がある。
第４図は本発明の高周波用パッケージにプリント板等へ
の接続を容易にするため引き出し用のリードを付加した
実施例の表面図である。第４図において信号線８には信
号線リード１２が、バイアス線９にはバイアス線リード
１３が、第２グランド７にはグランドリード１４がそれ
ぞれ付けられプリント板への接続を容易にする。プリン
ト板への実装はリードの付いた面つまりセラミック基板
ｌの表面をプリント板に向けて行う。従ってリードの折
れ曲がりがなくグランドとの間にインダクタンスを含む
ことがない。
の接続を容易にするため引き出し用のリードを付加した
実施例の表面図である。第４図において信号線８には信
号線リード１２が、バイアス線９にはバイアス線リード
１３が、第２グランド７にはグランドリード１４がそれ
ぞれ付けられプリント板への接続を容易にする。プリン
ト板への実装はリードの付いた面つまりセラミック基板
ｌの表面をプリント板に向けて行う。従ってリードの折
れ曲がりがなくグランドとの間にインダクタンスを含む
ことがない。
第５図はセラミック基板ｌの貫通孔であるバイアホール
に金属を埋め込んだ相互接続部５の断面図である。第５
図に示すように貫通孔であるバイアホールは完全に金属
で埋め込まれており気密性は全く問題ない。バイアホー
ルへの金属の埋め込みはタングステンを用いてセラミッ
クと同時焼結して行うか、セラミックだけ焼結した後に
金属の棒を埋め込んで形成しても良い。
に金属を埋め込んだ相互接続部５の断面図である。第５
図に示すように貫通孔であるバイアホールは完全に金属
で埋め込まれており気密性は全く問題ない。バイアホー
ルへの金属の埋め込みはタングステンを用いてセラミッ
クと同時焼結して行うか、セラミックだけ焼結した後に
金属の棒を埋め込んで形成しても良い。
発明の効果
以上述べてきた様に、本発明により次の効果がもたらさ
れる。
れる。
（１）半導体チップの位置するセラミック基板の裏面側
にはほぼ全面にグランド電極が広がっており導電性キャ
ップを用いて半導体チップを気密封止することが可能と
なり信頼性を向上することができる。
にはほぼ全面にグランド電極が広がっており導電性キャ
ップを用いて半導体チップを気密封止することが可能と
なり信頼性を向上することができる。
（２）セラミック基板の裏面側のほぼ全面にグランド電
極が広がっているので接地電位がインダクタンスにより
浮き上がることがない。
極が広がっているので接地電位がインダクタンスにより
浮き上がることがない。
（３）信号線及びバイアス線は、セラミック基板の裏面
のほぼ全面に広がっているグランド電極との間でマイク
ロストリップ線路を構成でき、インピーダンスの乱れを
最小限に抑えることができる。
のほぼ全面に広がっているグランド電極との間でマイク
ロストリップ線路を構成でき、インピーダンスの乱れを
最小限に抑えることができる。
（４）リードの折れ曲がりがなくグランドとの間にイン
ダクタンスを含むことがない。
ダクタンスを含むことがない。
第１図ａ）及びｂ）は本発明の高周波用パッケージの実
施例の裏面図及び表面図、 第２図ａ）は第１図ａ）の
Ａ−Ａ’線における断面構造図、第２図ｂ）は第１図ｂ
）のＢ−Ｂ’線における断面構造図、第３図は金属キャ
ップを用いて気密封止した状態の断面構造図、第４図は
引き出し用のリードを付加した本発明の高周波用パッケ
ージの実施例の表面図、第５図は相互接続部の断面図、
第６図ａ）は従来の高周波用パッケージの平面図、 第
６図ｂ）は第６図ａ）のｃ−ｃ’線における断面構造図
、第７図は第６図のパイヤホール部の断面図である。 １・・・セラミック基板、２・・・第１グランド、３・
・・半導体チップ、４・・・ボンディングワイヤー、５
・・・相互接続部、６・・・ボンディング領域、７・・
・第２グランド、８・・・信号線、９・・・バイアス線
、１０・・・金属キャップ、１１・・・半田、１２・・
・信号線リード、１３・争φバイアス線リード、１４・
・・グランドリード、１５・・・バイアホール。 代理人の氏名 弁理士 中尾敏男 はか１名第’ ｒｌ
！Ｊ（１） 第２図 α） ！セラミック１４表 ｂ） ５相五接繞部 第 ３ 図 第５図 ７ｔラミヅク基妖 ７名ｚｉランド第６図 ａ） 第７図 １５バイ？ホール
施例の裏面図及び表面図、 第２図ａ）は第１図ａ）の
Ａ−Ａ’線における断面構造図、第２図ｂ）は第１図ｂ
）のＢ−Ｂ’線における断面構造図、第３図は金属キャ
ップを用いて気密封止した状態の断面構造図、第４図は
引き出し用のリードを付加した本発明の高周波用パッケ
ージの実施例の表面図、第５図は相互接続部の断面図、
第６図ａ）は従来の高周波用パッケージの平面図、 第
６図ｂ）は第６図ａ）のｃ−ｃ’線における断面構造図
、第７図は第６図のパイヤホール部の断面図である。 １・・・セラミック基板、２・・・第１グランド、３・
・・半導体チップ、４・・・ボンディングワイヤー、５
・・・相互接続部、６・・・ボンディング領域、７・・
・第２グランド、８・・・信号線、９・・・バイアス線
、１０・・・金属キャップ、１１・・・半田、１２・・
・信号線リード、１３・争φバイアス線リード、１４・
・・グランドリード、１５・・・バイアホール。 代理人の氏名 弁理士 中尾敏男 はか１名第’ ｒｌ
！Ｊ（１） 第２図 α） ！セラミック１４表 ｂ） ５相五接繞部 第 ３ 図 第５図 ７ｔラミヅク基妖 ７名ｚｉランド第６図 ａ） 第７図 １５バイ？ホール
Claims (3)
- （１）マイクロストリップ線路の形成された誘電体基板
の反対主面側のほぼ全面に位置する接地電極に半導体チ
ップを固着するとともに、反対主面側に位置し接地電極
とは絶縁された島状の接続領域と主面側に位置する信号
線路とを電気的につなぐ、前記誘電体基板に形成された
貫通孔を金属で埋め込んだ相互接続部を形成し、この相
互接続部を介して誘電体基板の反対主面側に位置する半
導体チップの対応する端子と誘電体基板の主面側に位置
する信号線路とを相互に接続し、半導体チップの位置す
る反対主面側において接地電極と同電位となるキャップ
を用いて半導体チップを封止することを特徴とする高周
波用パッケージ。 - （２）誘電体基板としてアルミナを、貫通孔に埋め込む
金属としてタングステンを用いることを特徴とする特許
請求の範囲第１項記載の高周波用パッケージ。 - （３）誘電体基板の主面側に位置する信号線路が外部引
き出し用リードを有していることを特徴とする特許請求
の範囲第１項記載の高周波用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284507A JPH01125959A (ja) | 1987-11-11 | 1987-11-11 | 高周波用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284507A JPH01125959A (ja) | 1987-11-11 | 1987-11-11 | 高周波用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01125959A true JPH01125959A (ja) | 1989-05-18 |
Family
ID=17679401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284507A Pending JPH01125959A (ja) | 1987-11-11 | 1987-11-11 | 高周波用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01125959A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0313746U (ja) * | 1989-06-26 | 1991-02-12 | ||
| FR2699330A1 (fr) * | 1992-12-11 | 1994-06-17 | Mitsubishi Electric Corp | Boîtier pour circuit intégré à haute fréquence. |
| JPH11251488A (ja) * | 1998-03-05 | 1999-09-17 | Sumitomo Metal Electronics Devices Inc | セラミックパッケージ |
| CN103909038A (zh) * | 2013-01-07 | 2014-07-09 | 通用电气公司 | 浸渍涂层装置及应用该装置制备电极的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182250A (ja) * | 1982-04-16 | 1983-10-25 | Mitsubishi Electric Corp | 半導体装置 |
-
1987
- 1987-11-11 JP JP62284507A patent/JPH01125959A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182250A (ja) * | 1982-04-16 | 1983-10-25 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0313746U (ja) * | 1989-06-26 | 1991-02-12 | ||
| FR2699330A1 (fr) * | 1992-12-11 | 1994-06-17 | Mitsubishi Electric Corp | Boîtier pour circuit intégré à haute fréquence. |
| JPH11251488A (ja) * | 1998-03-05 | 1999-09-17 | Sumitomo Metal Electronics Devices Inc | セラミックパッケージ |
| CN103909038A (zh) * | 2013-01-07 | 2014-07-09 | 通用电气公司 | 浸渍涂层装置及应用该装置制备电极的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5158911A (en) | Method for interconnection between an integrated circuit and a support circuit, and integrated circuit adapted to this method | |
| US11424196B2 (en) | Matching circuit for integrated circuit die | |
| US5225709A (en) | Package having a structure for stabilizing and/or impedance-matching a semiconductor IC device accommodated therein | |
| JPH0321089B2 (ja) | ||
| JPH04336702A (ja) | パッケージ | |
| JP2001168234A (ja) | 半導体チップ用の接地平面 | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| US5465007A (en) | High frequency transistor with reduced parasitic inductance | |
| US6529105B1 (en) | Process and device for bonding two millimeter elements | |
| JPH02198158A (ja) | 半導体装置 | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| US6239400B1 (en) | Method and device for connecting two millimeter elements | |
| JPS61100001A (ja) | 高周波回路装置 | |
| JP2520511B2 (ja) | 高周波半導体装置 | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JP2004153165A (ja) | 半導体素子収納用パッケージ及びその実装構造 | |
| JPS62269349A (ja) | 半導体装置 | |
| JPH05347324A (ja) | 半導体パッケージ | |
| JP2001308226A (ja) | 半導体装置 | |
| JPS60178704A (ja) | 膜回路型半導体装置 | |
| JP2791301B2 (ja) | マイクロ波集積回路及びマイクロ波回路装置 | |
| JPH0427170Y2 (ja) | ||
| JPS6045044A (ja) | Ｉｃパツケ−ジ | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH0468701A (ja) | Ｉｃパッケージ |