JPH01143502A - マイクロ波集積回路 - Google Patents
マイクロ波集積回路Info
- Publication number
- JPH01143502A JPH01143502A JP62302250A JP30225087A JPH01143502A JP H01143502 A JPH01143502 A JP H01143502A JP 62302250 A JP62302250 A JP 62302250A JP 30225087 A JP30225087 A JP 30225087A JP H01143502 A JPH01143502 A JP H01143502A
- Authority
- JP
- Japan
- Prior art keywords
- ground electrode
- microstrip line
- mmic
- via hole
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000919 ceramic Substances 0.000 abstract description 24
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 239000011093 chipboard Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Wire Bonding (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は１チツプモノリシックマイクロ波集積回路を含
むマイクロ波集積回路に関するものである。
むマイクロ波集積回路に関するものである。
従来の技術
マイクロ波回路に於て、マイクロ波用トランジースタと
、マイクロ波ストリップ線路、及び金属と絶縁体で構成
したＭｒＭキャパシタなどで構成したマイクロ波集積回
路を、ガリウムひ素（以下ＧａＡｓ）半導体結晶などの
基板上にモノリシックに集積化するモノリシックマイク
ロ波集積回路（以下 ＭＭＩＣ）は数ＧＨｚ以上のマイ
クロ波を扱う集積回路においては、小型、高信頼性、低
価格などの点で大きな利点である。このためマイクロ波
を用いた衛星放送などの一般民生機器にもひろく応用が
考えられるため、研究開発が協力に進められている。こ
の様なＭＭＩＣ技術の利用において、所定のマイクロ波
の回路を完全に１チツプ化することは、フィルター回路
など占有面積の大きな回路を多く含むために、かえって
半導体面積の利用効率が下がるために得策ではない、そ
のため、マイクロ波回路の所定の一部をＭＭＩＣ化して
、その他の回路はアルミナセラミックあるいは、プリン
ト基板上に構成し、ＭＭＩＣもそれら基板上にマウント
したＭＭＩＣを含んだマイクロ波集積回路として用いる
ことがか考えられている。
、マイクロ波ストリップ線路、及び金属と絶縁体で構成
したＭｒＭキャパシタなどで構成したマイクロ波集積回
路を、ガリウムひ素（以下ＧａＡｓ）半導体結晶などの
基板上にモノリシックに集積化するモノリシックマイク
ロ波集積回路（以下 ＭＭＩＣ）は数ＧＨｚ以上のマイ
クロ波を扱う集積回路においては、小型、高信頼性、低
価格などの点で大きな利点である。このためマイクロ波
を用いた衛星放送などの一般民生機器にもひろく応用が
考えられるため、研究開発が協力に進められている。こ
の様なＭＭＩＣ技術の利用において、所定のマイクロ波
の回路を完全に１チツプ化することは、フィルター回路
など占有面積の大きな回路を多く含むために、かえって
半導体面積の利用効率が下がるために得策ではない、そ
のため、マイクロ波回路の所定の一部をＭＭＩＣ化して
、その他の回路はアルミナセラミックあるいは、プリン
ト基板上に構成し、ＭＭＩＣもそれら基板上にマウント
したＭＭＩＣを含んだマイクロ波集積回路として用いる
ことがか考えられている。
第６図に従来技術による複数のＭＭＩＣを含んだマイク
ロ波集積回路を示す、第６図（ａ）は従来技術によるマ
イクロ波集積回路で、６０１はセラミック基板、６０２
．６０３はＭＭＩＣチップ、６０４〜６０６はセラミッ
ク基板上の電極パターン、およびマイクロストリップ線
路である０図から分かる様に、ＭＭＩＣチップは接地電
極６０４上にハンダなどで固定され、ＭＭＩＣの入出力
信号電極にはセラミック基板上のマイクロストリップ線
路６０６からボンディングワイヤーによって接続される
。第６図（ｂ）に従来技術によるボンディングワイヤー
によるＭＭＩＣの入出力電極の接続方法の拡大断面図を
示す、６０４．６０６はそれぞれセラミック基板上の接
地電極、およびマイクロストリップ線路で、６０７はＭ
ＭＩＣチップ、６０８はＭＭＩＣチップ上のマイクロス
トリップ線路で、６０９はセラミック基板裏面の接地電
極、６１０はボンディングワイヤーで、６１１はセラミ
ック基板のバイヤホールである。マイクロストリップ線
路６０６は接地電極６０９との間で所定の特性インピー
ダンスをもち、ＭＭＩＣ上のマイクロストリップ線路６
０８は接地電極６０４とのあいだで伝送線路を形成しそ
れらをボンディングワイヤーで接続する方法である。
ロ波集積回路を示す、第６図（ａ）は従来技術によるマ
イクロ波集積回路で、６０１はセラミック基板、６０２
．６０３はＭＭＩＣチップ、６０４〜６０６はセラミッ
ク基板上の電極パターン、およびマイクロストリップ線
路である０図から分かる様に、ＭＭＩＣチップは接地電
極６０４上にハンダなどで固定され、ＭＭＩＣの入出力
信号電極にはセラミック基板上のマイクロストリップ線
路６０６からボンディングワイヤーによって接続される
。第６図（ｂ）に従来技術によるボンディングワイヤー
によるＭＭＩＣの入出力電極の接続方法の拡大断面図を
示す、６０４．６０６はそれぞれセラミック基板上の接
地電極、およびマイクロストリップ線路で、６０７はＭ
ＭＩＣチップ、６０８はＭＭＩＣチップ上のマイクロス
トリップ線路で、６０９はセラミック基板裏面の接地電
極、６１０はボンディングワイヤーで、６１１はセラミ
ック基板のバイヤホールである。マイクロストリップ線
路６０６は接地電極６０９との間で所定の特性インピー
ダンスをもち、ＭＭＩＣ上のマイクロストリップ線路６
０８は接地電極６０４とのあいだで伝送線路を形成しそ
れらをボンディングワイヤーで接続する方法である。
しかしながら、第６図に示すように、従来技術によるＭ
ＭＩＣのマウント方法では、この２本のマイクロストリ
ップ線路を特性インピーダンスが異なったボンディング
ワイヤーで接続するためにマイクロ波の反射の原因とな
る。またボンディングワイヤーの長さにばらつきが出る
ため特性が設計値より変動してしまうことが多い、更に
また、振動、加速度などによって接続されたボンディン
グワイヤーが剥離されてしまう場合もあり、使用状態使
用機器によってはマイクロ波回路の信頼性を著しく下げ
てしまう。
ＭＩＣのマウント方法では、この２本のマイクロストリ
ップ線路を特性インピーダンスが異なったボンディング
ワイヤーで接続するためにマイクロ波の反射の原因とな
る。またボンディングワイヤーの長さにばらつきが出る
ため特性が設計値より変動してしまうことが多い、更に
また、振動、加速度などによって接続されたボンディン
グワイヤーが剥離されてしまう場合もあり、使用状態使
用機器によってはマイクロ波回路の信頼性を著しく下げ
てしまう。
発明が解決しようとする問題点
本発明が解決しようとする問題点は従来技術によるＭＭ
ＩＣのマウント方法では、特性インピーダンスが異なっ
たボンディングワイヤーで接続するためにマイクロ波の
反射の原因となる。またボンディングワイヤーの長さに
ばらつきが出るため特性が設計値より変動してしまうこ
とが多い、更にまた、振動、加速度などによって接続さ
れたボンディングワイヤーが剥離されてしまう場合もあ
り、使用状態使用機器によってはマイクロ波回路の信頼
性を著しく下げてしまうなどのボンディングワイヤーに
起因した問題点である。
ＩＣのマウント方法では、特性インピーダンスが異なっ
たボンディングワイヤーで接続するためにマイクロ波の
反射の原因となる。またボンディングワイヤーの長さに
ばらつきが出るため特性が設計値より変動してしまうこ
とが多い、更にまた、振動、加速度などによって接続さ
れたボンディングワイヤーが剥離されてしまう場合もあ
り、使用状態使用機器によってはマイクロ波回路の信頼
性を著しく下げてしまうなどのボンディングワイヤーに
起因した問題点である。
問題点を解決するための手段
本発明による問題点を解決するための方法は、マイクロ
ストリップ線路を有したＭＭＩＣと、誘電体基板上に形
成されたマイクロストリップ線路を有し、前記誘電体基
板裏面に接地電極を有し、しかも前記誘電体基板に形成
されたバイヤホールを介して誘電体基板上に接地電極を
有したマイクロ波集積回路において、 前記ＭＭＩＣが
前記半導体基板表面上のマイクロストリップ線路の入出
力端に前記半導体基板を貫通するバイヤホールを有し、
しかも前記半導体基板の裏面に接地電極と前記接地電極
と電気的に絶縁された島状の電極を有し、しかも前記半
導体基板表面上のマイクロストリップ線路が前記バイヤ
ホールを介して前記接地電極と電気的に絶縁された島状
の電極と電気的に接続されたＭＭＩＣを用いることであ
り、このＭＭＩＣの前期接地電極と電気的に絶縁された
島状の電極が、前記マイクロ波集積回路の前記誘電体基
板上に形成されたマイクロストリップ線路に接続し、さ
らにこのＭＭＩＣの前期接地電極と電気的に絶縁された
島状の電極と、前記誘電体基板上に形成されたマイクロ
ストリップ線路との接続箇所の最も近傍の前記誘電体基
板上の接地電極の前記接続箇所との最短距離位置に前記
誘電体基板裏面の接地電極とのバイヤホールを位置させ
ることである。
ストリップ線路を有したＭＭＩＣと、誘電体基板上に形
成されたマイクロストリップ線路を有し、前記誘電体基
板裏面に接地電極を有し、しかも前記誘電体基板に形成
されたバイヤホールを介して誘電体基板上に接地電極を
有したマイクロ波集積回路において、 前記ＭＭＩＣが
前記半導体基板表面上のマイクロストリップ線路の入出
力端に前記半導体基板を貫通するバイヤホールを有し、
しかも前記半導体基板の裏面に接地電極と前記接地電極
と電気的に絶縁された島状の電極を有し、しかも前記半
導体基板表面上のマイクロストリップ線路が前記バイヤ
ホールを介して前記接地電極と電気的に絶縁された島状
の電極と電気的に接続されたＭＭＩＣを用いることであ
り、このＭＭＩＣの前期接地電極と電気的に絶縁された
島状の電極が、前記マイクロ波集積回路の前記誘電体基
板上に形成されたマイクロストリップ線路に接続し、さ
らにこのＭＭＩＣの前期接地電極と電気的に絶縁された
島状の電極と、前記誘電体基板上に形成されたマイクロ
ストリップ線路との接続箇所の最も近傍の前記誘電体基
板上の接地電極の前記接続箇所との最短距離位置に前記
誘電体基板裏面の接地電極とのバイヤホールを位置させ
ることである。
作用
本発明の作用を第１図及び第２図を用いて説明する。第
１図において１０１はＭＭＩＣの半導体チップで、１０
２はＭＭＩＣを登載するマイクロ波回路のためのセラミ
ック基板で、１０３はＭＭＩＣチップ上のマイクロスト
リップ線路で、１０４はセラミック基板上のマイクロス
トリップ線路で、１０５はセラミック基板上の接地電極
で、１０６はセラミック基板の裏面接地電極である。ま
た１０８はセラミック基板の上面の接地電極２０３と、
裏面の接地電極１０６を接続するバイヤホールである。
１図において１０１はＭＭＩＣの半導体チップで、１０
２はＭＭＩＣを登載するマイクロ波回路のためのセラミ
ック基板で、１０３はＭＭＩＣチップ上のマイクロスト
リップ線路で、１０４はセラミック基板上のマイクロス
トリップ線路で、１０５はセラミック基板上の接地電極
で、１０６はセラミック基板の裏面接地電極である。ま
た１０８はセラミック基板の上面の接地電極２０３と、
裏面の接地電極１０６を接続するバイヤホールである。
また第２図において（ａ）は平面図で、（ｂ）は断面図
である。２０２はＭＭＩＣ基板裏面の接地電極で、２０
１はＭＭＩＣ基板裏面の接地電極と電気的に絶縁された
島状の電極である。
である。２０２はＭＭＩＣ基板裏面の接地電極で、２０
１はＭＭＩＣ基板裏面の接地電極と電気的に絶縁された
島状の電極である。
本発明によるマイクロ波集積回路では、ＭＭＩＣと接続
せれるべきセラミック基板上のマイクロストリップ線路
１０４は、ＭＭＩＣチップ１０１の基板裏面下に入り込
み、ＭＭＩＣチップ上のマイクロストリップ線路１０３
はバイヤホール１０７を介して接地電極と電気的に絶縁
された島状の電極２０１によって接続される。この様に
バイヤホールを用いることによって、それぞれのマイク
ロストリップ線路の接続は最短距離で行われ、しかもボ
ンディングワイヤーに比べ極端に小さなインダクタンス
を有しているためマイクロ波の伝搬特性が向上する。
せれるべきセラミック基板上のマイクロストリップ線路
１０４は、ＭＭＩＣチップ１０１の基板裏面下に入り込
み、ＭＭＩＣチップ上のマイクロストリップ線路１０３
はバイヤホール１０７を介して接地電極と電気的に絶縁
された島状の電極２０１によって接続される。この様に
バイヤホールを用いることによって、それぞれのマイク
ロストリップ線路の接続は最短距離で行われ、しかもボ
ンディングワイヤーに比べ極端に小さなインダクタンス
を有しているためマイクロ波の伝搬特性が向上する。
更にまた、接続箇所の特性インピーダンスの不整合も最
小にすることができることについて第２図を用いて更に
詳しく説明する。セラミック基板上のマイクロストリッ
プ線路１０４とＭＭＩＣチップ上のマイクロストリップ
線路１０３は先に説明したようにバイヤホール１０７に
よって接続されている。このときマイクロストリップ線
路１０４の特性インピーダンスはセラミック基板裏面の
接地電極１０８との間で決まり、またＭＭＩＣチップ上
のマイクロストリップ線路１０３の特性インピーダンス
はＭＭＩＣ基板裏面の接地電極２０２との間で決定され
る。一般に各々のマイクロストリップ線路の特性インピ
ーダンスは等しく設計されるため接続部によって特性イ
ンピーダンス変化はできるだけ小さいことが望まれる。
小にすることができることについて第２図を用いて更に
詳しく説明する。セラミック基板上のマイクロストリッ
プ線路１０４とＭＭＩＣチップ上のマイクロストリップ
線路１０３は先に説明したようにバイヤホール１０７に
よって接続されている。このときマイクロストリップ線
路１０４の特性インピーダンスはセラミック基板裏面の
接地電極１０８との間で決まり、またＭＭＩＣチップ上
のマイクロストリップ線路１０３の特性インピーダンス
はＭＭＩＣ基板裏面の接地電極２０２との間で決定され
る。一般に各々のマイクロストリップ線路の特性インピ
ーダンスは等しく設計されるため接続部によって特性イ
ンピーダンス変化はできるだけ小さいことが望まれる。
接続部の特性インピーダンスの変化を小さくするために
は、お互いのマイクロストリップ線路の最短距離での接
続に加えて、接地電極１０６と、接地電極２０２との接
続も最短距離で行う必要がある。これは第２図（ｂ）に
示す様にマイクロストリップ線路の接続箇所の近傍にセ
ラミック基板裏面の接地電極１０６とセラミック基板表
面の接地電極２０３を最短距離で接続するバイヤホール
１０８を位置させることによって実現できる。即ち、接
続部であるＭＭＩＣ裏面電極２０１に最も近い位置に接
地電極２０３と１０６の接続のためのバイヤホール１０
８を設けることである０本発明の場合には、第２図に示
す様にＭＭＩＣ上のマイクロストリップ線路１０３の直
下にバイヤホール１０８が有り、またこの位置が最適で
ある。これにより接地電極１０６との間で形成されるマ
イクロストリップ線路１０４は、接地電極２０２との間
で形成されるマイクロストリップ線路１０３はバイヤホ
ール１０７と１０８で特性インピーダンスの変化を最小
に抑えて接続できる。
は、お互いのマイクロストリップ線路の最短距離での接
続に加えて、接地電極１０６と、接地電極２０２との接
続も最短距離で行う必要がある。これは第２図（ｂ）に
示す様にマイクロストリップ線路の接続箇所の近傍にセ
ラミック基板裏面の接地電極１０６とセラミック基板表
面の接地電極２０３を最短距離で接続するバイヤホール
１０８を位置させることによって実現できる。即ち、接
続部であるＭＭＩＣ裏面電極２０１に最も近い位置に接
地電極２０３と１０６の接続のためのバイヤホール１０
８を設けることである０本発明の場合には、第２図に示
す様にＭＭＩＣ上のマイクロストリップ線路１０３の直
下にバイヤホール１０８が有り、またこの位置が最適で
ある。これにより接地電極１０６との間で形成されるマ
イクロストリップ線路１０４は、接地電極２０２との間
で形成されるマイクロストリップ線路１０３はバイヤホ
ール１０７と１０８で特性インピーダンスの変化を最小
に抑えて接続できる。
実施例
本発明の実施例を第３図と第４図を用いて説明する。第
３図はＭＭＩＣチップで、（−ａ ）はチップ表面で、
（ｂ）はチップ裏面である０本実施例の説明に当たって
ＭＭＩＣのチップ表面は第３図（ａ）に示される様に、
１本のマイクロストリップ線路１０７からなるものであ
るが、実際のＭＭＩＣのチップはこれと異なりトランジ
スタなどを含んだ複雑なものであるが、本発明の効果が
特にＭＭＩＣの表面の詳しい図面とは無関係であるため
図面を簡略化したものである。
３図はＭＭＩＣチップで、（−ａ ）はチップ表面で、
（ｂ）はチップ裏面である０本実施例の説明に当たって
ＭＭＩＣのチップ表面は第３図（ａ）に示される様に、
１本のマイクロストリップ線路１０７からなるものであ
るが、実際のＭＭＩＣのチップはこれと異なりトランジ
スタなどを含んだ複雑なものであるが、本発明の効果が
特にＭＭＩＣの表面の詳しい図面とは無関係であるため
図面を簡略化したものである。
第３図（ａ）、および（ｂ）において、１０１はＭＭＩ
ＣチップでＧａＡｓ半導体基板で、あつみが１５０μｍ
で、１０３はチップ基板表面上のマイクロストリップ線
路で幅５０Ｊｉｍあつみが２μｍで、金（Ａｕ）で形成
されたものである。１０７はバイヤホールである。２０
２はチップ基板裏面の接地電極で、２０１はチップ基板
裏面に設けられた、接地電極とは分離された電極で、基
板表面のマイクロストリップ線路端とバイヤホール１０
７を介して接続された裏面の入出力端子電極である。
ＣチップでＧａＡｓ半導体基板で、あつみが１５０μｍ
で、１０３はチップ基板表面上のマイクロストリップ線
路で幅５０Ｊｉｍあつみが２μｍで、金（Ａｕ）で形成
されたものである。１０７はバイヤホールである。２０
２はチップ基板裏面の接地電極で、２０１はチップ基板
裏面に設けられた、接地電極とは分離された電極で、基
板表面のマイクロストリップ線路端とバイヤホール１０
７を介して接続された裏面の入出力端子電極である。
第４図にＭＭＩＣチッ゛プのマイクロ波回路への接続方
法を説明する。１０４．２０３はそれぞれマイクロスト
リップ線路と接地電極である。マイクロストリップ線路
１０４の端に４０１に示すハンダボールを付け、接地電
極２０３上にも同様のハンダ４０２を付け、同図に示さ
れるようにＭＭＩＣチップを取り付け、約３００℃に加
熱することによって固定する。これによってマイクロス
トリップ線路１０４は、ＭＭＩＣ裏面の入出力電極２０
１に接続されバイヤホール１０７によってＭＭＩＣ上の
マイクロストリップ線路１０３に接続される。また接地
電極２０２．４０２も接続され、マイクロストリップ線
路の接続箇所の近傍にもうけられたバイヤホール１０８
によって特性インピーダンスの不整合を最小に、ＭＭＩ
Ｃを含むマイクロ波回路を構成できた。
法を説明する。１０４．２０３はそれぞれマイクロスト
リップ線路と接地電極である。マイクロストリップ線路
１０４の端に４０１に示すハンダボールを付け、接地電
極２０３上にも同様のハンダ４０２を付け、同図に示さ
れるようにＭＭＩＣチップを取り付け、約３００℃に加
熱することによって固定する。これによってマイクロス
トリップ線路１０４は、ＭＭＩＣ裏面の入出力電極２０
１に接続されバイヤホール１０７によってＭＭＩＣ上の
マイクロストリップ線路１０３に接続される。また接地
電極２０２．４０２も接続され、マイクロストリップ線
路の接続箇所の近傍にもうけられたバイヤホール１０８
によって特性インピーダンスの不整合を最小に、ＭＭＩ
Ｃを含むマイクロ波回路を構成できた。
第５図は本発明による他の実施例で、複数のＭＭＩＣチ
ップ５０２．５０３を含んだ、セラミック基板５０１に
構成したマイクロ波回路である。
ップ５０２．５０３を含んだ、セラミック基板５０１に
構成したマイクロ波回路である。
セラミック基板上でのマイクロストリップ線路５０６は
ボンディングワイヤーを用いることなくＭＭＩＣチップ
に接続されている。
ボンディングワイヤーを用いることなくＭＭＩＣチップ
に接続されている。
発明の効果
本発明によるマイクロ波回路では、ＭＭＩＣをボンディ
ングワイヤーを用いることなしにマイクロ波回路を構成
できるため、ＭＭＩＣの接続部の特性のバラツキを大幅
に改善でき、ＭＭＩＣの設計値どうりの特性をマイクロ
波回路の中で引き出すことができる。またマイクロスト
リップ線路などの接続が強固なものとなり振動、加速度
などによる接続不良を皆無にすることができた。更にま
た、本発明による構成によってＭＭＩＣの接続部の特性
インピーダンスの不整合を最小限に抑えることができる
ためＭＭＩＣの特性を損なうことなくマイクロ波回路を
構成することができる。
ングワイヤーを用いることなしにマイクロ波回路を構成
できるため、ＭＭＩＣの接続部の特性のバラツキを大幅
に改善でき、ＭＭＩＣの設計値どうりの特性をマイクロ
波回路の中で引き出すことができる。またマイクロスト
リップ線路などの接続が強固なものとなり振動、加速度
などによる接続不良を皆無にすることができた。更にま
た、本発明による構成によってＭＭＩＣの接続部の特性
インピーダンスの不整合を最小限に抑えることができる
ためＭＭＩＣの特性を損なうことなくマイクロ波回路を
構成することができる。
第１図は本発明によるＭＭＩＣ上の１イクロストリツプ
線路とセラミック基板上のマイクロストリップ線路との
接続部の斜視図、第２図（ａ）は本発明によるＭＭＩＣ
上のマイクロストリップ線路とセラミック基板上のマイ
クロストリップ線路との接続部の平面図、第２図（ｂ）
は第２図（ａ）のＡ−Ａ’線の断面図、第３図（ａ）は
本発明による第１の実施例のＭＭＩＣチップ表面図、第
３図（ｂ）はＭＭＩＣチップ裏面図、第４図は本発明に
よる第１の実施例のマイクロストリップ線路の接続方法
の説明図、第５図は本発明による第２の実施例の斜視図
、第６図（ａ）は従来技術によるＭＭＩＣを含むマイク
ロ波集積回路の斜視図、第６図（ｂ）は断面図である。 １０１・・・ＭＭＩＣチップ基板、１０２・・・セラミ
ック基板、１０３・・・ＭＭＩＣチップ上のマイクロス
トリップ線路、１０４・・・セラミック基板上のマイク
ロストリップ線路、１０５．１０６・・・接地電極、
１０７、１０８・・・バイヤホール、２０１・・・ＭＭ
ＩＣチップ基板裏面の入出力電極、２０２．２０３・・
・接地電極。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第 ２ 図 どａノ （ｂ） 第３図 （６乙） 第４図 第５図 妨
線路とセラミック基板上のマイクロストリップ線路との
接続部の斜視図、第２図（ａ）は本発明によるＭＭＩＣ
上のマイクロストリップ線路とセラミック基板上のマイ
クロストリップ線路との接続部の平面図、第２図（ｂ）
は第２図（ａ）のＡ−Ａ’線の断面図、第３図（ａ）は
本発明による第１の実施例のＭＭＩＣチップ表面図、第
３図（ｂ）はＭＭＩＣチップ裏面図、第４図は本発明に
よる第１の実施例のマイクロストリップ線路の接続方法
の説明図、第５図は本発明による第２の実施例の斜視図
、第６図（ａ）は従来技術によるＭＭＩＣを含むマイク
ロ波集積回路の斜視図、第６図（ｂ）は断面図である。 １０１・・・ＭＭＩＣチップ基板、１０２・・・セラミ
ック基板、１０３・・・ＭＭＩＣチップ上のマイクロス
トリップ線路、１０４・・・セラミック基板上のマイク
ロストリップ線路、１０５．１０６・・・接地電極、
１０７、１０８・・・バイヤホール、２０１・・・ＭＭ
ＩＣチップ基板裏面の入出力電極、２０２．２０３・・
・接地電極。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第 ２ 図 どａノ （ｂ） 第３図 （６乙） 第４図 第５図 妨
Claims (1)
- 半導体基板の表面上に少なくともマイクロストリップ
線路を含むマイクロ波回路を集積した１チップマイクロ
波集積回路回路と、誘電体基板上に形成されたマイクロ
ストリップ線路と少なくとも有し、前記誘電体基板裏面
に接地電極を有し、前記誘電体基板に形成されたバイヤ
ホールを介して誘電体基板上に接地電極を有したマイク
ロ波集積回路において、前記１チップマイクロ波集積回
路が前記半導体基板表面上のマイクロストリップ線路の
入出力端に前記半導体基板を貫通するバイヤホールを有
し、前記半導体基板の裏面に接地電極と前記接地電極と
電気的に絶縁された島状の電極を有し、前記半導体基板
表面上のマイクロストリップ線路が前記バイヤホールを
介して前記接地電極と電気的に絶縁された島状の電極と
電気的に接続された１チップマイクロ波集積回路でり、
前記１チップマイクロ波集積回路の前期接地電極と電気
的に絶縁された島状の電極が、前記マイクロ波集積回路
の前記誘電体基板上に形成されたマイクロストリップ線
路に接続され、前記１チップマイクロ波集積回路の前期
接地電極と電気的に絶縁された島状の電極と、前記誘電
体基板上に形成されたマイクロストリップ線路との接続
箇所の最も近傍の前記誘電体基板上の接地電極の前記接
続箇所との最短距離位置に前記誘電体基板裏面の接地電
極とのバイヤホールを有していることを特徴とするマイ
クロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62302250A JPH01143502A (ja) | 1987-11-30 | 1987-11-30 | マイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62302250A JPH01143502A (ja) | 1987-11-30 | 1987-11-30 | マイクロ波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01143502A true JPH01143502A (ja) | 1989-06-06 |
Family
ID=17906754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62302250A Pending JPH01143502A (ja) | 1987-11-30 | 1987-11-30 | マイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01143502A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0472357A2 (en) * | 1990-08-22 | 1992-02-26 | Mitsubishi Denki Kabushiki Kaisha | A semiconductor integrated circuit |
| JPH06204276A (ja) * | 1992-08-31 | 1994-07-22 | Hewlett Packard Co <Hp> | 集積回路実装システム |
| JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
| JP2006215440A (ja) * | 2005-02-07 | 2006-08-17 | Opnext Japan Inc | 光変調器モジュール |
-
1987
- 1987-11-30 JP JP62302250A patent/JPH01143502A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0472357A2 (en) * | 1990-08-22 | 1992-02-26 | Mitsubishi Denki Kabushiki Kaisha | A semiconductor integrated circuit |
| US5170235A (en) * | 1990-08-22 | 1992-12-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit |
| JPH06204276A (ja) * | 1992-08-31 | 1994-07-22 | Hewlett Packard Co <Hp> | 集積回路実装システム |
| JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
| JP2006215440A (ja) * | 2005-02-07 | 2006-08-17 | Opnext Japan Inc | 光変調器モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3487639B2 (ja) | 半導体装置 | |
| KR900001273B1 (ko) | 반도체 집적회로 장치 | |
| JP2605502B2 (ja) | パッケージ | |
| CN110556365B (zh) | 用于集成电路晶片的匹配电路 | |
| JP2507476B2 (ja) | 半導体集積回路装置 | |
| JPH07147352A (ja) | 半導体集積回路装置 | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JP2538072B2 (ja) | 半導体装置 | |
| JPH02159753A (ja) | 半導体装置 | |
| US5161000A (en) | High-frequency thick-film semiconductor circuit | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JP2565283B2 (ja) | モノリシックマイクロ波集積回路 | |
| JP2637975B2 (ja) | 半導体装置用パツケージ | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH0423827B2 (ja) | ||
| JPS6045044A (ja) | Ｉｃパツケ−ジ | |
| JP2791301B2 (ja) | マイクロ波集積回路及びマイクロ波回路装置 | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JP2001085570A (ja) | 半導体装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JP2001068506A (ja) | マルチチップモジュール接続構造 | |
| JP2846987B2 (ja) | 高周波用半導体装置 | |
| JPH05251581A (ja) | 高周波パッケージ | |
| JPH0613437A (ja) | 半導体装置 |