JP2541336B2 - 集積回路装置の接続方法 - Google Patents

集積回路装置の接続方法

Info

Publication number
JP2541336B2
JP2541336B2 JP2062931A JP6293190A JP2541336B2 JP 2541336 B2 JP2541336 B2 JP 2541336B2 JP 2062931 A JP2062931 A JP 2062931A JP 6293190 A JP6293190 A JP 6293190A JP 2541336 B2 JP2541336 B2 JP 2541336B2
Authority
JP
Japan
Prior art keywords
integrated circuit
terminal electrode
circuit device
electrode
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2062931A
Other languages
English (en)
Other versions
JPH03263337A (ja
Inventor
和史 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2062931A priority Critical patent/JP2541336B2/ja
Publication of JPH03263337A publication Critical patent/JPH03263337A/ja
Application granted granted Critical
Publication of JP2541336B2 publication Critical patent/JP2541336B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路の接続方法に関する。
〔従来の技術〕
従来この種の技術として、第４図に示すように、集積
回路１の端子電極４と他の端子電極、例えばパッケージ
２の電極３とボンディングワイヤ９で接続するワイヤボ
ンディング法がある。
〔発明が解決しようとする課題〕
上述した従来の集積回路装置の接続方法の一例である
ワイヤボンディング法は、ワイヤ自体のインピーダンス
が高インピーダンスになっており、高周波域では接続し
た回路の伝送線路とインピーダンスの不整合を生じ、反
射損を大きくさせるなど、性能劣化の原因となる欠点を
有していた。
〔課題を解決するための手段〕
本発明は集積回路の端子電極と他の任意の端子電極と
を接続する集積回路装置の接続方法において、片面全面
をグラウンドとし且つこのグラウンドと反対の面にマイ
クロストリップ線を形成した誘電体基板を用い、前記マ
イクロストリップ線によって前記二つの端子電極間を接
続するようになっている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の分解斜視図、第２図は本
実施例の接続状態を示す斜視図、第３図は第２図の要部
の断面図である。
本実施例は片面全面をグラウンド（以下、GND）７と
し且つこのGND7と反対の面にマイクロストリップ線６を
形成した誘電体基板５を用い、マイクロストリップ線６
によって集積回路１の端子電極４とパッケージ２の電極
３とを接続するものである。
即ち、集積回路１は無被覆の半導体チップであり、パ
ッケージ２に搭載される。誘電体基板５は片面全面がGN
D7であり、他の一面にはマイクロストリップ線６を有す
る。マイクロストリップ線６は、パッケージの電極３と
集積回路の端子電極４とを接続するが、そのパターン幅
と誘電体基板５の誘電率及び基板の厚さ等により定まる
特性インピーダンスを有し、パッケージの電極３と集積
回路の電極４に接続される。また、パッケージのGND8と
誘電体基板の５のGND7とはボンディングワイヤ９によっ
て接続される。
〔発明の効果〕
以上説明したように本発明は、集積回路の端子電極と
他の端子電極とを、誘電体をGNDと信号線ではさんだマ
イクロストリップ線によって接続することにより、端子
電極間の伝送線路の特性インピーダンスの値を自在に調
整することが可能になり、インピーダンス不整合による
信号の反射を防ぐことができ、高周波回路の性能を向上
させることができる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の分解斜視図、第２図は本実
施例の接続状態を示す斜視図、第３図は第２図の要部の
断面図、第４図は従来のワイヤボンディングによる接続
例の斜視図である。 １……集積回路、２……パッケージ、３……パッケージ
の電極、４……集積回路の端子電極、５……誘電体基
板、６……マイクロストリップ線、７……GND、８……
パッケージのGND、９……ボンディングワイヤ、10……
半田。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】集積回路（１）の端子電極（４）と他の任
    意の端子電極（３）とを接続する集積回路装置の接続方
    法において、片面全面をグラウンド（７）とし且つこの
    グラウンド（７）と反対の面にマイクロストリップ線
    （６）を形成した誘電体基板（５）を用い、前記マイク
    ロストリップ線（６）によって前記二つの端子電極（3,
    4）間を接続することを特徴とする集積回路装置の接続
    方法。
JP2062931A 1990-03-13 1990-03-13 集積回路装置の接続方法 Expired - Fee Related JP2541336B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2062931A JP2541336B2 (ja) 1990-03-13 1990-03-13 集積回路装置の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2062931A JP2541336B2 (ja) 1990-03-13 1990-03-13 集積回路装置の接続方法

Publications (2)

Publication Number Publication Date
JPH03263337A JPH03263337A (ja) 1991-11-22
JP2541336B2 true JP2541336B2 (ja) 1996-10-09

Family

ID=13214524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2062931A Expired - Fee Related JP2541336B2 (ja) 1990-03-13 1990-03-13 集積回路装置の接続方法

Country Status (1)

Country Link
JP (1) JP2541336B2 (ja)

Also Published As

Publication number Publication date
JPH03263337A (ja) 1991-11-22

Similar Documents

Publication Publication Date Title
US5057805A (en) Microwave semiconductor device
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
JPH0321089B2 (ja)
JPH0766949B2 (ja) Ｉｃパッケージ
JP2541336B2 (ja) 集積回路装置の接続方法
JP2001352000A (ja) インターポーザを使用した高周波用半導体装置
JP3034672B2 (ja) 半導体装置実装体
JP3157547B2 (ja) 半導体パッケージ
JP3170017B2 (ja) 半導体装置
JPH01143502A (ja) マイクロ波集積回路
JPH05211279A (ja) 混成集積回路
JPH071845Y2 (ja) 集積回路パツケ−ジ
JP2658376B2 (ja) 半導体装置
JPH071844Y2 (ja) 集積回路パツケ−ジ
JP2704055B2 (ja) 高周波半導体装置
JP2846987B2 (ja) 高周波用半導体装置
JPS63258054A (ja) 半導体集積回路装置
JPS6045044A (ja) Ｉｃパツケ−ジ
JP3513434B2 (ja) 回路基板
JPH0613437A (ja) 半導体装置
JPH0337201Y2 (ja)
JPH02140969A (ja) 半導体集積回路装置
JP2924364B2 (ja) 集積回路用パッケージ
JPH0340951B2 (ja)
JPH07263923A (ja) ９０°分配器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees