JPH0337201Y2 - - Google Patents
Info
- Publication number
- JPH0337201Y2 JPH0337201Y2 JP1984018162U JP1816284U JPH0337201Y2 JP H0337201 Y2 JPH0337201 Y2 JP H0337201Y2 JP 1984018162 U JP1984018162 U JP 1984018162U JP 1816284 U JP1816284 U JP 1816284U JP H0337201 Y2 JPH0337201 Y2 JP H0337201Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- chip resistor
- hmic
- integrated circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims 2
- 101000615941 Homo sapiens Mannosyl-oligosaccharide 1,2-alpha-mannosidase IC Proteins 0.000 description 25
- 102100021770 Mannosyl-oligosaccharide 1,2-alpha-mannosidase IC Human genes 0.000 description 25
- UGVTYCQVZPDYRZ-ZHACJKMWSA-N 4-[(E)-[hydroxymethyl(methyl)amino]diazenyl]-1H-imidazole-5-carboxamide Chemical compound CN(CO)\N=N\C1=C(N=CN1)C(N)=O UGVTYCQVZPDYRZ-ZHACJKMWSA-N 0.000 description 24
- 239000012212 insulator Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案は、改良したチツプ抵抗器を使用したマ
イクロ波集積回路に関する。
イクロ波集積回路に関する。
一般に、マイクロ波帯の混成集積回路（以下
HMICという）は、例えばアルミナ等による回路
基板（以下回路基板という）上に、トランジス
タ、ダイオード、抵抗、キヤパシタ等を半田付け
などにより接続している。
HMICという）は、例えばアルミナ等による回路
基板（以下回路基板という）上に、トランジス
タ、ダイオード、抵抗、キヤパシタ等を半田付け
などにより接続している。
第１図は従来のHMICに用いられているチツプ
抵抗器の一例である。すなわち、大きさが幅0.7
mm、長さ1.5mm、高さ0.7mm程度のアルミナ１の一
方の面に蒸着等で形成された電極２，３があり、
各電極２，３の間に抵抗膜４が蒸着等で作られて
いる。このような抵抗器はチツプ抵抗器と呼ばれ
ており、HMICのマイクロストリツプ線路上に各
電極２，３をAuSn（金−スズ）半田等によつて
半田接続して用いられている。
抵抗器の一例である。すなわち、大きさが幅0.7
mm、長さ1.5mm、高さ0.7mm程度のアルミナ１の一
方の面に蒸着等で形成された電極２，３があり、
各電極２，３の間に抵抗膜４が蒸着等で作られて
いる。このような抵抗器はチツプ抵抗器と呼ばれ
ており、HMICのマイクロストリツプ線路上に各
電極２，３をAuSn（金−スズ）半田等によつて
半田接続して用いられている。
第２図は従来のチツプ抵抗器をHMICの50Ω終
端抵抗として用いた場合について示した。すなわ
ち、回路基板５上にマイクロストリツプ線路６，
７が分離されて設けられ、一方のマイクロストリ
ツプ線路７は回路基板５の裏面に形成された接地
面８に接続されている。この２つのマイクロスト
リツプ線路６，７にチツプ抵抗器９の各電極２，
３を直接乗せて半田付けされ、HMICの終端抵抗
として動作している。
端抵抗として用いた場合について示した。すなわ
ち、回路基板５上にマイクロストリツプ線路６，
７が分離されて設けられ、一方のマイクロストリ
ツプ線路７は回路基板５の裏面に形成された接地
面８に接続されている。この２つのマイクロスト
リツプ線路６，７にチツプ抵抗器９の各電極２，
３を直接乗せて半田付けされ、HMICの終端抵抗
として動作している。
このように、従来のチツプ抵抗器はHMIC上に
半田付けによつて接続されていたため、次のよう
な問題点があつた。
半田付けによつて接続されていたため、次のよう
な問題点があつた。
チツプ抵抗器をHMIC上に組立後に接続され
る電極が見えないため、確実に半田付けされて
いるかどうかが直接には確認できず信頼性に問
題があつた。
る電極が見えないため、確実に半田付けされて
いるかどうかが直接には確認できず信頼性に問
題があつた。
チツプ抵抗器は、他の部品、例えばトランジ
スタ、ダイオード、キヤパシタなどに比べて寸
法が大きいため、HMIC上に占める面積の割合
が大きく、HMICの集積度を上げる妨げとなつ
ていた。
スタ、ダイオード、キヤパシタなどに比べて寸
法が大きいため、HMIC上に占める面積の割合
が大きく、HMICの集積度を上げる妨げとなつ
ていた。
本考案は上記の欠点を除去するもので抵抗膜と
相対する面に半田付け可能な金属膜を形成するこ
とにより、回路基板上に乗せることなく、HMIC
を構成している回路基板上面と同一面に抵抗膜が
くるように抵抗回路を形成できるようにしたチツ
プ抵抗器を使用したHMICを提供することを目的
とする。
相対する面に半田付け可能な金属膜を形成するこ
とにより、回路基板上に乗せることなく、HMIC
を構成している回路基板上面と同一面に抵抗膜が
くるように抵抗回路を形成できるようにしたチツ
プ抵抗器を使用したHMICを提供することを目的
とする。
本考案は、絶縁体の一方の面に、抵抗膜とこの
抵抗膜の両端に金属膜の電極を形成してなるチツ
プ抵抗器において、前記絶縁体の他方の面に前記
抵抗膜とは電気的に分離した半田付可能な金属膜
が形成されていることを特徴とするチツプ抵抗器
を使用したHMICである。
抵抗膜の両端に金属膜の電極を形成してなるチツ
プ抵抗器において、前記絶縁体の他方の面に前記
抵抗膜とは電気的に分離した半田付可能な金属膜
が形成されていることを特徴とするチツプ抵抗器
を使用したHMICである。
以下図面を参照して本考案の実施例を詳細に説
明する。
明する。
第３図は本考案に使用するチツプ抵抗器の一例
であり、例えばアルミナ等の絶縁体１１の一方の
面には抵抗膜１４が形成され、この抵抗膜１４の
両端部には金属膜よりなる電極１２，１３が形成
される。前記絶縁体１１の抵抗膜１４と相対する
他方の面には半田付け可能な金属膜１５が形成さ
れる。この金属膜１５は前記電極１２，１３と電
気的に分離している。
であり、例えばアルミナ等の絶縁体１１の一方の
面には抵抗膜１４が形成され、この抵抗膜１４の
両端部には金属膜よりなる電極１２，１３が形成
される。前記絶縁体１１の抵抗膜１４と相対する
他方の面には半田付け可能な金属膜１５が形成さ
れる。この金属膜１５は前記電極１２，１３と電
気的に分離している。
第４図は前記のチツプ抵抗器をHMICの50Ω終
端抵抗として用いた場合である。すなわち、
HMICの回路基板５にはマイクロストリツプ線路
６が形成されており、このマイクロストリツプ線
路６の終端とチツプ抵抗器１６の電極１２が同一
面になるよう金属膜１５が接地面１７に半田付け
されている。前記マイクロストリツプ線路６とチ
ツプ抵抗器１６の一方の電極１２は、金ワイヤ１
８等によつてボンデング接続され、他方の電極１
３と接地面１７も同じく金ワイヤ１９等でボンデ
ング接続されてHMICの終端抵抗として動作して
いる。
端抵抗として用いた場合である。すなわち、
HMICの回路基板５にはマイクロストリツプ線路
６が形成されており、このマイクロストリツプ線
路６の終端とチツプ抵抗器１６の電極１２が同一
面になるよう金属膜１５が接地面１７に半田付け
されている。前記マイクロストリツプ線路６とチ
ツプ抵抗器１６の一方の電極１２は、金ワイヤ１
８等によつてボンデング接続され、他方の電極１
３と接地面１７も同じく金ワイヤ１９等でボンデ
ング接続されてHMICの終端抵抗として動作して
いる。
このように、本考案で使用するチツプ抵抗器１
６は、HMICを構成する回路基板５の下面と同一
平面上の接地面１７に固定できるよう抵抗膜１４
と相対する面前面に半田付け可能な金属膜１５を
形成したものである。前記半田付け可能な金属膜
１５としては金（Au），銅（Cu），ニツケル
（Ni）等が用いられる。
６は、HMICを構成する回路基板５の下面と同一
平面上の接地面１７に固定できるよう抵抗膜１４
と相対する面前面に半田付け可能な金属膜１５を
形成したものである。前記半田付け可能な金属膜
１５としては金（Au），銅（Cu），ニツケル
（Ni）等が用いられる。
第５図は前記のチツプ抵抗器を円形のパツケー
ジに組込んだHMICへ応用した例である。すなわ
ち、２１はパツケージのステムで、２２はバイア
ス端子や、マイクロ波の入出力端子として用いる
リードであり、ステム２１の中央には回路基板２
３が半田付けにより固定されている。このような
構造の場合、回路基板２３はリードの内側に例え
ば正方形の形で固定されるが、回路基板２３の周
囲は大きく空間として使用されない部分となり、
周囲が有効に使用されず、HMICの集積度を上げ
ることができなかつた。しかし、本考案で使用す
るチツプ抵抗器２４を回路基板２３の周囲に配置
することにより、未使用だつた空間が有効に使用
できるようになつた。例えばチツプ抵抗器２４−
１は、第４図と同様の終端抵抗として用いられ、
チツプ抵抗２４−２は、回路基板２３とバイアス
端子として使用しているリード２２−１との中継
端子として使用した場合である。また、チツプ抵
抗器２４−３，２４−４は抵抗減衰器として使用
した場合を示している。
ジに組込んだHMICへ応用した例である。すなわ
ち、２１はパツケージのステムで、２２はバイア
ス端子や、マイクロ波の入出力端子として用いる
リードであり、ステム２１の中央には回路基板２
３が半田付けにより固定されている。このような
構造の場合、回路基板２３はリードの内側に例え
ば正方形の形で固定されるが、回路基板２３の周
囲は大きく空間として使用されない部分となり、
周囲が有効に使用されず、HMICの集積度を上げ
ることができなかつた。しかし、本考案で使用す
るチツプ抵抗器２４を回路基板２３の周囲に配置
することにより、未使用だつた空間が有効に使用
できるようになつた。例えばチツプ抵抗器２４−
１は、第４図と同様の終端抵抗として用いられ、
チツプ抵抗２４−２は、回路基板２３とバイアス
端子として使用しているリード２２−１との中継
端子として使用した場合である。また、チツプ抵
抗器２４−３，２４−４は抵抗減衰器として使用
した場合を示している。
このような本考案で使用するチツプ抵抗器によ
れば次のような利点がある。
れば次のような利点がある。
チツプ抵抗器１６は金属膜１５により機械的
に固定されるため、電気的に接続される電極１
２，１３が組立後にも直接目視することがで
き、確実に接続されていることを直接確認する
ことができる。
に固定されるため、電気的に接続される電極１
２，１３が組立後にも直接目視することがで
き、確実に接続されていることを直接確認する
ことができる。
チツプ抵抗器をHMICの基板上に直接乗せる
必要がないため、回路基板が有効に使用するこ
とができ、集積度が向上する。特に、HMICの
基板は四角形が一般的であるため、回路を収納
するケースやステムが円形の場合には、回路基
板の周囲は有効に使われていなかつたが、本考
案のチツプ抵抗器を用いることにより、回路基
板の周囲を有効に使用することができる。
必要がないため、回路基板が有効に使用するこ
とができ、集積度が向上する。特に、HMICの
基板は四角形が一般的であるため、回路を収納
するケースやステムが円形の場合には、回路基
板の周囲は有効に使われていなかつたが、本考
案のチツプ抵抗器を用いることにより、回路基
板の周囲を有効に使用することができる。
従来は回路基板から直接バイアス端子へ接続
していたが、本考案のチツプ抵抗器は中継端子
としても使用できる。
していたが、本考案のチツプ抵抗器は中継端子
としても使用できる。
以上述べたように本考案によれば、電気的に接
続される電極が組立後にも直接目視することがで
き、また、回路基板上に直接乗せる必要がないた
め、回路基板が有効に使用でき、集積度を上げる
ことができる。特に、回路を収納するケースやス
テムが円形の場合にはケース内を有効に使用する
ことができ有利である。このように本考案で使用
するチツプ抵抗器は、従来のチツプ抵抗器の裏面
に半田付け可能な金属膜を付けるという簡単な構
造で、従来の欠点を克服することができるので実
用的価値大なるものがある。
続される電極が組立後にも直接目視することがで
き、また、回路基板上に直接乗せる必要がないた
め、回路基板が有効に使用でき、集積度を上げる
ことができる。特に、回路を収納するケースやス
テムが円形の場合にはケース内を有効に使用する
ことができ有利である。このように本考案で使用
するチツプ抵抗器は、従来のチツプ抵抗器の裏面
に半田付け可能な金属膜を付けるという簡単な構
造で、従来の欠点を克服することができるので実
用的価値大なるものがある。
第１図は従来のチツプ抵抗器を示す斜視図、第
２図は従来のチツプ抵抗器を終端抵抗に応用した
例を示すHMICの斜視図、第３図は本考案で使用
するチツプ抵抗器の一例を示す斜視図、第４図は
本考案で使用するチツプ抵抗器を終端抵抗に応用
した例を示すHMICの一例を示す斜視図、第５図
は本考案で使用するチツプ抵抗器をパツケージ内
に接続して用いた場合のHMICの一例を示す正面
図である。 １，１１……絶縁体、２，３，１２，１３……
電極、４，１４……抵抗膜、５……回路基板、
６，７……マイクロストリツプ線路、８，１７…
…接地面、９，１６，２４……チツプ抵抗器、１
５……金属膜。
２図は従来のチツプ抵抗器を終端抵抗に応用した
例を示すHMICの斜視図、第３図は本考案で使用
するチツプ抵抗器の一例を示す斜視図、第４図は
本考案で使用するチツプ抵抗器を終端抵抗に応用
した例を示すHMICの一例を示す斜視図、第５図
は本考案で使用するチツプ抵抗器をパツケージ内
に接続して用いた場合のHMICの一例を示す正面
図である。 １，１１……絶縁体、２，３，１２，１３……
電極、４，１４……抵抗膜、５……回路基板、
６，７……マイクロストリツプ線路、８，１７…
…接地面、９，１６，２４……チツプ抵抗器、１
５……金属膜。
Claims (1)
- 導電性の底面とこの底面を覆う壁面とで一つの
密閉空間を形成するパツケージと、前記底面のほ
ぼ中央部に底面に密着して配置された混成集積回
路基板と、一方の全面が金属面で、他方の面の両
端のみに前記金属面と電気的に分離された電極導
電層が形成され、かつ両電極導電層を連結する抵
抗膜を持ち、前記混成集積回路基板と前記パツケ
ージ壁面との間で、前記金属面が前記パツケージ
底面に半田付されたチツプ抵抗器と、前記一対の
電極導電層の一方の電極と前記混成集積回路基板
とをボンデイング接続する第一の導体と、他方の
電極と前記混成集積回路基板以外とをボンデイン
グ接続する第二の導体とより成るパツケージ入り
混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1816284U JPS60130603U (ja) | 1984-02-10 | 1984-02-10 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1816284U JPS60130603U (ja) | 1984-02-10 | 1984-02-10 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130603U JPS60130603U (ja) | 1985-09-02 |
| JPH0337201Y2 true JPH0337201Y2 (ja) | 1991-08-07 |
Family
ID=30506535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1816284U Granted JPS60130603U (ja) | 1984-02-10 | 1984-02-10 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130603U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS552566U (ja) * | 1979-02-22 | 1980-01-09 |
-
1984
- 1984-02-10 JP JP1816284U patent/JPS60130603U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS552566U (ja) * | 1979-02-22 | 1980-01-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60130603U (ja) | 1985-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057805A (en) | Microwave semiconductor device | |
| US4763188A (en) | Packaging system for multiple semiconductor devices | |
| US4965654A (en) | Semiconductor package with ground plane | |
| US20010054754A1 (en) | Surface-mounting type electronic circuit unit suitable for miniaturization and easy to manufacture | |
| JPH0451053B2 (ja) | ||
| WO2003005445A1 (fr) | Dispositif a semiconducteur et module a semiconducteur | |
| JP3578366B2 (ja) | 混成集積回路装置 | |
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| JPS62113452A (ja) | パワ−半導体装置 | |
| JP2794972B2 (ja) | リードレスチップキャリア | |
| JPS5931217B2 (ja) | マイクロ波集積回路用パッケ−ジ | |
| JPH0337201Y2 (ja) | ||
| JP3715120B2 (ja) | ハイブリッドモジュール | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH0311923Y2 (ja) | ||
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JP2778506B2 (ja) | 電子デバイス用パッケージ | |
| JP3881542B2 (ja) | 配線基板 | |
| JP2806343B2 (ja) | マルチチップモジュールおよびそのチップキャリア | |
| JP2924364B2 (ja) | 集積回路用パッケージ | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JP2830816B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6025127Y2 (ja) | ストリツプ線路フイルタのパツケ−ジ構造 | |
| JP2571022B2 (ja) | 半導体集積回路装置 |