JP2794972B2 - リードレスチップキャリア - Google Patents
リードレスチップキャリアInfo
- Publication number
- JP2794972B2 JP2794972B2 JP3073831A JP7383191A JP2794972B2 JP 2794972 B2 JP2794972 B2 JP 2794972B2 JP 3073831 A JP3073831 A JP 3073831A JP 7383191 A JP7383191 A JP 7383191A JP 2794972 B2 JP2794972 B2 JP 2794972B2
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- insulating base
- leadless chip
- electrode
- connection electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15162—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
なリードレスチップキャリアに関する。
品93を搭載したリードレスチップキャリア9は,リー
ド線,リードピンを有しない電子部品搭載基板として知
られている。そして,該リードレスチップキャリア9は
上記チップ部品93を搭載するためのチップ搭載部98
を有する絶縁基材91と,該絶縁基材91の側面ないし
下面にわたって設けた下部接続電極95とよりなる。該
下部接続電極95は側面導体951と下面電極952と
からなる。また,絶縁基材91の上面には導体回路96
が形成してある。また,絶縁基材91の上面には,チッ
プ搭載部98を囲むように樹脂封止枠92が設けてあ
る。また,絶縁基材91に接合,搭載したチップ部品9
3と上記導体回路96との間はボンディングワイヤー9
7が接続してある。そして,樹脂封止枠92の内部に
は,上記チップ部品93を取り囲むように,湿気浸入防
止用の封止用樹脂94が充填されている。このように構
成されたリードレスチップキャリア9は,マザーボード
8に対して搭載され,リードレスチップキャリア9の上
記下面電極952とマザーボード8の電極81とが半田
接合される。
品の高集積化に伴ってリードレスチップキャリアにおけ
る導体回路の容量増加が強く要求されるようになってい
る。そのため,導体回路の高密度化も進められている。
しかしながら,リードレスチップキャリアの限られた面
積内では,かかる要求に充分対応することができない。
そこで,リードレスチップキャリアを複数段に積層する
ことが考えられる。しかし,従来のリードレスチップキ
ャリアは,前記図6に示したごとく,上面に樹脂封止枠
92,封止用樹脂94を有し,単に積層することはでき
ない。本発明は,かかる従来の問題点に鑑み,複数段に
積層配置することができるリードレスチップキャリアを
提供しようとするものである。
する絶縁基材と,該絶縁基材の上面に接合した樹脂封止
枠とよりなるリードレスチップキャリアにおいて,上記
絶縁基材は,上面に設けた導体回路と,下面に設けた下
面電極と,側面に設けられ上記導体回路と下面電極とを
接続する側面導体とよりなる下部電極を有し, 一方上記
樹脂封止枠は,上面に設けた上面電極と,側面に設けら
れ上記絶縁基材の導体回路に電気的に接続される側面導
体とよりなる上部接続電極を有してなり, また,上記上
部接続電極は,上記下面電極と連通しているものと,連
通していないものとが混合しており, また,上記絶縁基
材と樹脂封止枠とを貫通するスルーホールを有し, 更
に,上記絶縁基材における凹状のチップ搭載部の内部に
は金属メッキが施されており,リードレスチップキャリ
アを積層状に接続可能としたことを特徴とするリードレ
スチップキャリアにある。本発明において最も注目すべ
きことは,樹脂封止枠の側面及び上面に上部接続電極を
設け,リードレスチップキャリアを複数段に積層接続可
能としたことにある。上記樹脂封止枠は,チップ搭載部
に搭載したチップ部品を樹脂封止する際に,樹脂の流出
を防止するために設けられた枠体である。該樹脂封止枠
は,従来と同様に例えば合成樹脂により作製する。絶縁
基材上への樹脂封止枠の取付けは,従来と同様に,例え
ば接着剤により接合する。そして,該樹脂封止枠は,そ
の外側面を絶縁基材の外側面とほぼ同じ大きさに形成し
ておくことが好ましい。これにより絶縁基材の下部接続
電極と樹脂封止枠の上部接続電極との導通を容易にする
ことができる。また,当該リードレスチップキャリアの
上に積層する他のリードレスチップキャリアの絶縁基材
の下部接続電極との接続を容易にすることができる。一
方,当該リードレスチップキャリアの上に積層する他の
リードレスチップキャリアの絶縁基材が小さい形状の場
合など,樹脂封止枠の上に積層するリードレスチップキ
ャリアが小さい場合には,当該リードレスチップキャリ
アの樹脂封止枠はその絶縁基材よりも小さくすることも
可能である。また,樹脂封止枠の上部接続電極は,側面
及び上面に連続して形成する。即ち,側面には側面導
体,上面には上面電極を設ける。上記側面導体は,絶縁
基材上の導体回路,或いは絶縁基材の側面導体に,半田
等により接続される部分である。一方,上面電極は,樹
脂封止枠の上に積層する他のリードレスチップキャリア
における,下部接続電極の下面電極と接続される部分で
ある。なお,上記上部接続電極は,上記下部接続電極と
同位置に設けられて連通している部分と連通していない
部分とがある。また,上記樹脂封止枠及び絶縁基材の側
面導体は,半円状の凹部に形成することが望ましい(図
1)。これにより,側面導体の傷つきが防止できると共
に,側面導体の導通面積が向上する。また,半田接合が
容易となる。また,上記リードレスチップキャリアは,
上記絶縁基材と樹脂封止枠とを貫通するスルーホールを
有し,該スルーホールには,絶縁基材の下面及び樹脂封
止枠の上面にランドを有する。また,凹状のチップ搭載
部は,絶縁基材の上面に座ぐり加工等による凹所を設け
て構成する。この場合には,チップ部品を搭載した場
合,チップ部品の上面が上記凹所の深さ分だけ低くなる
ので,リードレスチップキャリア全体の厚みを薄くでき
る。また,チップ搭載部には,その下面に,湿気浸入防
止のための金属メッキ膜を形成してある。
おいては,絶縁基材上に設けた樹脂封止枠に前記上部接
続電極を下部接続電極と同位置或いは異なる位置に設
け,絶縁基材上の導体回路,或いは絶縁基材の下部接続
電極との間の電気的接続を図っている。それ故,該リー
ドレスチップキャリアの樹脂封止枠の上に他のリードレ
スチップキャリアを積層した場合には,当該樹脂封止枠
の上部接続電極と,他のリードレスチップキャリアの絶
縁基材更にはその樹脂封止枠の上部接続電極との間に電
気的接続を図ることができる。このようにして,順次種
々のリードレスチップキャリアを積層して,多層リード
レスチップキャリアを構成することができる。また,か
かる多層リードレスチップキャリアは,例えばマザーボ
ードに接続する。また上記のごとく,上部接続電極と下
部接続電極は,連通しているものと,連通していないも
のとが混在している。そのため,複雑な回路形成が可能
となり,一層回路容量の大きい多層状リードレスチップ
キャリアを形成することができる。また,上記スルーホ
ールにより,一層回路容量を大きくできる。また,上記
絶縁基材には凹状のチップ搭載部が設けられており,そ
の内部には金属メッキが形成されている。そのため,リ
ードレスチップキャリア全体の厚みを薄くできると共
に,チップ搭載部への湿気浸入を防止することができ
る。したがって,本発明によれば,複数段に積層配置す
ることができ,また回路容量が大きく,チップ搭載部へ
の湿気浸入を防止することができる,リードレスチップ
キャリアを提供することができる。
ャリアにつき,図1〜図5を用いて説明する。本例のリ
ードレスチップキャリア1Aは,図1及び図2に示すご
とく,チップ搭載部11を有する絶縁基材1と,該絶縁
基材1の側面ないし下面にわたって設けた下部接続電極
10と,上記絶縁基材1の上面に設けた樹脂封止枠2と
よりなる。そして,該樹脂封止枠2の側面及び上面に
は,上部接続電極20を有する。上記下部接続電極10
と上部接続電極20とは,Cu,Ni,Auの3層のメ
ッキ膜により形成されている。上記絶縁基材1の側面に
は,図1〜図4に示すごとく,半円状凹部13が設けら
れ,その中に側面導体101が,またその下面周縁には
下面電極102が設けてある。この側面導体101及び
下面電極102により下部接続電極10を構成する。ま
た,絶縁基材1は,樹脂封止枠2の上面まで貫通するス
ルーホール3を有する。該スルーホール3は,絶縁基材
1の下面にランド31を,樹脂封止枠2の上面にランド
32を有する。また,上記チップ搭載部11は絶縁基材
1の中央部に凹状に設けられ,その内壁には湿気防止用
の金属メッキ膜111が施されている。次に,上記樹脂
封止枠2は,その外形が絶縁基材1の外形と同じ大きさ
を有し,両者は接着剤により接合されている。そして,
樹脂封止枠2の側面には,図1〜図4に示すごとく,半
円状凹部25が設けられ,その中に側面導体201が,
またその上面周縁には上面電極202が設けてある。こ
の側面導体201と上面電極202により,上部接続電
極20を構成する。また,樹脂封止枠2は,前記チップ
搭載部11の外方に位置する開口部27を有する。そし
て,図1に示すごとく,絶縁基材の下部接続電極10と
樹脂封止枠の上部接続電極20とは,両者が同位置に設
けられて連通している部分と,それぞれ異なる位置に設
けられて連通していない部分とがある。また,絶縁基材
の側面導体101は図2に示すごとく,絶縁基材1の上
面に設けた導体回路16と接続されている場合と,図4
に示すごとく,樹脂封止枠の側面導体201に接続され
ている場合など,種々の接続態様がある。また,樹脂封
止枠の側面導体201は,図2に示すごとく,絶縁基材
の導体回路16と接続されている場合と,図4に示すご
とく,絶縁基材の側面導体101と接続されている場合
など,種々の態様がある。上記リードレスチップキャリ
ア1Aには,図2に示すごとく,その凹状のチップ搭載
部11の中に半導体素子等のチップ部品93を接合搭載
する。そして,チップ部品93と導体回路16との間
を,ボンディングワイヤー97により結合する。そし
て,上記のごとくチップ部品93を搭載した後,上記樹
脂封止枠2の開口部27内に,封止用樹脂94を充填す
る(図5)。次いで,図5に示すごとく,上記リードレ
スチップキャリア1Aの上に,これと同様にして作製し
た他のリードレスチップキャリア1Bを積層する。そし
て,リードレスチップキャリア1Aの樹脂封止枠2にお
ける上部接続電極20の上面電極202の上に,リード
レスチップキャリア1Bの絶縁基材1における下部接続
電極10の下面電極102を位置させ,両者を半田4に
より接合する。このようにリードレスチップキャリア1
Aと1Bとを積層したリードレスチップキャリアは,従
来と同様にマザーボード8に搭載する。そして,該マザ
ーボード8の電極81とリードレスチップキャリア1A
の下部接続電極10の下面電極102とを半田4により
接合する。以上のごとく,本例によれば,リードレスチ
ップキャリア1Aの樹脂封止枠2の上に他のリードレス
チップキャリア1Bの絶縁基材を,更に該リードレスチ
ップキャリア1Bの樹脂封止枠2の上に他のリードレス
チップキャリアを多層状に順次積層して,多層リードレ
スチップキャリアを作製することができる。また,その
ため,リードレスチップキャリアの容量増加の要望に対
応することができる。
斜視図。
図。
状態の断面図。
Claims (1)
- 【請求項1】 凹状のチップ搭載部を有する絶縁基材
と,該絶縁基材の上面に接合した樹脂封止枠とよりなる
リードレスチップキャリアにおいて,上記絶縁基材は,上面に設けた導体回路と,下面に設け
た下面電極と,側面に設けられ上記導体回路と下面電極
とを接続する側面導体とよりなる下部接続電極を有し ,一方,上記樹脂封止枠は,上面に設けた上面電極と,側
面に設けられ上記絶縁基材の導体回路に電気的に接続さ
れる側面導体とよりなる上部接続電極を有してなり, また,上記上部接続電極は,上記下部接続電極と連通し
ているものと,連通していないものとが混在しており, また,上記絶縁基材と樹脂封止枠とを貫通するスルーホ
ールを有し, 更に,上記絶縁基材における凹状のチップ搭載部の内部
には金属メッキが施されており ,リードレスチップキャ
リアを積層状に接続可能としたことを特徴とするリード
レスチップキャリア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3073831A JP2794972B2 (ja) | 1991-03-12 | 1991-03-12 | リードレスチップキャリア |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3073831A JP2794972B2 (ja) | 1991-03-12 | 1991-03-12 | リードレスチップキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06140738A JPH06140738A (ja) | 1994-05-20 |
JP2794972B2 true JP2794972B2 (ja) | 1998-09-10 |
Family
ID=13529483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3073831A Expired - Lifetime JP2794972B2 (ja) | 1991-03-12 | 1991-03-12 | リードレスチップキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2794972B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0139694B1 (ko) * | 1994-05-11 | 1998-06-01 | 문정환 | 솔더 볼을 이용한 반도체 패키지 및 그 제조방법 |
JP3103741B2 (ja) * | 1995-02-03 | 2000-10-30 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
FR2772516B1 (fr) * | 1997-12-12 | 2003-07-04 | Ela Medical Sa | Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation |
JP2002164658A (ja) * | 2000-11-29 | 2002-06-07 | Sharp Corp | モジュール基板 |
JP4685356B2 (ja) * | 2002-04-19 | 2011-05-18 | 旭化成エレクトロニクス株式会社 | 磁電変換素子及びその製造方法 |
JP3847219B2 (ja) * | 2002-06-17 | 2006-11-22 | 京セラ株式会社 | 配線基板 |
JP3847220B2 (ja) * | 2002-06-18 | 2006-11-22 | 京セラ株式会社 | 配線基板 |
KR100521279B1 (ko) * | 2003-06-11 | 2005-10-14 | 삼성전자주식회사 | 적층 칩 패키지 |
CN201518316U (zh) * | 2009-08-21 | 2010-06-30 | 华为终端有限公司 | 电子模块及其封装结构 |
DE102010039599A1 (de) * | 2010-08-20 | 2012-02-23 | Robert Bosch Gmbh | Sensormodul zur Aufnahme eines Drucksensorchips und zur Montage in einem Sensorgehäuse |
JP7122939B2 (ja) * | 2018-10-30 | 2022-08-22 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5766553U (ja) * | 1980-10-07 | 1982-04-21 | ||
JPS5818346U (ja) * | 1981-07-27 | 1983-02-04 | シャープ株式会社 | Icパツケ−ジ |
JPH02229461A (ja) * | 1989-03-02 | 1990-09-12 | Hitachi Maxell Ltd | 半導体装置 |
-
1991
- 1991-03-12 JP JP3073831A patent/JP2794972B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06140738A (ja) | 1994-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7176506B2 (en) | High frequency chip packages with connecting elements | |
US4038488A (en) | Multilayer ceramic multi-chip, dual in-line packaging assembly | |
US4423468A (en) | Dual electronic component assembly | |
US4618739A (en) | Plastic chip carrier package | |
US4763188A (en) | Packaging system for multiple semiconductor devices | |
US4649415A (en) | Semiconductor package with tape mounted die | |
US20070096160A1 (en) | High frequency chip packages with connecting elements | |
US5910682A (en) | Semiconductor chip stack package | |
JP2794972B2 (ja) | リードレスチップキャリア | |
JPH05152375A (ja) | フイルムキヤリア半導体装置及びその製造方法 | |
WO2004080134A2 (en) | High frequency chip packages with connecting elements | |
US6455355B1 (en) | Method of mounting an exposed-pad type of semiconductor device over a printed circuit board | |
KR100326834B1 (ko) | 와이어본딩반도체장치및반도체패키지 | |
JPH01261849A (ja) | 半導体装置の製造方法 | |
JP3301985B2 (ja) | 半導体装置の製造方法 | |
JP2803656B2 (ja) | 半導体装置 | |
JP2524482B2 (ja) | Qfp構造半導体装置 | |
JP2722451B2 (ja) | 半導体装置 | |
JPH02172266A (ja) | リード、パッケージ及び電気回路装置 | |
JPH02343A (ja) | 電子部品搭載用基板 | |
JPH0517709B2 (ja) | ||
JPH118331A (ja) | 半導体装置及び集積半導体装置 | |
JP2000133745A (ja) | 半導体装置 | |
JP3342172B2 (ja) | 電子回路部品及びその製造方法 | |
JP2784209B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110626 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110626 Year of fee payment: 13 |