JPH0451053B2 - - Google Patents

Info

Publication number
JPH0451053B2
JPH0451053B2 JP60501929A JP50192985A JPH0451053B2 JP H0451053 B2 JPH0451053 B2 JP H0451053B2 JP 60501929 A JP60501929 A JP 60501929A JP 50192985 A JP50192985 A JP 50192985A JP H0451053 B2 JPH0451053 B2 JP H0451053B2
Authority
JP
Japan
Prior art keywords
chip
paddle
lead frame
power
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60501929A
Other languages
English (en)
Other versions
JPS61502295A (ja
Inventor
Harorudo Uiriamu Moiyaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPS61502295A publication Critical patent/JPS61502295A/ja
Publication of JPH0451053B2 publication Critical patent/JPH0451053B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

請求の範囲 １ １つの統合されたくもの巣状に構成された金
属ボンデイング位置及び該複数の金属ボンデイン
グ位置から外側に延びる複数の伝導体部材を含む
リード フレーム、 該くもの巣状に構成されたボンデイング位置の
内側の中央チツプ支持領域から成る集積回路デバ
イスにおいて、 チツプ支持パドル１１、 該チツプ支持パドルに沿つて延びる導電クロス
アンダー部材１２、 該チツプ支持パドルと電気的にコレンタクトし
該クロスアンダー部材を覆う半導体チツプ２１、
及び 該チツプから該クロスアンダー部材に延びる導
電ワイヤー ボンド２５が含まれ該クロスアンダ
ー部材が該チツプの端を越えて延びることを特徴
とするデバイス。
２ 請求の範囲第１項に記載のデバイスにおい
て、該チツプ上の複数の位置を該クロスフンダー
部材と接続するワイヤー ボンドが含まれること
を特徴とするデバイス。
３ 請求の範囲第２項に記載のデバイスにおい
て、少なくとも２つのクロスアンダー部材１１，
１２が含まれることを特徴とするデバイス。
４ 請求の範囲第１項に記載のデバイスにおい
て、該半導体チツプが該チツプ支持パドルと該パ
ドルから該チツプとコンタクトするように延びる
ピン１６によつてコンタクトされることを特徴と
するデバイス。
５ 請求の範囲第１項に記載のデバイスにおい
て、該チツプと該クロスアンダー部材との間に絶
縁部材１７が存在することを特徴とするデバイ
ス。
６ 請求の範囲第５項に記載のデバイスにおい
て、該絶縁部材が絶縁物質の膜から成り該膜に開
口部が提供されこれを通じて該チツプが該パドル
とコンタクトすることを特徴とするデバイス。
７ 請求の範囲第５項に記載のデバイスにおい
て、該チツプが該パドルと一体となつたピンを介
してパドルとコンタクトし、該ピンが該開口部を
通じて延びることを特徴とするデバイス。
発明の背景 集積回路チツプはより低コストにてより多くの
機能及びより大きな記憶容量を提供する為にます
ますサイズ及びパツケージ密度が大きくされる傾
向にある。このため電力をチツプに分配させるこ
との利点がますます顕著となつている。
最も一般的な手法はチツプ自体の中にパワー分
配ネツトワークを組み込む方法である。然し、こ
れらを収容するためにはパワー バス、及びチツ
プのサイズを大きくすることが必要である。つま
り、機能空間が犠牲にされることとなるが、これ
は一般的には好ましいことでない。
パワー分配ネツトワークを収容するためにチツ
プのサイズを大きくする方法にかわつてパワーを
チツプから離して分配しパワーを２つ以上のチツ
プ端子間に加えることも可能である。然し、新た
な個々のチツプ端子はパツケージ端子ピンを消費
する。従つて、パワー用に複数のピンが使用さ
れ、また搭載ボード上に別個のパワー分配装置が
使用されるのを避けることが必要である。
従つて、チツプのサイズを大きくするか或は余
分の端子ピンを使用することなしに電気パワーを
チツプに分配することが必要である。
発明の説明 パワーがパワー分配ネツトワークを特別に設計
されたリード フレームに組み込むことによつて
追加のピンを使用することなしにチツプから離し
て分配される。リード フレームはチツプの長さ
だけ延びるがチツプの幅より幀い細長のパドル部
材が使用される。パドルの片側（あるいは両側）
にはチツプ上の各種の箇所にパワーを接続するた
めのクロスアンダーが存在する。チツプの裏側を
このクロスアンダーから電気的に絶縁するために
絶縁中間層が提供される。この層はパドルを完全
に覆うことなく、コンタクト領域或はコンタクト
部材が該パドルからチツプの裏側とコンタクトす
るように延びる。
【図面の簡単な説明】
第１図は本発明の一面に従つて設計されたリー
ド フレーム斜視図であり；第２図はプラスチツ
ク パツケージ内にカプセル化されたリード フ
レームの部分的に切断された斜視図であり；そし
て第３図はパツケージ内に取り付けられたチツプ
が示される第２図に類似の図である。
詳細な説明 第１図は本発明に従つて設計されたリード フ
レームを示す。このリード フレームは通常、パ
ドル部と呼ばれる内側部分を除いて標準のフレー
ムである。
細長のセクシヨン１１は後にこのリード フレ
ームに取り付けられるチツプの長さだけ延び、チ
ツプのサポート並びにチツプのバツクへのコンタ
クトとして機能する。このパドル部に沿つてクロ
スアンダー部材１２及び１３が存在するが、これ
もチツプの長さに加えて後に説明のワイヤーボン
デイング位置を提供するのに十分な長さだけ延び
る。このリード フレームの残りの部分は従来通
りであり、中央パドル及びクロスアンダー領域の
周辺に位置する複数のボンデイング位置１４を持
つ。ここに示されるフレームは典型的にはエンド
レス テープの一部であり、反復するリード フ
レーム単位を持ち、組立てライン方式にてこの上
にチツプが取り付けられる。中央パドル部材１１
にはコンタクト ピン１６が提供される。第２図
には第１図のリード フレームが従来のプラスチ
ツク パツケージング材質内に取り付けられたと
ころが示される。但し、ここではリード フレー
ムを詳細に示す目的でチツプが除去されている。
クロスアンダー部材１２及び１３は絶縁膜１７、
例えばマイラー等から成る膜によつて覆われる。
膜１７には突き出したピン１６のための開口部が
提供される。チツプがリード フレームの中央部
上に取り付けられたとき、チツプのバツクはクロ
スアンダー部材１２及び１３から絶縁されるが、
ピン１６を介してパドル部材１１と電気的にコン
タクトする。パドル１１の一端或は両端にはバツ
クプレーン ワイヤー コンタクトを実現するよ
うな手段が講じられる。別の方法としては、パド
ル１１が外部リードと電気的に接続される。チツ
プとバツクとパドル部材１１の間の電気的なコン
タクトは各種の形態によつて実現できる。第１図
のピン構成は単に一例を示すものである。コンタ
クトの手段としては、例えば、単に絶縁膜内に開
口部を提供し、チツプを部材１１に半田づけする
か或は導電的に直接に接着する方法が考えられ
る。
第３図には完成されたパツケージが示されるが
これも第２図と同様にチツプ２１がパツケージに
如何にして取り付けられるかを示す目的で部分的
に切断されるている。ここでは、ワイヤー ボン
ド２０がリード フレーム上の各種のボンデイン
グ位置からチツプ２１上のボンデイング位置１４
（第１図）に延びているところが示される。クロ
スアンダー１２への接続が２５及び２６のところ
に示され、またクロスアンダー１３への接続が２
７及び２８のところに示される。
チツプ２１上の各種の位置にパワーを分配する
ためにはパワーは２つのクロスアンダー１２及び
１３の間の２つのパツケージ端子ピンを介して加
えられる。つまり、ワイヤー ボンド２５−２７
を介してチツプ位置に加えられる。同様にして、
チツプ上の追加の位置をクロスアンダー（パワー
バス）１２及び１３に接続することが可能であ
る。従つて、チツプにパワーを加えるために２つ
の端子ピンが割り当てられているのみであるが、
チツプ上の任意の数の位置がパワーを受信するこ
とが可能である。
JP60501929A 1984-06-04 1985-04-22 集積回路パッケ−ジ Granted JPS61502295A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US616823 1984-06-04
US06/616,823 US4612564A (en) 1984-06-04 1984-06-04 Plastic integrated circuit package

Publications (2)

Publication Number Publication Date
JPS61502295A JPS61502295A (ja) 1986-10-09
JPH0451053B2 true JPH0451053B2 (ja) 1992-08-18

Family

ID=24471079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60501929A Granted JPS61502295A (ja) 1984-06-04 1985-04-22 集積回路パッケ−ジ

Country Status (6)

Country Link
US (1) US4612564A (ja)
EP (1) EP0183724B1 (ja)
JP (1) JPS61502295A (ja)
CA (1) CA1222331A (ja)
DE (1) DE3572087D1 (ja)
WO (1) WO1985005735A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
US5234866A (en) * 1985-03-25 1993-08-10 Hitachi, Ltd. Semiconductor device and process for producing the same, and lead frame used in said process
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
JP2763004B2 (ja) * 1987-10-20 1998-06-11 株式会社 日立製作所 半導体装置
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US4924291A (en) * 1988-10-24 1990-05-08 Motorola Inc. Flagless semiconductor package
US5115298A (en) * 1990-01-26 1992-05-19 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
JP2538717B2 (ja) * 1990-04-27 1996-10-02 株式会社東芝 樹脂封止型半導体装置
JPH0760838B2 (ja) * 1990-11-13 1995-06-28 株式会社東芝 半導体装置
US5276352A (en) * 1990-11-15 1994-01-04 Kabushiki Kaisha Toshiba Resin sealed semiconductor device having power source by-pass connecting line
JPH04352436A (ja) * 1991-05-30 1992-12-07 Fujitsu Ltd 半導体装置
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
US5389577A (en) * 1992-08-31 1995-02-14 Sgs-Thomson Microelectronics, Inc. Leadframe for integrated circuits
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
TW276357B (ja) * 1993-03-22 1996-05-21 Motorola Inc
US5714792A (en) * 1994-09-30 1998-02-03 Motorola, Inc. Semiconductor device having a reduced die support area and method for making the same
US5750423A (en) * 1995-08-25 1998-05-12 Dai-Ichi Seiko Co., Ltd. Method for encapsulation of semiconductor devices with resin and leadframe therefor
US5907769A (en) 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
AU7706198A (en) * 1997-05-30 1998-12-30 Micron Technology, Inc. 256 meg dynamic random access memory
US6201186B1 (en) 1998-06-29 2001-03-13 Motorola, Inc. Electronic component assembly and method of making the same
SG112799A1 (en) 2000-10-09 2005-07-28 St Assembly Test Services Ltd Leaded semiconductor packages and method of trimming and singulating such packages
US6686258B2 (en) 2000-11-02 2004-02-03 St Assembly Test Services Ltd. Method of trimming and singulating leaded semiconductor packages
JP3920629B2 (ja) * 2001-11-15 2007-05-30 三洋電機株式会社 半導体装置
US7489488B2 (en) * 2005-10-19 2009-02-10 Littelfuse, Inc. Integrated circuit providing overvoltage protection for low voltage lines

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54140465A (en) * 1978-04-24 1979-10-31 Hitachi Ltd Lead frame
US4346396A (en) * 1979-03-12 1982-08-24 Western Electric Co., Inc. Electronic device assembly and methods of making same
JPS5753947A (en) * 1980-09-17 1982-03-31 Hitachi Ltd Transistor and electronic device containing it
GB2091035B (en) * 1981-01-12 1985-01-09 Avx Corp Integrated circuit device and sub-assembly
JPS5827353A (ja) * 1981-08-11 1983-02-18 Toshiba Corp 半導体装置用リ−ドフレ−ム
US4417266A (en) * 1981-08-14 1983-11-22 Amp Incorporated Power and ground plane structure for chip carrier

Also Published As

Publication number Publication date
JPS61502295A (ja) 1986-10-09
US4612564A (en) 1986-09-16
DE3572087D1 (en) 1989-09-07
EP0183724B1 (en) 1989-08-02
EP0183724A1 (en) 1986-06-11
CA1222331A (en) 1987-05-26
WO1985005735A1 (en) 1985-12-19

Similar Documents

Publication Publication Date Title
JPH0451053B2 (ja)
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US4965654A (en) Semiconductor package with ground plane
JP2735509B2 (ja) 改善された熱放散を備えたｉｃパッケージ
JP3152662B2 (ja) 半導体デバイス用多層リードフレーム
US5796159A (en) Thermally efficient integrated circuit package
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
US5206188A (en) Method of manufacturing a high lead count circuit board
JP3154579B2 (ja) 半導体素子搭載用のリードフレーム
US6124630A (en) Multi-layer lead frame for a semiconductor device
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
JPH0870059A (ja) 分離されたダイパッドを有する半導体パッケージ
JPH0774278A (ja) セラミック・パッケージ組立部品
JPS622628A (ja) 半導体装置
JP3150560B2 (ja) 半導体装置
JPH06204390A (ja) 半導体装置
JP3248117B2 (ja) 半導体装置
JPH0666351B2 (ja) 半導体集積回路
JP2587722Y2 (ja) 半導体装置
JPH0442942Y2 (ja)
JPS634951B2 (ja)
JPH0741167Y2 (ja) 絶縁物封止型回路装置
JPH0451488Y2 (ja)
KR20060013067A (ko) 칩 리드프레임 모듈
JP2002368045A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term