JP2704055B2 - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JP2704055B2 JP2704055B2 JP3083449A JP8344991A JP2704055B2 JP 2704055 B2 JP2704055 B2 JP 2704055B2 JP 3083449 A JP3083449 A JP 3083449A JP 8344991 A JP8344991 A JP 8344991A JP 2704055 B2 JP2704055 B2 JP 2704055B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- dielectric substrate
- terminals
- ground
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は超高周波領域で使用する
高周波素子を有する高周波半導体装置に関し、特にその
パッケージ構造に関する。
高周波素子を有する高周波半導体装置に関し、特にその
パッケージ構造に関する。
【０００２】
【従来の技術】従来の超高周波用半導体装置は、図４に
示すように半導体素子（図示せず）を内装したパッケー
ジ本体２１の周囲に複数本の信号用端子２２と接地用端
子２３とを突出させている。通常では、これらの端子２
２，２３は平面配置が十字型をしており、各端子２２，
２３は同一平面上に配置されている。このような半導体
装置は、マイクロストリップラインを設けた誘電体基板
３０に実装する際には、図５に示すように、誘電体基板
３０の表面に形成された信号用配線面３１に信号用端子
２２を接続する。又、誘電体基板３０の表面の他部に形
成された接地用配線面３２に接地用端子２３を接続す
る。そして、この接地用配線面３２はスルーホール３３
を通して誘電体基板３０の裏面側にまで延長させ、裏面
に設けた接地面に接続させている。
示すように半導体素子（図示せず）を内装したパッケー
ジ本体２１の周囲に複数本の信号用端子２２と接地用端
子２３とを突出させている。通常では、これらの端子２
２，２３は平面配置が十字型をしており、各端子２２，
２３は同一平面上に配置されている。このような半導体
装置は、マイクロストリップラインを設けた誘電体基板
３０に実装する際には、図５に示すように、誘電体基板
３０の表面に形成された信号用配線面３１に信号用端子
２２を接続する。又、誘電体基板３０の表面の他部に形
成された接地用配線面３２に接地用端子２３を接続す
る。そして、この接地用配線面３２はスルーホール３３
を通して誘電体基板３０の裏面側にまで延長させ、裏面
に設けた接地面に接続させている。
【０００３】
【発明が解決しようとする課題】このような実装構造で
は、半導体装置の各端子２２，２３は同一平面上に配置
されているために、誘電体基板３０の表面側にのみ接続
されることになる。このため、誘電体基板３０の裏面に
形成した接地面と表面の接地用配線面３２とをスルーホ
ール３３で接続することになり、このスルーホール３３
に図６に示すようなインダクタンスが寄生する。図６で
は高周波ＦＥＴトランジスタの例を示しており、トラン
ジスタＴＲのソースを接地するために表面側の接地用配
線面３２と裏面の接地面とを接続するスルーホール３３
によってインダクタンスＬが生じ、このインダクタンス
はトランジスタのソースの共通インピーダンスとして働
いて高周波利得を減少させ、逆方向伝達利得（アイソレ
ーション）をも悪化させることになる。このため、従来
の半導体装置では、高周波特性がパッケージ構造によっ
て決定され易く、より高い周波数まで使用可能な半導体
装置を得ることが難しいという問題がある。本発明の目
的は寄生インダクタンスを防止して、高周波特性に優れ
たパッケージ構造の半導体装置を提供することにある。
は、半導体装置の各端子２２，２３は同一平面上に配置
されているために、誘電体基板３０の表面側にのみ接続
されることになる。このため、誘電体基板３０の裏面に
形成した接地面と表面の接地用配線面３２とをスルーホ
ール３３で接続することになり、このスルーホール３３
に図６に示すようなインダクタンスが寄生する。図６で
は高周波ＦＥＴトランジスタの例を示しており、トラン
ジスタＴＲのソースを接地するために表面側の接地用配
線面３２と裏面の接地面とを接続するスルーホール３３
によってインダクタンスＬが生じ、このインダクタンス
はトランジスタのソースの共通インピーダンスとして働
いて高周波利得を減少させ、逆方向伝達利得（アイソレ
ーション）をも悪化させることになる。このため、従来
の半導体装置では、高周波特性がパッケージ構造によっ
て決定され易く、より高い周波数まで使用可能な半導体
装置を得ることが難しいという問題がある。本発明の目
的は寄生インダクタンスを防止して、高周波特性に優れ
たパッケージ構造の半導体装置を提供することにある。
【０００４】
【課題を解決するための手段】本発明の高周波半導体装
置は、パッケージ本体から突出される複数の信号用端子
を同一平面上に配置するとともに、これらの端子とそれ
ぞれ対をなして立面方向に対向される同数の接地用端子
を前記信号用端子とは、実装用の誘電体基板の厚さ寸法
の間隔を有する異なる同一平面上に配置し、かつ信号用
端子を前記誘電体基板の表面の配線面に接続したとき
に、接地用端子が誘電体基板の裏面の接地面に接続され
るように構成する。
置は、パッケージ本体から突出される複数の信号用端子
を同一平面上に配置するとともに、これらの端子とそれ
ぞれ対をなして立面方向に対向される同数の接地用端子
を前記信号用端子とは、実装用の誘電体基板の厚さ寸法
の間隔を有する異なる同一平面上に配置し、かつ信号用
端子を前記誘電体基板の表面の配線面に接続したとき
に、接地用端子が誘電体基板の裏面の接地面に接続され
るように構成する。
【０００５】
【作用】本発明によれば、信号用端子を誘電体基板表面
の配線面に接続したときには、接地用端子は誘電体基板
裏面の接地面に接続されるため、誘電体基板の表裏面を
相互接続するためのスルーホールが不要となり、寄生イ
ンダクタンスが抑制される。また、信号用端子と接地用
端子は基板の立面方向に対向配置されているため、基板
に設けた穴を通して一方の端子を挿通させることで、各
端子を基板の表面と裏面にそれぞれ接続することが可能
となる。
の配線面に接続したときには、接地用端子は誘電体基板
裏面の接地面に接続されるため、誘電体基板の表裏面を
相互接続するためのスルーホールが不要となり、寄生イ
ンダクタンスが抑制される。また、信号用端子と接地用
端子は基板の立面方向に対向配置されているため、基板
に設けた穴を通して一方の端子を挿通させることで、各
端子を基板の表面と裏面にそれぞれ接続することが可能
となる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の斜視図であり、図２
（ａ）及び（ｂ）はその平面図、正面図である。半導体
装置のパッケージ本体１は内部に高周波半導体装置（図
示せず）を内装しており、この高周波半導体装置に接続
される複数の信号用端子２，３と接地用端子４，５をパ
ッケージ本体１の外部に突出させている。ここでは入力
端子及び出力端子としての２本の信号用端子２，３を１
８０度反対方向に突出させている。又、接地用端子４，
５は各信号用端子２，３と対をなすように夫々対向して
突出されている。前記信号用端子２，３は夫々同一平面
上に位置され、又各接地用端子４，５は信号用端子２，
３とは異なる平面上に位置されている。そして、ここで
は接地用端子４，５の外形寸法を信号用端子２，３より
も大きくし、かつこれら信号用端子２，３と接地用端子
４，５との対向間隔は、実装する誘電体基板の厚さに略
等しい寸法に設定している。
る。図１は本発明の一実施例の斜視図であり、図２
（ａ）及び（ｂ）はその平面図、正面図である。半導体
装置のパッケージ本体１は内部に高周波半導体装置（図
示せず）を内装しており、この高周波半導体装置に接続
される複数の信号用端子２，３と接地用端子４，５をパ
ッケージ本体１の外部に突出させている。ここでは入力
端子及び出力端子としての２本の信号用端子２，３を１
８０度反対方向に突出させている。又、接地用端子４，
５は各信号用端子２，３と対をなすように夫々対向して
突出されている。前記信号用端子２，３は夫々同一平面
上に位置され、又各接地用端子４，５は信号用端子２，
３とは異なる平面上に位置されている。そして、ここで
は接地用端子４，５の外形寸法を信号用端子２，３より
も大きくし、かつこれら信号用端子２，３と接地用端子
４，５との対向間隔は、実装する誘電体基板の厚さに略
等しい寸法に設定している。
【０００７】この構成の高周波半導体装置をマイクロス
トリップ線路を形成した誘電体基板に実装する例を図３
に示す。同図（ａ）のように、誘電体基板１０には高周
波半導体装置のパッケージ本体及び少なくとも信号用端
子が挿通可能な角型の穴１１をあけてあり、この穴１１
に臨む表面側には信号ライン用の配線面１２を形成し、
裏面には接地面１３を形成している。そして、高周波半
導体装置のパッケージ本体１及び信号用端子２，３を誘
電体基板１０の下側から穴１１内に挿入させる。次い
で、同図（ｂ）のように、信号用端子２，３が誘電体基
板１０の表面側に位置されたところで、パッケージ本体
１を約９０度水平方向に回動させ、同図（ｃ）の状態と
する。そして、この状態で誘電体基板１０の表面側では
信号用端子２，３を信号ライン用の配線面１２に半田等
により接続し、同時に裏面側では接地用端子４，５を接
地面１３に半田付等により接続する。
トリップ線路を形成した誘電体基板に実装する例を図３
に示す。同図（ａ）のように、誘電体基板１０には高周
波半導体装置のパッケージ本体及び少なくとも信号用端
子が挿通可能な角型の穴１１をあけてあり、この穴１１
に臨む表面側には信号ライン用の配線面１２を形成し、
裏面には接地面１３を形成している。そして、高周波半
導体装置のパッケージ本体１及び信号用端子２，３を誘
電体基板１０の下側から穴１１内に挿入させる。次い
で、同図（ｂ）のように、信号用端子２，３が誘電体基
板１０の表面側に位置されたところで、パッケージ本体
１を約９０度水平方向に回動させ、同図（ｃ）の状態と
する。そして、この状態で誘電体基板１０の表面側では
信号用端子２，３を信号ライン用の配線面１２に半田等
により接続し、同時に裏面側では接地用端子４，５を接
地面１３に半田付等により接続する。
【０００８】したがって、高周波半導体装置は、特に接
地用端子４，５は誘電体基板１０の裏面の接地面に直接
接続されることになり、従来のようなスルーホールは不
要とされる。このため、スルーホールが原因となる寄生
インダクタンスが防止でき、高周波特性の劣化が防止で
き、超高周波での使用が可能となる。尚、信号用端子及
び接地用端子の数は前記実施例に限られるものではな
く、３本或いはそれ以上の数でもよい。又、各端子の突
出方向を工夫することで、誘電体基板に形成する穴を可
及的に小さくした上で半導体装置の挿入を可能とし、各
端子を誘電体基板の表面及び裏面に沿設させることが可
能である。
地用端子４，５は誘電体基板１０の裏面の接地面に直接
接続されることになり、従来のようなスルーホールは不
要とされる。このため、スルーホールが原因となる寄生
インダクタンスが防止でき、高周波特性の劣化が防止で
き、超高周波での使用が可能となる。尚、信号用端子及
び接地用端子の数は前記実施例に限られるものではな
く、３本或いはそれ以上の数でもよい。又、各端子の突
出方向を工夫することで、誘電体基板に形成する穴を可
及的に小さくした上で半導体装置の挿入を可能とし、各
端子を誘電体基板の表面及び裏面に沿設させることが可
能である。
【０００９】
【発明の効果】以上説明したように本発明は、パッケー
ジ本体から同一平面上に突出される複数の信号用端子
と、これと立面方向に対向される対をなす接地用端子と
を異なる平面上に配置し、信号用端子を誘電体基板表面
の配線面に接続したときには、接地用端子は誘電体基板
裏面の接地面に接続されるように構成しているので、誘
電体基板の表裏面を相互接続するためのスルーホールが
不要となり、寄生インダクタンスが抑制され、高周波半
導体素子の特性を劣化することなく高周波まで使用でき
るという効果がある。また、信号用端子と接地用端子は
基板の立面方向に対向配置されているため、基板にはこ
れら端子を挿通させる穴を開設すれば、この穴を通して
いずれか一方の端子を穴に挿通させ、その上で半導体装
置を平面方向に移動させることで、各端子を基板の表面
と裏面のそれぞれの配線面に接続することが可能とな
り、半導体装置を基板の表面側あるいは裏面側のいずれ
からも実装でき、実装作業を簡易化する上でも有利とな
る。
ジ本体から同一平面上に突出される複数の信号用端子
と、これと立面方向に対向される対をなす接地用端子と
を異なる平面上に配置し、信号用端子を誘電体基板表面
の配線面に接続したときには、接地用端子は誘電体基板
裏面の接地面に接続されるように構成しているので、誘
電体基板の表裏面を相互接続するためのスルーホールが
不要となり、寄生インダクタンスが抑制され、高周波半
導体素子の特性を劣化することなく高周波まで使用でき
るという効果がある。また、信号用端子と接地用端子は
基板の立面方向に対向配置されているため、基板にはこ
れら端子を挿通させる穴を開設すれば、この穴を通して
いずれか一方の端子を穴に挿通させ、その上で半導体装
置を平面方向に移動させることで、各端子を基板の表面
と裏面のそれぞれの配線面に接続することが可能とな
り、半導体装置を基板の表面側あるいは裏面側のいずれ
からも実装でき、実装作業を簡易化する上でも有利とな
る。
【図１】本発明の高周波半導体装置の一実施例の斜視図
である。
である。
【図２】（ａ）は図１の半導体装置の平面図、（ｂ）は
その正面図である。
その正面図である。
【図３】（ａ）乃至（ｃ）は図１の半導体装置を誘電体
基板に実装する状態を工程順に示す斜視図である。
基板に実装する状態を工程順に示す斜視図である。
【図４】従来の高周波半導体装置の斜視図である。
【図５】従来の半導体装置の実装状態の斜視図である。
【図６】寄生インダクタンスを説明するための回路図で
ある。
ある。
１ パッケージ本体 ２，３ 信号用端子 ４，５ 接地用端子 １０ 誘電体基板 １１ 穴 １２ 信号ライン用配線面 １３ 接地面
Claims (1)
- 【請求項１】 高周波半導体素子を内装し、複数の信号
用端子と接地用端子とをパッケージ本体から突出させた
高周波半導体装置において、前記複数の信号用端子を同
一平面上に配置するとともに、これらの端子とそれぞれ
対をなして立面方向に対向される同数の接地用端子を前
記信号用端子とは、実装用の誘電体基板の厚さ寸法の間
隔を有する異なる同一平面上に配置し、前記信号用端子
を前記誘電体基板の表面の配線面に接続したときに、接
地用端子が前記誘電体基板の裏面の接地面に接続される
ように構成したことを特徴とする高周波半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083449A JP2704055B2 (ja) | 1991-03-23 | 1991-03-23 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083449A JP2704055B2 (ja) | 1991-03-23 | 1991-03-23 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04294573A JPH04294573A (ja) | 1992-10-19 |
| JP2704055B2 true JP2704055B2 (ja) | 1998-01-26 |
Family
ID=13802752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083449A Expired - Fee Related JP2704055B2 (ja) | 1991-03-23 | 1991-03-23 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2704055B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013094101A1 (ja) * | 2011-12-22 | 2013-06-27 | パナソニック株式会社 | 半導体パッケージ、その製造方法及び金型、半導体パッケージの入出力端子 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5999447U (ja) * | 1982-12-24 | 1984-07-05 | 株式会社東芝 | 半導体用パツケ−ジ |
-
1991
- 1991-03-23 JP JP3083449A patent/JP2704055B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04294573A (ja) | 1992-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3326528B2 (ja) | モノリシックマイクロ波／ミリメートル波集積回路の三次元パッケージ | |
| US7098531B2 (en) | Jumper chip component and mounting structure therefor | |
| JP2704055B2 (ja) | 高周波半導体装置 | |
| US4612566A (en) | Microwave transistor mounting structure | |
| US5847934A (en) | Hybrid integrated circuit | |
| JPH02913Y2 (ja) | ||
| JP2592561Y2 (ja) | フィルタコネクタ | |
| JPH053402A (ja) | 混成集積回路装置 | |
| KR0123080B1 (ko) | 마이크로파 트랜지스터의 장착구조 | |
| JP3158837B2 (ja) | 表面実装型アンテナ | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JP3334284B2 (ja) | 非可逆回路素子 | |
| JP2788938B2 (ja) | 高周波用フレキシブル配線板 | |
| JPH0533042Y2 (ja) | ||
| JPH0445247Y2 (ja) | ||
| JPH0936667A (ja) | ダブルバランス型ミキサ回路 | |
| JPH042492Y2 (ja) | ||
| JPH0737320Y2 (ja) | 面実装形高周波小信号トランジスタ | |
| JPS5924162Y2 (ja) | 電源供給構造の改良されたマイクロ波集積回路 | |
| JPS63288097A (ja) | 高周波回路基板 | |
| JPS61182247A (ja) | Ｉｃパツケ−ジ | |
| JPH05251581A (ja) | 高周波パッケージ | |
| JPH01141402A (ja) | マイクロ波集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |