JP3334284B2 - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JP3334284B2 JP3334284B2 JP25866393A JP25866393A JP3334284B2 JP 3334284 B2 JP3334284 B2 JP 3334284B2 JP 25866393 A JP25866393 A JP 25866393A JP 25866393 A JP25866393 A JP 25866393A JP 3334284 B2 JP3334284 B2 JP 3334284B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ferrite
- ground
- electrodes
- insertion hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、非可逆回路素子、例え
ばアイソレータ，サーキュレータ等に関し、詳細には基
板を介して接続される電極部のインピーダンスを小さく
してアースを安定化でき、かつ接続不良を回避できると
ともに、部品コストを低減できるようにした構造に関す
る。
ばアイソレータ，サーキュレータ等に関し、詳細には基
板を介して接続される電極部のインピーダンスを小さく
してアースを安定化でき、かつ接続不良を回避できると
ともに、部品コストを低減できるようにした構造に関す
る。
【０００２】
【従来の技術】一般に、ＶＨＦ，ＵＨＦ，ＳＨＦ帯域で
使用されるアイソレータ，サーキュレータは信号を伝送
方向にのみ通過させ、逆方向への伝送を阻止する機能を
有しており、例えば携帯電話，自動車電話等の移動通信
機器の送信回路部に採用されている。
使用されるアイソレータ，サーキュレータは信号を伝送
方向にのみ通過させ、逆方向への伝送を阻止する機能を
有しており、例えば携帯電話，自動車電話等の移動通信
機器の送信回路部に採用されている。
【０００３】このようなアイソレータとして、図４に示
す構造のものがある。このアイソレータ３１は、主とし
て、磁性体金属製ヨーク３２，３３内に、３つの中心電
極３４〜３６が積層配置された電極基板３７を配設し、
該電極基板３７の各中心電極３４〜３６の交差部分にフ
ェライト３８を当接させるとともに、永久磁石４４によ
り直流磁界を印加するように構成されている。
す構造のものがある。このアイソレータ３１は、主とし
て、磁性体金属製ヨーク３２，３３内に、３つの中心電
極３４〜３６が積層配置された電極基板３７を配設し、
該電極基板３７の各中心電極３４〜３６の交差部分にフ
ェライト３８を当接させるとともに、永久磁石４４によ
り直流磁界を印加するように構成されている。
【０００４】上記アイソレータ３１においてフェライト
３８周囲のアースをとる場合、図５及び図６に示すよう
な構造が一般的である。これは下ヨーク３２の底壁３２
ａ上にプリント基板３９を配設し、該プリント基板３９
の中央部に上記フェライト３８が挿入される挿入孔４０
を形成し、該挿入孔４０内に上記フェライト３８を挿入
配置して底壁３２ａ上に当接する。
３８周囲のアースをとる場合、図５及び図６に示すよう
な構造が一般的である。これは下ヨーク３２の底壁３２
ａ上にプリント基板３９を配設し、該プリント基板３９
の中央部に上記フェライト３８が挿入される挿入孔４０
を形成し、該挿入孔４０内に上記フェライト３８を挿入
配置して底壁３２ａ上に当接する。
【０００５】また上記プリント基板３９上面の挿入孔４
０の周縁部には上記電極基板３７の各中心電極３４〜３
６の一端に接続されるアース電極４１ａ〜４１ｃが所定
角度ごとに形成されており、下面全面には上記下ヨーク
３２に接続されるアース電極４２が形成されている。そ
して、従来、上記各アース電極４１ａ〜４１ｃとアース
電極４２とをプリント基板３９に形成されたスルーホー
ル電極４３を介して接続する構造が採用されている。
０の周縁部には上記電極基板３７の各中心電極３４〜３
６の一端に接続されるアース電極４１ａ〜４１ｃが所定
角度ごとに形成されており、下面全面には上記下ヨーク
３２に接続されるアース電極４２が形成されている。そ
して、従来、上記各アース電極４１ａ〜４１ｃとアース
電極４２とをプリント基板３９に形成されたスルーホー
ル電極４３を介して接続する構造が採用されている。
【０００６】
【発明が解決しようとする課題】ところで、上記従来の
スルーホール電極で接続する場合、プリント基板の大き
さ，電極のパターン形状等の制約からスルーホール径は
０．２ｍｍ程度が限度である。このためアース電極部の
インピーダンスが大きくなり易く、安定したアースが得
られ難いことから、アイソレータのロスが増大するとい
う問題がある。
スルーホール電極で接続する場合、プリント基板の大き
さ，電極のパターン形状等の制約からスルーホール径は
０．２ｍｍ程度が限度である。このためアース電極部の
インピーダンスが大きくなり易く、安定したアースが得
られ難いことから、アイソレータのロスが増大するとい
う問題がある。
【０００７】また上記スルーホール径が小さいことか
ら、電極部の接続不良を起こす場合があり、さらに基板
にスルーホールを形成する分だけコストが上昇するとい
う問題もある。
ら、電極部の接続不良を起こす場合があり、さらに基板
にスルーホールを形成する分だけコストが上昇するとい
う問題もある。
【０００８】本発明は上記従来の状況に鑑みてなされた
もので、インピーダンスを小さくしてアースを安定化で
き、かつ接続不良やコスト上昇の問題を解消できる非可
逆回路素子を提供することを目的としている。
もので、インピーダンスを小さくしてアースを安定化で
き、かつ接続不良やコスト上昇の問題を解消できる非可
逆回路素子を提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明は、複数の中心導
体を互いに電気的絶縁状態で、かつ交差させて配置し、
該各中心導体の交差部分にフェライトを配置した非可逆
回路素子において、基板の一主面に上記各中心導体の一
端が接続される第１アース電極を形成するとともに、他
主面に第２アース電極を形成し、上記基板に上記フェラ
イトが挿入されるフェライト挿入孔を形成し、該フェラ
イト挿入孔の内周面に上記第１アース電極と第２アース
電極とを接続する側面電極を一体形成することを特徴と
している。
体を互いに電気的絶縁状態で、かつ交差させて配置し、
該各中心導体の交差部分にフェライトを配置した非可逆
回路素子において、基板の一主面に上記各中心導体の一
端が接続される第１アース電極を形成するとともに、他
主面に第２アース電極を形成し、上記基板に上記フェラ
イトが挿入されるフェライト挿入孔を形成し、該フェラ
イト挿入孔の内周面に上記第１アース電極と第２アース
電極とを接続する側面電極を一体形成することを特徴と
している。
【００１０】
【００１１】
【作用】本発明に係る非可逆回路素子によれば、基板の
フェライト挿入孔の内周面に側面電極を形成し、該側面
電極を介して第１，第２アース電極を接続したので、従
来のスルーホール電極に比べて電極面積を大きくするこ
とができ、しかも側面電極をフェライトに近接して設け
ることができる。その結果、電極部のインピーダンスを
小さくすることができ、それだけ安定したアースを得る
ことができ、ひいてはアイソレータのロスを低減でき
る。
フェライト挿入孔の内周面に側面電極を形成し、該側面
電極を介して第１，第２アース電極を接続したので、従
来のスルーホール電極に比べて電極面積を大きくするこ
とができ、しかも側面電極をフェライトに近接して設け
ることができる。その結果、電極部のインピーダンスを
小さくすることができ、それだけ安定したアースを得る
ことができ、ひいてはアイソレータのロスを低減でき
る。
【００１２】また、上記フェライト挿入孔の内周面を利
用して、第１，第２アース電極を接続したので、従来の
スルーホール内に電極を形成する場合のような接続不良
の問題を回避でき、かつスルーホールを不要にできる分
だけ加工コストを低減できる。
用して、第１，第２アース電極を接続したので、従来の
スルーホール内に電極を形成する場合のような接続不良
の問題を回避でき、かつスルーホールを不要にできる分
だけ加工コストを低減できる。
【００１３】
【実施例】以下、本発明の実施例を図について説明す
る。図１ないし図３は本発明の一実施例による非可逆回
路素子を説明するための図であり、本実施例ではアイソ
レータに適用した場合を例にとって説明する。
る。図１ないし図３は本発明の一実施例による非可逆回
路素子を説明するための図であり、本実施例ではアイソ
レータに適用した場合を例にとって説明する。
【００１４】図において、１は本実施例構造が適用され
た集中定数型のアイソレータであり、これは磁性体金属
からなる下ヨーク２の底壁２ａ上にプリント基板１５を
配設し、該プリント基板１５の上部に電極基板７を配設
するとともに、これの上部に端子ブロック１６を配設
し、上記下ヨーク２に同じく磁性体金属からなる上ヨー
ク３を装着し、これにより磁気閉回路を構成してなるも
のである。
た集中定数型のアイソレータであり、これは磁性体金属
からなる下ヨーク２の底壁２ａ上にプリント基板１５を
配設し、該プリント基板１５の上部に電極基板７を配設
するとともに、これの上部に端子ブロック１６を配設
し、上記下ヨーク２に同じく磁性体金属からなる上ヨー
ク３を装着し、これにより磁気閉回路を構成してなるも
のである。
【００１５】上記電極基板７は、図示しない２枚の基板
と銅箔からなる第１〜第３中心導体４〜６とを交互に積
層して構成されている。この各中心導体４〜６は電気的
絶縁状態で、かつ互いに１２０度の角度をなして交差状
に配置されている。また上記各中心導体４〜６の両端部
はそれぞれスルーホール電極１８・・を介して電極基板
７の上面及び下面に導出されており、この基板７両面の
各導出部にはポート電極１９ａ〜１９ｆが形成されてい
る。
と銅箔からなる第１〜第３中心導体４〜６とを交互に積
層して構成されている。この各中心導体４〜６は電気的
絶縁状態で、かつ互いに１２０度の角度をなして交差状
に配置されている。また上記各中心導体４〜６の両端部
はそれぞれスルーホール電極１８・・を介して電極基板
７の上面及び下面に導出されており、この基板７両面の
各導出部にはポート電極１９ａ〜１９ｆが形成されてい
る。
【００１６】上記電極基板７上には２つのチップ抵抗Ｒ
１，Ｒ２が配設されている。この各チップ抵抗Ｒ１，Ｒ
２の一方の電極は上記第１中心導体４のポート電極１９
ｅに接続されており、他方の電極はそれぞれ左右のポー
ト電極１９ｄ，１９ｆに接続されている。
１，Ｒ２が配設されている。この各チップ抵抗Ｒ１，Ｒ
２の一方の電極は上記第１中心導体４のポート電極１９
ｅに接続されており、他方の電極はそれぞれ左右のポー
ト電極１９ｄ，１９ｆに接続されている。
【００１７】上記端子ブロック１６は樹脂部材２０の下
面両端部に脚部２０ａ，２０ｂを一体に凸設し、該樹脂
部材２０の中央部に挿通孔２０ｃを形成してなるもの
で、この挿通孔２０ｃ内には永久磁石９が挿入されてい
る。この永久磁石９の上面は上ヨーク３の下面に貼着さ
れており、該永久磁石９により上記各中心導体４〜６の
交差部分に直流磁界を印加するように構成されている。
面両端部に脚部２０ａ，２０ｂを一体に凸設し、該樹脂
部材２０の中央部に挿通孔２０ｃを形成してなるもの
で、この挿通孔２０ｃ内には永久磁石９が挿入されてい
る。この永久磁石９の上面は上ヨーク３の下面に貼着さ
れており、該永久磁石９により上記各中心導体４〜６の
交差部分に直流磁界を印加するように構成されている。
【００１８】また上記樹脂部材２０の両脚部２０ａ，２
０ｂにはそれぞれアース端子２１，入出力端子２２がイ
ンサート形成されている。この各アース端子２１は上記
電極基板７のアース用ポート電極１９ｂ，１９ｄ，１９
ｆに、また各入出力端子２２は入出力用ポート電極１９
ａ，１９ｃ，１９ｅにそれぞれ接続されている。上記各
端子２１，２２は下ヨーク２の開口２ｂから外方に露出
されている。
０ｂにはそれぞれアース端子２１，入出力端子２２がイ
ンサート形成されている。この各アース端子２１は上記
電極基板７のアース用ポート電極１９ｂ，１９ｄ，１９
ｆに、また各入出力端子２２は入出力用ポート電極１９
ａ，１９ｃ，１９ｅにそれぞれ接続されている。上記各
端子２１，２２は下ヨーク２の開口２ｂから外方に露出
されている。
【００１９】上記プリント基板１５の中央部には円形状
の挿入孔２３が形成されており、この挿入孔２３内には
フェライト８が挿入配置されている。このフェライト８
の下面は下ヨーク２の底壁２ａ上に当接しており、上面
は上記第１〜第３中心導体４〜６の交差部分に当接して
いる。
の挿入孔２３が形成されており、この挿入孔２３内には
フェライト８が挿入配置されている。このフェライト８
の下面は下ヨーク２の底壁２ａ上に当接しており、上面
は上記第１〜第３中心導体４〜６の交差部分に当接して
いる。
【００２０】また上記プリント基板１５の挿入孔２３の
周縁部には１２０度の角度ごとに３つの角孔２４・・が
形成されており、この各角孔２４内には単板コンデンサ
Ｃ１〜Ｃ３が挿入配置されている。この各単板コンデン
サＣ１〜Ｃ３の下面電極は下ヨーク２の底壁２ａ上に接
続されており、上面電極はそれぞれ上記第１〜第３中心
導体４〜６のポート電極１９ａ，１９ｃ，１９ｅに接続
されている。
周縁部には１２０度の角度ごとに３つの角孔２４・・が
形成されており、この各角孔２４内には単板コンデンサ
Ｃ１〜Ｃ３が挿入配置されている。この各単板コンデン
サＣ１〜Ｃ３の下面電極は下ヨーク２の底壁２ａ上に接
続されており、上面電極はそれぞれ上記第１〜第３中心
導体４〜６のポート電極１９ａ，１９ｃ，１９ｅに接続
されている。
【００２１】上記プリント基板１５上面の挿入孔２３の
周縁部には３つの第１アース電極２５ａ，２５ｂ，２５
ｃが形成されており、下面全面には第２アース電極２６
が形成されている。上記各第１アース電極２５ａ，２５
ｂ，２５ｃはそれぞれ上記電極基板７下面の各ポート電
極１９ｂ，１９ｆ，１９ｄに接続されており、第２アー
ス電極２６は下ヨーク２の底壁２ａに接続されている。
周縁部には３つの第１アース電極２５ａ，２５ｂ，２５
ｃが形成されており、下面全面には第２アース電極２６
が形成されている。上記各第１アース電極２５ａ，２５
ｂ，２５ｃはそれぞれ上記電極基板７下面の各ポート電
極１９ｂ，１９ｆ，１９ｄに接続されており、第２アー
ス電極２６は下ヨーク２の底壁２ａに接続されている。
【００２２】そして、上記プリント基板１５のフェライ
ト挿入孔２３の内周面には電解メッキにより側面電極２
７，２７，２７が第１，第２アース電極２５ａ〜２５
ｃ，２６と一体形成されており、この各側面電極２７を
介して上記各第１アース電極２５ａ〜２５ｃと第２アー
ス電極２６とは接続されている。
ト挿入孔２３の内周面には電解メッキにより側面電極２
７，２７，２７が第１，第２アース電極２５ａ〜２５
ｃ，２６と一体形成されており、この各側面電極２７を
介して上記各第１アース電極２５ａ〜２５ｃと第２アー
ス電極２６とは接続されている。
【００２３】次に本実施例の作用効果について説明す
る。本実施例のアイソレータ１によれば、プリント基板
１５のフェライト挿入孔２３の内周面に側面電極２７を
形成し、該側面電極２７を介して各第１アース電極２５
ａ〜２５ｃと第２アース電極２６とを接続したので、上
記側面電極２７の面積を従来のスルーホール電極に比べ
て大きくすることができ、しかもフェライト８に側面電
極２７を近接して設けることができる。その結果、アー
ス電極部のインピーダンスを小さくすることができ、そ
れだけ安定したアースを得ることができ、ひいてはアイ
ソレータのロスを低減できる。
る。本実施例のアイソレータ１によれば、プリント基板
１５のフェライト挿入孔２３の内周面に側面電極２７を
形成し、該側面電極２７を介して各第１アース電極２５
ａ〜２５ｃと第２アース電極２６とを接続したので、上
記側面電極２７の面積を従来のスルーホール電極に比べ
て大きくすることができ、しかもフェライト８に側面電
極２７を近接して設けることができる。その結果、アー
ス電極部のインピーダンスを小さくすることができ、そ
れだけ安定したアースを得ることができ、ひいてはアイ
ソレータのロスを低減できる。
【００２４】また本実施例では、上記挿入孔２３の内周
面に側面電極２７を形成したので、各アース電極２５ａ
〜２５ｃ，２６との接続を確実に行うことができ、従来
の接続不良の問題を回避できる。
面に側面電極２７を形成したので、各アース電極２５ａ
〜２５ｃ，２６との接続を確実に行うことができ、従来
の接続不良の問題を回避できる。
【００２５】さらに上記側面電極２７は各アース電極２
５ａ〜２５ｃ，２６と同時に形成できることから、スル
ーホールを不要にできる分だけ加工コストを低減でき
る。
５ａ〜２５ｃ，２６と同時に形成できることから、スル
ーホールを不要にできる分だけ加工コストを低減でき
る。
【００２６】なお、上記実施例では、アイソレータを例
にとって説明したが、本発明はサーキュレータにも適用
できるとともに、他の高周波部品にも適用できる。
にとって説明したが、本発明はサーキュレータにも適用
できるとともに、他の高周波部品にも適用できる。
【００２７】
【発明の効果】以上のように本発明に係る非可逆回路素
子によれば、基板のフェライト挿入孔の内周面に第１，
第２アース電極に接続される側面電極を形成したので、
該電極面積を大きくできる分だけインピーダンスを小さ
くすることができ、ひいてはアイソレータのロスを低減
できる効果があり、また接続不良を回避できるととも
に、コストを低減できる効果がある。また側面電極及び
第１，第２アース電極を一体形成したので、スルーホー
ルを不要にでき、加工コストを低減できる効果がある。
子によれば、基板のフェライト挿入孔の内周面に第１，
第２アース電極に接続される側面電極を形成したので、
該電極面積を大きくできる分だけインピーダンスを小さ
くすることができ、ひいてはアイソレータのロスを低減
できる効果があり、また接続不良を回避できるととも
に、コストを低減できる効果がある。また側面電極及び
第１，第２アース電極を一体形成したので、スルーホー
ルを不要にでき、加工コストを低減できる効果がある。
【図１】本発明の一実施例によるアイソレータを説明す
るための分解斜視図である。
るための分解斜視図である。
【図２】上記実施例のプリント基板部分を示す分解斜視
図である。
図である。
【図３】上記実施例のプリント基板部分を示す断面図で
ある。
ある。
【図４】従来のアイソレータを示す分解斜視図である。
【図５】従来のプリント基板を示す分解斜視図である。
【図６】従来のプリント基板を示す断面図である。
１ アイソレータ（非可逆回路素子） １５ プリント基板 ２３ フェライト挿入孔 ２５ａ〜２５ｃ 第１アース電極 ２６ 第２アース電極 ２７ 側面電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 隆 京都府長岡京市天神２丁目26番10号 株 式会社村田製作所内 (72)発明者 大平 勝幸 京都府長岡京市天神２丁目26番10号 株 式会社村田製作所内 審査官 新川 圭二 (56)参考文献 特開 平４−355503（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 1/383
Claims (1)
- 【請求項１】 複数の中心導体を互いに電気的絶縁状態
で、かつ交差させて配置し、該各中心導体の交差部分に
フェライトを配置した非可逆回路素子において、基板の
一主面に上記各中心導体の一端が接続される第１アース
電極を形成するとともに、他主面に第２アース電極を形
成し、上記基板に上記フェライトが挿入されるフェライ
ト挿入孔を形成し、該フェライト挿入孔の内周面に上記
第１アース電極と第２アース電極とを接続する側面電極
を一体形成することを特徴とする非可逆回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25866393A JP3334284B2 (ja) | 1993-10-15 | 1993-10-15 | 非可逆回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25866393A JP3334284B2 (ja) | 1993-10-15 | 1993-10-15 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07115308A JPH07115308A (ja) | 1995-05-02 |
| JP3334284B2 true JP3334284B2 (ja) | 2002-10-15 |
Family
ID=17323376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25866393A Expired - Fee Related JP3334284B2 (ja) | 1993-10-15 | 1993-10-15 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334284B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1454722B1 (en) | 2001-11-15 | 2010-11-03 | Max Co., Ltd. | Staple cartridge |
-
1993
- 1993-10-15 JP JP25866393A patent/JP3334284B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07115308A (ja) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222425B1 (en) | Nonreciprocal circuit device with a dielectric film between the magnet and substrate | |
| US20020030548A1 (en) | Nonreciprocal circuit device and communication apparatus including the same | |
| JP3334284B2 (ja) | 非可逆回路素子 | |
| JP3458806B2 (ja) | 非可逆回路素子及び通信機装置 | |
| JP3539351B2 (ja) | 非可逆回路素子の製造方法 | |
| JP3419369B2 (ja) | 非可逆回路素子 | |
| JPH11239009A (ja) | 非可逆回路素子の広帯域化構造 | |
| JP3269141B2 (ja) | 非可逆回路素子 | |
| JPH07263917A (ja) | 非可逆回路素子 | |
| JP3395748B2 (ja) | 非可逆回路素子及び通信機装置 | |
| JP2556166B2 (ja) | 非可逆回路素子 | |
| JP3201279B2 (ja) | 非可逆回路素子 | |
| US6670862B2 (en) | Nonreciprocal circuit device and communication apparatus | |
| JPH0758525A (ja) | 非可逆回路素子 | |
| JP2606474Y2 (ja) | 非可逆回路素子 | |
| JPH088610A (ja) | 非可逆回路素子 | |
| JP2606475Y2 (ja) | 非可逆回路素子 | |
| JPH07115309A (ja) | 回路基板 | |
| JP3296026B2 (ja) | 非可逆回路素子 | |
| JP3673512B2 (ja) | 非可逆回路素子 | |
| JPH0537206A (ja) | 非可逆回路素子 | |
| JP2001111309A (ja) | 非可逆回路素子及び通信機装置 | |
| JP3660316B2 (ja) | 非可逆回路素子 | |
| JPH05315814A (ja) | 非可逆回路素子 | |
| JPH0582110U (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020702 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |