JP3201279B2

JP3201279B2 - 非可逆回路素子

Info

Publication number: JP3201279B2
Application number: JP24802996A
Authority: JP
Inventors: 敏弘牧野; 崇川浪
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1996-09-19
Filing date: 1996-09-19
Publication date: 2001-08-20
Anticipated expiration: 2016-09-19
Also published as: JPH1098308A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波帯等の
高周波帯域で使用される非可逆回路素子、例えばアイソ
レータ、サーキュレータに関し、特に移動通信機器に使
用する場合の小型化、低価格化に対応できる非可逆回路
素子に関する。

【０００２】

【従来の技術】一般に、集中定数型のアイソレータ、サ
ーキュレータ等の非可逆回路素子は、信号の伝送方向に
は減衰量が極めて小さく、逆方向には極めて大きい特性
を有している。この種のアイソレータとして、従来、例
えば図１２に示すような構造のものがある。

【０００３】このアイソレータは、主として上ヨーク２
と下ヨーク８とで構成される磁気閉回路内に、永久磁石
３、フェライト５４に３本の中心導体５１、５２、５３
を互いに交差させて配置した磁性組立体５、及び樹脂ケ
ース７を配設し、下ヨークの下面に入出力電極９１、９
２及びアース電極９３が形成された端子基板９を配設し
た構造のものである。上記中心導体５１、５２のポート
部Ｐ１，Ｐ２は、上記樹脂ケース７に配設された入出力
接続端子７１、７２及び整合用コンデンサＣｏ，Ｃｏに
接続され、中心導体５３のポート部Ｐ３は整合用コンデ
ンサＣｏ及び終端抵抗Ｒに接続され、各コンデンサＣｏ
及び終端抵抗Ｒの一端はアース端子７３，７３に接続さ
れ、入出力接続端子７１、７２、アース端子７３は端子
基板９に形成された入出力電極９１、９２、アース電極
９３にそれぞれ接続されている。

【０００４】端子基板９は、信号入出力部の形状や位置
等の変更を行いアイソレータの信号入出力部の設計の自
由度を高めるとともに、実装基板との安定で確実な接続
を得るためのものであり、入出力電極９１、９２及びア
ース電極９３は端子基板９の両主面に形成され、両主面
のそれぞれの電極は端面電極またはスルーホールにより
接続されている。

【０００５】図１３はこのアイソレータの等価回路図で
ある。図１３に示すように、従来のアイソレータは、中
心導体５１、５２、５３の先端部にあたるポートＰ１，
Ｐ２，Ｐ３に整合回路としてそれぞれ整合容量Ｃｏが接
続され、１つのポートＰ３に終端抵抗Ｒを接続して構成
されている。なお、各インダクタンスＬはフェライト５
４と中心導体５１、５２、５３とにより形成される等価
的なインダクタンスである。

【０００６】そして、このアイソレータは、携帯電話、
自動車電話等の移動通信機器のアンテナ共用回路の送受
信回路部に採用され、表面に入出力用の伝送線路及びア
ース電極が形成され、裏面の略全面にアース電極が形成
された実装基板に表面実装されて使用される。

【０００７】

【発明が解決しようとする課題】一般的に、このような
通信機器に組み込まれる増幅器には非直線性が存在して
おり、これが不要輻射、つまりスプリアス（基本波の整
数倍、特に２倍波、３倍波）の発生原因となっている。
この不要輻射は、混信や他の通信機器の電力増幅部の異
常動作の要因となることから、一定のレベル以下にする
ことが規格化されている。

【０００８】また、アイソレータはその伝送方向の特性
としてバンドパスフィルタの機能をも有しており、この
ため通過帯域より離れた周波数帯域では伝送方向でも減
衰量が大きいという特性を有している。しかし、アイソ
レータは元来帯域外の減衰を得るためのものではなく、
上記従来のアイソレータでは不要輻射の周波数帯域（特
に、基本波の２倍波、３倍波）で所望の減衰量を得るこ
とはできない。このため、この種の従来の通信機器にお
いては、別途フィルタ等を用いて不要輻射を減衰させる
方法が採用されている。

【０００９】すなわち、上記従来のアイソレータを用い
た場合、上記のように不要輻射防止用のフィルタが必要
であり、このフィルタの分だけ部品コストが上昇すると
ともに大型化するという問題があり、小型化、低価格化
に対する要請に対応できないという問題があった。

【００１０】そこで、本発明の目的は、帯域外での減衰
量を大きくして不要輻射の発生を大幅に低減することが
でき、よって、小型化、低価格化に貢献できる非可逆回
路素子を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、直流磁界が印加される磁性
体と、該磁性体に互いに交差させて配置された複数の中
心導体と、各中心導体のポート部とアース間に接続され
た整合容量と、入出力電極及びアース電極が形成された
端子基板とを備えてなる非可逆回路素子であって、前記
端子基板に少なくとも１つのインダクタンスが形成さ
れ、該インダクタンスが前記中心導体のポート部のうち
少なくとも１つのポート部と該ポート部に対応する前記
入出力電極との間に接続され、前記インダクタンスと前
記整合容量とこの非可逆回路素子が実装される実装基板
の入出力伝送線路のはんだ付けランドとアース電極間に
生じる電極分布容量とで不要輻射の周波数帯域において
所望の減衰量を有するπ型の低域通過フィルタが形成さ
れることを特徴とするものである。

【００１２】請求項２に係る発明は、請求項１に記載の
非可逆回路素子において、前記インダクタンスが前記端
子基板の表面または内部に電極パターンで形成されてい
ることを特徴とするものである。

【００１３】請求項３に係る発明は、請求項２に記載の
非可逆回路素子において、前記端子基板に前記インダク
タンスの入出力電極側と導通するコンデンサ電極が形成
され、該コンデンサ電極により前記インダクタンスの入
出力電極側とアースとの間に容量が形成され、該容量と
前記電極分布容量との並列容量と前記インダクタンスと
前記整合容量とで不要輻射の周波数帯域において所望の
減衰量を有するπ型の低域通過フィルタが形成されるこ
とを特徴とするものである。

【００１４】

【００１５】上記の構成によれば、端子基板に形成され
た形成されたインダクタンスと、整合容量と、実装基板
の入出力伝送線路の電極分布容量等の外部容量とで低域
通過フィルタを形成することができるので、帯域外にお
ける減衰量を大幅に改善することができる。

【００１６】すなわち、外形寸法を変えることなく非可
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
るので、本発明に係る非可逆回路素子を用いれば、従来
必要であった不要輻射防止用の別のフィルタを用いるこ
となく、不要輻射を大幅に低減することができる。

【００１７】

【発明の実施の形態】以下、本発明をその実施例を示す
図面に基づいて説明する。

【００１８】本発明の第１実施例に係るアイソレータの
構造、構成を図１〜図４に示す。図１はアイソレータの
分解斜視図、図２は永久磁石、上ヨーク及び端子基板を
除いた状態での平面図、図３（ａ）は端子基板の上面の
平面図、図３（ｂ）は端子基板の下面の平面図、図４は
等価回路図である。なお、図１及び図２に示す整合用コ
ンデンサ、インダクタンス電極は、それぞれ図４に示す
整合容量、インダクタンスに対応するものであり、同一
符号を記す。

【００１９】本実施例のアイソレータは、図１〜図３に
示すように、磁性体金属からなる箱状の上ヨーク２の内
面に永久磁石３を配置するとともに、該上ヨーク２に同
じく磁性体金属からなる概略コ字状の下ヨーク８を装着
して磁気閉回路を形成し、下ヨーク８内の底面８ａ上に
は樹脂ケース７が配設され、該樹脂ケース７内には磁性
組立体５、整合用コンデンサＣ１〜Ｃ３、終端抵抗Ｒが
配設され、下ヨーク８の下面には端子基板９が配設さ
れ、磁性組立体５に永久磁石３により直流磁界が印加さ
れるように構成されている。

【００２０】磁性組立体５は、円板状のフェライト５４
の下面に薄板状の金属板からなる３本の中心導体５１〜
５３のアース部を当接し、フェライト５４の上面に３本
の中心導体５１〜５３を絶縁シート（不図示）を介在さ
せて互いに１２０度の角度をなすように折り曲げて配置
した構造のものであり、該中心導体５１〜５３の先端側
のポート部Ｐ１〜Ｐ３を外方に突出して構成されてい
る。

【００２１】樹脂ケース７は、電気的絶縁部材からな
り、矩形枠状の側壁７ａに底壁７ｂを一体形成した構造
のもので、所定の箇所に入出力接続端子７１、７２及び
アース端子７３、７３が配設され、底壁７ｂの略中央部
には挿通孔７ｃが形成され、挿通孔７ｃの周縁部には所
定の箇所に整合用コンデンサＣ１〜Ｃ３及び終端抵抗Ｒ
を収納するための凹部が形成されている。入出力接続端
子７１、７２及びアース端子７３、７３はその中央部が
樹脂内に埋設され、一端部が底壁７ｂの上面に露出する
ように、他端部が底壁７ｂの下面及び側壁７ａの外面に
露出するように設けられている。

【００２２】端子基板９は、ガラスエポキシ系、プラス
チック系、テフロン系等のプリント基板、液晶ポリマー
等の樹脂板、あるいはアルミナ等のセラミック基板等か
らなり、その一方主面（図１において上面）には、図１
及び図３（ａ）に示すように、ヘアピン状の電極パター
ンからなる２つのインダクタンス電極Ｌｆ、各インダク
タンス電極Ｌｆの一端に接続電極９１ａ，９２ａ、及び
アース電極９３が形成され、他方主面（図１において下
面）には、図３（ｂ）に示すように、入出力電極９１、
９２及びアース電極９３が形成されている。各インダク
タンス電極Ｌｆの他端側と入出力電極９１、９２とはそ
れぞれ端面電極９５により接続され、上下面に形成され
たアース電極９３は端面電極９５及びスルーホール９６
により接続されている。

【００２３】上記樹脂ケース７の挿通孔７ｃの周縁に形
成された凹部には整合用チップコンデンサＣ１〜Ｃ３、
チップ終端抵抗Ｒが配置され、挿通孔７ｃ内には磁性組
立体５が挿入配置されている。磁性組立体５の下面の各
中心導体５１〜５３のアース部は下ヨーク８の底面８ａ
に接続されている。各コンデンサＣ１〜Ｃ３の下面電
極、及び終端抵抗Ｒの一端側の電極はそれぞれアース端
子７３、７３に接続されている。

【００２４】各コンデンサＣ１〜Ｃ３の上面電極にはそ
れぞれ各中心導体５１〜５３のポート部Ｐ１〜Ｐ３が接
続され、終端抵抗Ｒの他端側はポート部Ｐ３に接続され
ている。入出力側の中心電極５１、５２のポート部Ｐ
１，Ｐ２は入出力接続端子７１、７２の底壁７ｂの上面
に露出した部分に接続されている。

【００２５】そして、樹脂ケース７の入出力接続端子７
１、７２の他端側は端子基板９の接続電極９１ａ，９２
ａに接続され、アース端子７３、７３はアース電極９３
に接続されている。

【００２６】上記のように、入出力側の中心導体５１，
５２のポート部Ｐ１，Ｐ２はそれぞれ入出力接続端子７
１、７２及び端子基板９に形成されたインダクタンス電
極Ｌｆを介して入出力電極９１、９２に接続されてい
る。すなわち、本実施例のアイソレータは、図４の等価
回路図に示すように、中心導体５１、５２、５３の先端
部にあたるポートＰ１〜Ｐ３に整合容量Ｃ１〜Ｃ３が接
続され、１つのポートＰ３には終端抵抗Ｒが接続され、
２つのポートＰ１，Ｐ２と入出力電極９１、９２との間
にはそれぞれインダクタンスＬｆが接続された構成とな
っている。

【００２７】そして、このアイソレータは、図５に示す
ように、表面に入出力伝送線路１１１２及びアース電極
１３が形成され、裏面の略全面にアース電極が形成され
た実装基板１０に表面実装されて使用される。具体的に
は、アイソレータの入出力電極９１、９２は伝送線路１
１、１２のはんだ付けランド１１ａ，１２ａに、アイソ
レータのアース電極９３は実装基板１０のアース電極１
３、１３にそれぞれはんだ付けされて実装される。アイ
ソレータの入出力電極９１、９２がはんだ付けされるは
んだ付けランド１１ａ，１２ａは、十分な実装強度（は
んだ付け強度）を得るために他の部位よりも幅の広く形
成されており、はんだ付けランド１１ａ，１２ａと裏面
に形成されたアース電極間にはそれぞれ電極分布容量Ｃ
ｐが必然的に生じている。

【００２８】次に、本実施例のアイソレータの作用効果
について説明する。図６及び図７は上記のアイソレータ
が実装基板１０に実装された状態での等価回路図であ
り、図７は実装状態での作用（動作原理）を説明するた
めの等価回路図である。

【００２９】図６に示すように、本実施例のアイソレー
タが実装基板１０に実装された状態（図５参照）では、
実装基板１０の伝送線路１１、１２のはんだ付けランド
１１ａ，１２ａに寄生的に生じる電極分布容量Ｃｐ，Ｃ
ｐがアイソレータの入出力電極９１、９２に接続された
構成となる。そして、図７に示すように、アイソレータ
の信号入出力部（ポートＰ１、Ｐ２側）にはインダクタ
ンスＬｆ、整合容量Ｃ１、Ｃ２の一部である容量Ｃｆ、
及び外部容量である実装基板１０の電極分布容量Ｃｐか
らなるπ型の低域通過フィルタＬＰＦが形成される。

【００３０】つまり、本実施例のアイソレータの整合容
量Ｃ１、Ｃ２は、アイソレータの整合回路として機能す
る容量Ｃｏと上記π型の低域通過フィルタＬＰＦを形成
する容量Ｃｆとの並列容量で構成されている。すなわ
ち、本実施例のアイソレータの整合容量Ｃ１，Ｃ２は、
従来のアイソレータの整合容量Ｃｏに容量Ｃｆを付加し
た値に設定されている。例えば、１．５ＧＨｚ帯におい
ては、容量Ｃｏは約５ｐＦ、容量Ｃｆは約２ｐＦに設定
され、９００ＭＨｚ帯においては、容量Ｃｏは約１０ｐ
Ｆ、容量Ｃｆは約３ｐＦに設定され、インダクタンスＬ
ｆは２ｎＨ〜３ｎＨ程度に設定される。

【００３１】容量Ｃｆは、通常、アイソレータの入出力
インピーダンス（通常、５０Ω）が変化しないように、
電極分布容量Ｃｐの容量値と同じ値になるように設定さ
れるが、インダクタンスＬｆ、容量Ｃｆ、電極分布容量
Ｃｐを適切な値に設定することにより、アイソレータの
入出力インピーダンスを変更することも可能である。

【００３２】インダクタンスＬｆの形状はヘアピン状に
限ることはなくループ状としてもよく、インダクタンス
Ｌｆは、インダクタンス電極Ｌｆの電極パターンの幅、
形状等を変えることにより、所望の値に設定される。

【００３３】上記容量Ｃｆ、電極分布容量Ｃｐ及びイン
ダクタンスＬｆの値は、実装基板の厚み、使用周波数
帯、電気的特性、実装強度等を考慮して適宜設定され
る。

【００３４】図８は、本実施例のアイソレータと従来の
アイソレータを実装基板に実装した状態での周波数特性
を示す図であり、実線は本実施例による特性を示し、破
線は従来の特性を示す。図８に示すように、本実施例の
アイソレータを用いれば、従来のものに比べ、高周波帯
側での減衰量が大幅に大きくなってことがわかる。

【００３５】以上のように、本実施例のアイソレータに
おいては、端子基板９にはインダクタンスＬｆ、Ｌｆが
形成されており、実装基板１０に実装された状態で、各
信号入出力部にはインダクタンスＬｆと整合容量Ｃ１
（またはＣ２）と実装基板１０の電極分布容量Ｃｐとで
低域通過フィルタＬＰＦが形成されるので、図８に示す
ように、帯域外における減衰量は従来のものに比べ大幅
に改善されたものとなる。

【００３６】すなわち、本実施例のアイソレータには、
外形寸法を変えることなく低域通過フィルタＬＰＦを構
成するインダクタンスＬｆ及び容量Ｃｆが内蔵され、か
つ、実装基板１０には、はんだ付けランド１１ａ，１２
ａに低域通過フィルタＬＰＦを構成する電極分布容量Ｃ
ｐが必然的に形成されており、本実施例のアイソレータ
を用いれば、従来必要であった不要輻射防止用の別のフ
ィルタを用いることなく、不要輻射を大幅に低減するこ
とができ、通信機器の小型化、低価格化に対応すること
ができる。

【００３７】次に、本発明の第２実施例に係る端子基板
の構成を図９及び図１０に示す。図９は多層構造の端子
基板の斜視図、図１０（ａ）は図９に示す端子基板９の
１層目の上面、図１０（ｂ）は１層目の下面、図１０
（ｃ）は３層目の下面の平面図である。

【００３８】本実施例の端子基板９は、プリント基板９
ａ，９ｂ，９ｃを圧着した３層構造の多層基板であり、
図９及び図１０（ａ）に示すように、１層目基板９ａの
上面に接続電極９１ａ，９２ａ及びアース電極９３が形
成され、１層目基板９ａの下面に略コ字状のインダクタ
ンス電極Ｌｆ、Ｌｆが形成され、３層目基板９ｃの下面
に入出力電極９１、９２、アース電極９３が形成されて
いる。各インダクタンス電極Ｌｆの一端側はスルーホー
ル９６によりそれぞれ接続電極９１ａ，９２ａに接続さ
れ、他端側は端面電極９５により入出力電極９１、９２
に接続され、各アース電極９３は端面電極９５及びスル
ーホール９６により接続されている。なお、２層目基板
９ｂは１層目基板９ａと３層目基板９ｃを接合するため
のものであり、上面及び下面のいずれにも電極は形成さ
れていない。

【００３９】つまり、本実施例の端子基板９に形成され
たインダクタンス電極Ｌｆは多層基板９の内部に形成さ
れている。このように、インダクタンス電極Ｌｆを端子
基板９の内部に形成した場合、インダクタンス電極Ｌｆ
をより多様な形状とすることが可能となり、インダクタ
ンス値の設計の自由度を高めることができる。

【００４０】次に、本発明の第３実施例に係る端子基板
の構成を図１１に示す。本実施例の端子基板９は第２実
施例と同様に３層構造の多層基板であり、図１１（ａ）
は１層目の上面、図１１（ｂ）は１層目の下面、図１１
（ｃ）は３層目の上面、図１１（ｄ）は３層目の下面の
平面図である。

【００４１】本実施例の端子基板９の１層目基板９ａの
下面には、図１１（ｂ）に示すように、それぞれのイン
ダクタンス電極Ｌｆの入出力電極９１、９２の接続側に
連接してコンデンサ電極Ｃｄが形成されている。このコ
ンデンサ電極Ｃｄと１層目基板９ａの上面及び３層目基
板上面のアース電極９３との間に容量が形成される。こ
の容量は、上記π型の低域通過フィルタＬＰＦの入出力
電極側の容量の一部となるものであり、実装基板に実装
された状態で上述した実装基板の電極分布容量Ｃｐと並
列に接続される。

【００４２】本実施例の端子基板９を用いれば、実装基
板の電極分布容量Ｃｐとコンデンサ電極Ｃｄの容量との
並列容量で上記π型の低域通過フィルタＬＰＦの一方の
容量が形成され、実装基板のはんだ付けランドの面積を
小さくすることができる。

【００４３】すなわち、本実施例のアイソレータを用い
れば、π型の低域通過フィルタＬＰＦの容量値設定の自
由度を高めることができるので、より好適な低域通過フ
ィルタＬＰＦを構成することができ、また、実装基板の
はんだ付けランドを最適な形状（面積）とすることが可
能となる。

【００４４】なお、上記実施例では、外部容量として実
装基板のはんだ付けランド部に形成される電極分布容量
を利用したもので説明したが、外部容量はこれに限るも
のではなく、外部容量としてチップコンデンサ等を用い
るようにしてもよい。

【００４５】また、上記実施例では、端子基板９に２つ
のインダクタンス電極Ｌｆを形成したもので説明した
が、これに限るものではなく、信号入出力側のいずれか
一方にのみインダクタンス電極Ｌｆを形成した構成であ
ってもよい。

【００４６】また、上記実施例では、アイソレータを例
にとって説明したが、ポートＰ３に終端抵抗Ｒを接続す
ることなく、ポートＰ３を第３の入出力部として構成し
たサーキュレータも本発明を適用することができる。

【００４７】また、全体の構造も上記実施例の図１及び
図２に示すものに限るものではない。本発明は端子基板
を用いた非可逆回路素子に適用されるものであり、他の
構成については特に限定するものではない。

【００４８】

【発明の効果】以上説明したように、本発明に係る非可
逆回路素子によれば、端子基板にインダクタンスが形成
され、この端子基板に形成されたインダクタンスと、整
合容量と、実装基板の入出力伝送線路の電極分布容量等
の外部容量とで低域通過フィルタを形成することができ
るので、帯域外における減衰量を大幅に改善することが
できる。

【００４９】すなわち、外形寸法を変えることなく非可
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
る。したがって、本発明に係る非可逆回路素子を用いれ
ば、不要輻射防止用の別のフィルタを不要とすることが
でき、通信機器等の小型化、低価格化を図ることができ
る。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るアイソレータの分解
斜視図である。

【図２】本発明の第１実施例に係るアイソレータの平面
図である。

【図３】（ａ）は、本発明の第１実施例に係る端子基板
の上面の平面図、（ｂ）は、端子基板の下面の平面図で
ある。

【図４】本発明に係るアイソレータの等価回路図であ
る。

【図５】本発明に係るアイソレータの実装状態を示す斜
視図である。

【図６】本発明に係るアイソレータの実装状態での等価
回路図である。

【図７】本発明に係るアイソレータの実装状態での作用
を説明するための等価回路図である。

【図８】本発明と従来のアイソレータの周波数特性図で
ある。

【図９】本発明の第２実施例に係る端子基板の斜視図で
ある。

【図１０】（ａ）は、本発明の第２実施例に係る端子基
板の１層目基板上面の平面図、（ｂ）は、１層目基板下
面の平面図、（ｃ）は３層目基板下面の平面図である。

【図１１】（ａ）は、本発明の第３実施例に係る１層目
基板上面の平面図、（ｂ）は、１層目基板下面の平面
図、（ｃ）は、３層目基板上面の平面図、（ｄ）は、３
層目基板下面の平面図である。

【図１２】従来のアイソレータの分解斜視図である。

【図１３】従来のアイソレータの等価回路図である。

【符号の説明】

２上ヨーク３永久磁石５磁性組立体５１〜５３中心導体５４フェライト７樹脂ケース７１、７２入出力接続端子７３アース端子８下ヨーク９端子基板９１、９２入出力電極９１ａ、９２ａ接続電極１０実装基板１１、１２伝送線路１１ａ，１２ａはんだ付けランドＣ１〜Ｃ３整合容量（コンデンサ）Ｒ終端抵抗Ｌｆインダクタンス（インダクタンス電
極）Ｃｄコンデンサ電極Ｃｐ電極分布容量Ｐ１〜Ｐ３ポート（ポート部）

フロントページの続き (56)参考文献特開平８−65013（ＪＰ，Ａ) 特開平７−283616（ＪＰ，Ａ) 特開昭56−24815（ＪＰ，Ａ) 特開平７−39103（ＪＰ，Ａ) 特開昭60−194803（ＪＰ，Ａ) 特開平８−162806（ＪＰ，Ａ) 実開平２−84406（ＪＰ，Ｕ) 実開昭56−2604（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01P 1/36 H01P 1/203 H01P 1/383

Claims

(57)【特許請求の範囲】

【請求項１】直流磁界が印加される磁性体と、該磁性
体に互いに交差させて配置された複数の中心導体と、各
中心導体のポート部とアース間に接続された整合容量
と、入出力電極及びアース電極が形成された端子基板と
を備えてなる非可逆回路素子であって、前記端子基板に少なくとも１つのインダクタンスが形成
され、該インダクタンスが前記中心導体のポート部のう
ち少なくとも１つのポート部と該ポート部に対応する前
記入出力電極との間に接続され、前記インダクタンスと
前記整合容量とこの非可逆回路素子が実装される実装基
板の入出力伝送線路のはんだ付けランドとアース電極間
に生じる電極分布容量とで不要輻射の周波数帯域におい
て所望の減衰量を有するπ型の低域通過フィルタが形成
されることを特徴とする非可逆回路素子。
【請求項２】前記インダクタンスが前記端子基板の表
面または内部に電極パターンで形成されていることを特
徴とする請求項１に記載の非可逆回路素子。
【請求項３】前記端子基板に前記インダクタンスの入
出力電極側と導通するコンデンサ電極が形成され、該コ
ンデンサ電極により前記インダクタンスの入出力電極側
とアースとの間に容量が形成され、該容量と前記電極分
布容量との並列容量と前記インダクタンスと前記整合容
量とで不要輻射の周波数帯域において所望の減衰量を有
するπ型の低域通過フィルタが形成されることを特徴と
する請求項２に記載の非可逆回路素子。