JP2001156503A - 非可逆回路素子、非可逆回路および通信装置 - Google Patents

Abstract

(57)【要約】 【課題】 コストアップを招くことなく、小型で且つ所
定の周波数帯域で大きな減衰量を得られるようにした、
フィルタ用の少なくともインダクタを内蔵した非可逆回
路素子、該非可逆回路素子とともに構成した非可逆回
路、およびそれを用いた通信装置を得る。 【解決手段】 直流磁界が印加されるフェライト５４に
中心導体５１，５２，５３を互いに交差させて配置し、
各中心導体のポート部Ｐ１，Ｐ２，Ｐ３とアース間に整
合用コンデンサＣ１，Ｃ２，Ｃ３をそれぞれ接続して非
可逆回路を構成し、中心導体５１のポート部Ｐ１と信号
入出力端子７１との間にソレノイド状のインダクタＬｆ
を接続するとともに、このインダクタＬｆにより生じ
る、フェライト５４を通る磁束の向きが、フェライト５
４に対する直流磁界の向きに対してほぼ垂直となる関係
にインダクタＬｆを配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロ波帯な
どの高周波帯域で使用される、例えばアイソレータやサ
ーキュレータなどの非可逆回路素子、該非可逆回路素子
とともに構成した非可逆回路、およびそれらを用いた通
信装置に関するものである。

【０００２】

【従来の技術】従来、集中定数型のアイソレータやサー
キュレータなどの非可逆回路素子は、信号の伝送方向に
対する減衰量が極めて小さく、逆方向への減衰量が極め
て大きい、という特性を利用して通信装置などに用いら
れている。

【０００３】従来のアイソレータの分解斜視図を図７
に、その内部構造を図８にそれぞれ示す。また、等価回
路を図９に示す。

【０００４】図７および図８に示すように、このアイソ
レータは、主として上ヨーク２と下ヨーク８とで構成さ
れる磁気閉回路内に、中心導体５１，５２，５３および
フェライト５４からなる磁性組立体５、永久磁石３、お
よび樹脂ケース７をそれぞれ配設したものである。中心
導体５１，５２のポート部Ｐ１，Ｐ２は、樹脂ケース７
に形成された入出力端子７１，７２および整合用コンデ
ンサＣ１，Ｃ２に接続され、中心導体５３のポート部Ｐ
３は整合用コンデンサＣ３および終端抵抗Ｒに接続さ
れ、各コンデンサＣ１，Ｃ２，Ｃ３および終端抵抗Ｒの
一端はアース端子７３に接続されている。

【０００５】図９に示す等価回路ではフェライトを円板
形状に表し、直流磁界をＨとして表し、中心導体５１，
５２，５３を等価的なインダクタＬとして表している。

【０００６】ところで、一般の通信装置において、回路
中に使用されている増幅器は必ずある程度の歪みを発生
させ、これが基本波の２倍波や３倍波などの不要輻射の
原因となっている。通信装置の不要輻射は、電力増幅器
の異常動作や混信の原因となるため、予め基準や規格が
設けられていて、ある一定のレベル以下にする必要があ
る。不要輻射を防ぐためには、直線性の良い増幅器を用
いることが有効であるが、それらは高価であり、代わり
にフィルタなどを備えて不要な周波数成分を減衰させる
方法が一般的である。しかし、そのようなフィルタを使
用するにもコストがかかりまたサイズが大型化する上、
フィルタによる損失も発生する。

【０００７】一方、通信装置においては、回路中の増幅
器の安定動作および保護のために、アイソレータやサー
キュレータが使用されるが、特に集中定数型のアイソレ
ータやサーキュレータは、その順方向特性が帯域通過フ
ィルタの特性を有していて、通過帯域より離れた周波数
帯域では、順方向であっても信号が減衰されるという特
徴を備えている。しかし、図７〜９に示した従来の基本
的な構造を備えただけの非可逆回路素子では、不要な周
波数帯域で十分な減衰特性を得ることはできなかった。

【０００８】そこで、主に基本波の２倍波または３倍波
などの不要輻射の周波数帯域で大きな減衰量の得られる
非可逆回路素子が特開平１０−９３３０８号に示されて
いる。その構成例として、アイソレータの分解斜視図を
図１０に、内部構造を図１１に、等価回路を図１２にそ
れぞれ示す。

【０００９】図１０および図１１が先の従来例としての
図７および図８と異なるのは、帯域通過フィルタ用のイ
ンダクタＬｆを設けている点である。このインダクタＬ
ｆは中心導体５１のポート部Ｐ１と整合用コンデンサＣ
１と入出力端子７１との間に接続している。

【００１０】図１２の等価回路に示すように、入出力端
子７１に対して直列にキャパシタＣｆを接続することに
より、このキャパシタＣｆとインダクタＬｆとによって
帯域通過フィルタを構成している。

【００１１】

【発明が解決しようとする課題】このように、不要な周
波数帯域を減衰させるフィルタのための少なくともイン
ダクタを非可逆回路素子内に設けることによって、単体
のフィルタを外部に設ける場合に比べて通信装置全体と
して小型化が図れる。しかしながら、最近の移動体通信
機器における更なる小型化の要請に伴って、このような
フィルタ用のインダクタを備えた非可逆回路素子自体も
小型化が迫られている。そのため、上記のフィルタ用の
インダクタも小型化する必要がある。ところが、ソレノ
イド状に形成したインダクタを小型化した場合、そのイ
ンダクタンスが小さくなり、基本波の２倍波や３倍波で
の減衰量が小さくなってしまう。また、インダクタンス
を減少させることなく、ソレノイド状インダクタを小型
化するために、磁性体内にソレノイドを形成するといっ
た構造も一応は考えられるが、このような構造では、新
たに磁性体部材が必要となり、その製造も容易ではな
く、コストアップにつながるという問題があった。

【００１２】この発明の目的は、コストアップを招くこ
となく、小型で且つ所定の周波数帯域で大きな減衰量が
得られるようにした、フィルタ用の少なくともインダク
タを内蔵した非可逆回路素子、該非可逆回路素子ととも
に構成した非可逆回路、およびそれを用いた通信装置を
提供することにある。

【００１３】

【課題を解決するための手段】この発明の非可逆回路素
子は、直流磁界が印加される磁性体に複数の中心導体を
互いに交差させて配置して成る非可逆回路素子におい
て、前記中心導体の少なくとも１つのポート部と信号入
出力端との間にソレノイド状のインダクタを接続すると
ともに、該インダクタにより生じる前記磁性体を通る磁
束の向きが前記直流磁界の向きに対して略垂直となる関
係に、前記インダクタを配置する。

【００１４】図１０，１１に示したように、従来の非可
逆回路素子においては、インダクタにより生じる磁束
が、直流磁界に平行な方向に磁性体（フェライト）を通
るが、磁性体の直流磁界に対して平行方向の比透磁率は
１であるため、インダクタは空芯のソレノイド状インダ
クタとして作用するだけであったが、磁性体の直流磁界
に対して垂直方向の比透磁率は１より大きな値であるた
め、この発明の上記構造により、インダクタの磁路中に
比透磁率の高い物質が介在することになり、インダクタ
のインダクタンスが増大する。このことから、所定のイ
ンダクタンスを得るためのインダクタを小型にし、非可
逆回路素子全体を小型化する。

【００１５】また、この発明の非可逆回路は、上記非可
逆回路素子と、そのインダクタに対して直列に接続され
るキャパシタを設けて、該キャパシタと前記インダクタ
とによって帯域通過フィルタを構成する。これにより、
例えば基本波の２倍波や３倍波などのスプリアスを大き
く減衰させる。

【００１６】また、この発明の非可逆回路は、上記非可
逆回路素子と、該非可逆回路素子のインダクタの両端と
アースとの間に接続されるキャパシタと、前記インダク
タとによって低域通過フィルタを構成する。これによ
り、不要な周波数成分を大きく減衰させる。

【００１７】さらにこの発明の通信装置は、上記非可逆
回路素子または非可逆回路を、例えばアンテナ共用回路
の送受信回路部に用いて構成する。これにより小型でス
プリアス特性に優れた通信装置を得る。

【００１８】

【発明の実施の形態】第１の実施形態に係るアイソレー
タの構成を図１〜図３を参照して説明する。図１はアイ
ソレータの分解斜視図、図２は上ヨークを取り外した状
態での上面図および断面図である。

【００１９】図１および図２に示すように、このアイソ
レータは、磁性体金属からなる箱状の上ヨーク２の内面
に、円板状の永久磁石３を配置するとともに、この上ヨ
ーク２と、同じく磁性体金属からなる略コ字状の下ヨー
ク８とによって磁気閉回路を形成し、下ヨーク８内の底
面８ａ上に樹脂ケース７を配設し、樹脂ケース７内に磁
性組立体５、整合用コンデンサＣ１，Ｃ２，Ｃ３、終端
抵抗ＲおよびインダクタＬｆを配設している。

【００２０】上記磁性組立体５は、直方体板形状のフェ
ライト５４の下面に、このフェライト５４の底面と同形
状である、３本の中心導体５１，５２，５３に共通のア
ース部を当接させて、フェライト５４の上面に、上記ア
ース部から延びる３本の中心導体５１，５２，５３を、
絶縁シート（不図示）を介在させて互いに１２０°の角
度をなすように折り曲げて配置し、中心導体５１，５
２，５３の先端側のポート部Ｐ１，Ｐ２，Ｐ３を外方へ
突出させた構造としている。この磁性組立体５には、フ
ェライト５４に対してその厚み方向に磁束が通るよう
に、上記永久磁石３により直流磁界を印加する。

【００２１】樹脂ケース７は、電気的絶縁部材からな
り、矩形枠状の側壁７ａに底壁７ｂを一体形成したもの
であり、入出力端子７１，７２およびアース端子７３
を、それらの一部が樹脂内に埋設されるように設けてい
る。底壁７ｂの中央部には挿通孔７ｃを形成していて、
この挿通孔７ｃ内に磁性組立体５を挿入配置する。この
磁性組立体５の下面の各中心導体５１，５２，５３のア
ース部は、下ヨーク８の底面８ａに半田付けなどにより
接続する。入出力端子７１，７２は樹脂ケース７の一方
の側面の両角部に配置していて、アース端子７３，７３
を他方の側面の両角部に配置している。これらの入出力
端子７１，７２およびアース端子７３，７３の一端は底
壁７ｂの上面に露出するように、またそれぞれの他端は
底壁７ｂの下面および側壁７ａの外面に露出するように
設けている。

【００２２】挿通孔７ｃの周縁には、それぞれチップ状
の整合用コンデンサＣ１，Ｃ２，Ｃ３、チップ状の終端
抵抗Ｒおよび帯域通過フィルタの一部をなすインダクタ
Ｌｆを配置している。各コンデンサＣ１，Ｃ２，Ｃ３の
下面電極および終端抵抗Ｒの一端側の電極は、それぞれ
アース端子７３，７３に接続している。各コンデンサＣ
１，Ｃ２，Ｃ３の上面電極にはそれぞれ中心導体５１，
５２，５３のポート部Ｐ１，Ｐ２，Ｐ３を接続し、終端
抵抗Ｒの他端側をポート部Ｐ３に接続している。なお、
各ポート部Ｐ１，Ｐ２，Ｐ３が各コンデンサＣ１，Ｃ
２，Ｃ３の上面高さとなるように、各ポート部Ｐ１，Ｐ
２，Ｐ３をステップ状に整形している。

【００２３】さて、図１および図２に示したインダクタ
Ｌｆは、直径０．１ｍｍの銅線を外径０．８ｍｍで８タ
ーンとし、フェライトが存在しない時のインダクタンス
を約２４ｎＨとしている。この銅線には耐熱性に優れた
ポリイミドアミド、ポリエステルイミド、ポリエステ
ル、ポリイミドなどの絶縁膜を被覆していて、巻線間を
電気的に絶縁している。またその端子部は銅線を露出さ
せていて、一端側を中心導体５１のポート部Ｐ１に接続
し、他端側を入出力端子７１に接続している。すなわ
ち、ポート部Ｐ１はインダクタＬｆを介して入出力端子
７１に接続している。

【００２４】インダクタＬｆの両端は一直線状にならな
いように配置して、ポート部Ｐ１および入出力端子７１
に対する半田付け時の安定性を高め、生産性を向上させ
ている。また、このインダクタＬｆの両端は、インダク
タのソレノイドの中心軸の高さがフェライト５４の中央
高さ位置とほぼ等しくなるように引き出している。さら
に、インダクタＬｆは、その中心軸がフェライト５４の
面方向、すなわち永久磁石３による直流磁界の向きに垂
直な向きに延びるように配置している。したがって、図
２において破線の矢印で示すように、インダクタＬｆに
よる磁束がフェライト５４に対する直流磁界の向きに対
して垂直方向に通る。フェライト５４の透磁率はテンソ
ル透磁率であるが、永久磁石３による直流磁界に平行な
方向の成分は比透磁率が１であって、真空と同じであ
る。これに対し、直流磁界の向きに垂直な方向の比透磁
率は２〜３程度である。そのため、インダクタの中心軸
をフェライト５４の面に垂直方向に配置した場合に比べ
てインダクタＬｆのインダクタンスは大きくなる。

【００２５】以上に示したアイソレータを実装基板に実
装した状態では、そのアイソレータの入出力端子７１に
キャパシタＣｆを接続して、図１２に示したように、イ
ンダクタＬｆと共に帯域通過フィルタを構成する。

【００２６】この実施形態に係るアイソレータは、ほぼ
幅７．０ｍｍ×奥行き７．０ｍｍ×高さ２．０ｍｍの超
小型部品であり、例えば１．５ＧＨｚ帯においては、整
合用コンデンサＣ１，Ｃ２，Ｃ３の静電容量は約５ｐ
Ｆ、フィルタ用のキャパシタＣｆは約０．５ｐＦ、イン
ダクタＬｆは約２０ｎＨにそれぞれ設定し、９００ＭＨ
ｚ帯においては、Ｃ１，Ｃ２，Ｃ３は約１０ｐＦ、Ｃｆ
は約１．０ｐＦ、インダクタＬｆは約３０ｎＨにそれぞ
れ設定する。

【００２７】図３は、上記アイソレータの入出力端子７
１に、インダクタＬｆと共に帯域通過フィルタを構成す
るキャパシタを接続した時の、アイソレータの伝搬方向
の減衰特性を示している。図３において、実線はこの実
施形態に係るアイソレータの特性、破線はインダクタＬ
ｆおよび上記キャパシタを設けないアイソレータの特性
である。ここで、基本波を９００ＭＨｚとすれば、上記
帯域通過フィルタを設けなかった場合に、２倍波の減衰
量が約１９ｄＢ、３倍波の減衰量が約２８ｄＤｂである
のに対し、この実施形態によれば、２倍波の減衰量は約
２８ｄＢ、３倍波の減衰量は約４０ｄＢとなって大きな
減衰量が得られる。

【００２８】図３の実線で示した特性を図１０および図
１１に示した従来の構造により得ようとすれば、銅線の
直径および外径を同一として９ターンを必要とする。逆
にこの実施形態によれば、その分アイソレータの厚み方
向寸法を低くすることができ、小型化が図れる。

【００２９】以上に示した例では、等価回路としては図
１２に示したように、アイソレータの内部に設けたイン
ダクタＬｆと入出力端子に直列に外部に接続したキャパ
シタＣｆとによって帯域通過フィルタを構成したが、上
記インダクタＬｆを用いて低域通過フィルタを構成し、
低域通過特性を有する非可逆回路を構成してもよい。図
４はその場合の等価回路を示している。但し、フェライ
トは示していない。ここでＬｆは、上記実施形態の場合
と同様に設けたインダクタである。またＣｆは整合用コ
ンデンサＣ１の一部であり、便宜上等価回路ではＣ１と
別に表している。したがって第１の中心導体のポート部
Ｐ１が接続される整合用コンデンサＣ１は、実際には本
来整合用として必要な静電容量にフィルタ用の容量Ｃｆ
を付加した値に設定する。Ｃｐは入出力端子７１が接続
される実装基板上の電極とアースとの間に生じる分布容
量である。このＬｆ，Ｃｐ，Ｃｆからなるπ型の回路に
より低域通過フィルタを構成する。例えば１．５ＧＨｚ
帯においては、キャパシタＣｆ，Ｃｐはそれぞれ約１．
５ｐＦ、インダクタＬｆは約５ｎＨに設定し、９００Ｍ
Ｈｚ帯においては、Ｃｆ，Ｃｐはそれぞれ約２ｐＦ、イ
ンダクタＬｆは約８ｎＨに設定する。なお、Ｃｐはチッ
プ部品等により設けてもよい。

【００３０】次に、第３の実施形態に係る非可逆回路の
例を図５を参照して説明する。以上に示した例ではアイ
ソレータの入力ポート部に帯域通過フィルタまたは低域
通過フィルタを構成したが、同様にして出力側のポート
に同様のフィルタを構成してもよい。図５はフェライト
の図示を省略した等価回路図である。（Ａ）に示す例で
は、第１と第２の中心導体のポート部Ｐ１，Ｐ２と入出
力端子７１，７２との間にそれぞれインダクタＬｆ１，
Ｌｆ２を接続している。そして、このアイソレータの入
出力端子７１，７２に対して外部にキャパシタＣｆ１，
Ｃｆ２をそれぞれ接続して、Ｌｆ１とＣｆ１とによって
第１の帯域通過フィルタを構成し、Ｌｆ２とＣｆ２とに
よって第２の帯域通過フィルタを構成している。これに
より、２段の帯域通過フィルタを有する非可逆回路を構
成する。これにより、阻止帯域の減衰量をさらに大きく
稼ぐことができる。

【００３１】また図５の（Ｂ）に示す例では、第１と第
２の中心導体のポートＰ１，Ｐ２と入出力端子７１，７
２の間に、同様にしてインダクタＬｆ１，Ｌｆ２を接続
し、入出力端子７１，７２とアースとの間に分布容量な
どによるキャパシタＣｐ１，Ｃｐ２をそれぞれ設けてい
る。これにより、入力ポート側と出力ポート側にそれぞ
れπ型の低域通過フィルタを構成する。この場合にも２
段の低域通過フィルタを有する非可逆回路となるので、
阻止帯域の減衰量を大きく稼ぐことができる。

【００３２】なお、アイソレータの入力ポート側ではな
く出力ポート側にのみ帯域通過フィルタまたは低域通過
フィルタを構成してもよい。

【００３３】次に、上記アイソレータを用いた通信装置
の例を図６を参照して説明する。同図においてＡＮＴは
送受信アンテナ、ＤＰＸはデュプレクサ、ＢＰＦａ，Ｂ
ＰＦｂ，ＢＰＦｃはそれぞれ帯域通過フィルタ、ＡＭＰ
ａ，ＡＭＰｂはそれぞれ増幅回路、ＭＩＸａ，ＭＩＸｂ
はそれぞれミキサ、ＯＳＣはオシレータ、ＤＩＶは分周
器（シンセサイザー）である。ＭＩＸａはＤＩＶから出
力される周波数信号を変調信号で変調し、ＢＰＦａは送
信周波数の帯域のみを通過させ、ＡＭＰａはこれを電力
増幅して、アイソレータＩＳＯおよびＤＰＸを介しＡＮ
Ｔより送信する。ＢＰＦｂはＤＰＸから出力される信号
のうち受信周波数帯域のみを通過させ、ＡＭＰｂはそれ
を増幅する。ＭＩＸｂはＢＰＦｃより出力される周波数
信号と受信信号とをミキシングして中間周波信号ＩＦを
出力する。

【００３４】上記アイソレータＩＳＯとして、図１〜図
５に示した素子および回路を用いる。このアイソレータ
ＩＳＯには帯域通過特性または低域通過特性も備えてい
るので、送信周波数帯域のみを通過させる帯域通過フィ
ルタＢＰＦａを省略してもよい。このようにして全体に
小型の通信装置を構成する。

【００３５】なお、以上に示した実施形態では、アイソ
レータを例に挙げて説明したが、第３の中心導体のポー
ト部Ｐ３に終端抵抗Ｒを接続することなく、ポート部Ｐ
３を第３の入出力部として構成したサーキュレータにも
本願発明は同様に適用できる。

【００３６】また、実施形態ではインダクタＬｆとし
て、空芯のソレノイド状にしたものを例に挙げたが、誘
電体または磁性体に導線をソレノイド状に巻き付けるか
ソレノイド状の導体パターンを形成してもよい。また誘
電体や磁性体中に電極を内蔵してソレノイド状に形成し
たものであってもよい。これらの構造であっても、中心
導体と結合する磁性体（フェライト）に対して直流磁界
の向きに垂直な向きに磁束が通るようにインダクタを配
置することによって、インダクタのインダクタンスが高
まり、全体に小型化が図れる。

【００３７】さらに、この発明は、全体の構造が図１お
よび図２に示したものに限るものではなく、例えば多層
基板の内部に中心導体を形成した構造であってもよい。

【００３８】

【発明の効果】請求項１に記載の発明によれば、インダ
クタの磁路中に比透磁率の高い物質が介在することにな
り、インダクタのインダクタンスが増大し、所定のイン
ダクタンスを得るためのインダクタが小型になり、非可
逆回路素子全体が小型化できる。

【００３９】請求項２，３に記載の発明によれば、非可
逆回路特性と帯域通過フィルタ特性とを併せ持った特性
が得られ、フィルタを別途設けることなく不要な周波数
成分を抑圧できるので、この非可逆回路を用いる装置の
小型化が図れる。

【００４０】請求項４に記載の発明によれば、装置から
の不要輻射を抑制しつつ小型化が図れる。

【図面の簡単な説明】

【図１】第１の実施形態に係るアイソレータの分解斜視
図

【図２】同アイソレータの上ヨークを取り除いた状態で
の上面図および断面図

【図３】同アイソレータと従来のアイソレータとの減衰
量の周波数特性を示す図

【図４】第２の実施形態に係る、アイソレータを用いた
非可逆回路の構成を示す図

【図５】第３の実施形態に係る、アイソレータを用いた
非可逆回路の構成を示す図

【図６】第４の実施形態に係る通信装置の構成を示すブ
ロック図

【図７】従来のアイソレータの分解斜視図

【図８】同アイソレータの上ヨークを取り除いた状態で
の上面図および断面図

【図９】同アイソレータの等価回路図

【図１０】従来の他のアイソレータの分解斜視図

【図１１】同アイソレータの上ヨークを取り除いた状態
での上面図および断面図

【図１２】同アイソレータの等価回路図

【符号の説明】

２−上ヨーク ３−永久磁石 ５−磁性組立体 ５１，５２，５３−中心導体 ５４−フェライト ７−樹脂ケース ７１，７２−入出力端子 ７３−アース端子 ８−下ヨーク Ｃ１，Ｃ２，Ｃ３−整合用コンデンサ Ｐ１，Ｐ２，Ｐ３−ポート部 Ｌｆ−インダクタ Ｃｆ，Ｃｐ−キャパシタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 直流磁界が印加される磁性体に複数の中
   心導体を互いに交差させて配置して成る非可逆回路素子
   において、 前記中心導体の少なくとも１つのポート部と信号入出力
   端との間にソレノイド状のインダクタを接続するととも
   に、該インダクタにより生じる前記磁性体を通る磁束の
   向きが前記直流磁界の向きに対して略垂直となる関係
   に、前記インダクタを配置した非可逆回路素子。
2. 【請求項２】 請求項１に記載の非可逆回路素子と、該
   非可逆回路素子のインダクタに対して直列に接続される
   キャパシタとを設けて、該キャパシタと前記インダクタ
   とによって帯域通過フィルタを構成した非可逆回路。
3. 【請求項３】 請求項１に記載の非可逆回路素子と、該
   非可逆回路素子のインダクタの両端とアースとの間に接
   続されるキャパシタと、前記インダクタとによって低域
   通過フィルタを構成した非可逆回路。
4. 【請求項４】 請求項１に記載の非可逆回路素子また
   は、請求項２もしくは３に記載の非可逆回路を備えた通
   信装置。