JPH1079606A - 非可逆回路素子 - Google Patents

Abstract

(57)【要約】 【課題】帯域外での減衰量を大きくして不要輻射の発生
を大幅に低減することができ、よって、小型化、低価格
化に貢献できる非可逆回路素子を提供する。 【解決手段】入出力端子７１、７２は、薄板平板状の金
属導体を打抜き、曲げ加工して形成されたものであり、
それぞれの中央部は樹脂ケース７内に埋設され、中心導
体のポート部が接続されるポート接続端７１ａ，７２ａ
は底壁７ｂの上面に露出するように、信号入出力端７１
ｂ，７２ｂとなる他端側は底壁７ｂの下面及び側壁７ａ
の外面に露出するように設けられている。そして、入出
力端子７１、７２の樹脂中に埋設された中央部は、所定
の値のインダクタンスが形成されるように略Ｖ字状に折
曲げ加工されており、入出力端子７１、７２の中央部に
はそれぞれインダクタンスＬｆが形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波帯等の
高周波帯域で使用される非可逆回路素子、例えばアイソ
レータ、サーキュレータに関し、特に移動通信機器に使
用する場合の小型化、低価格化に対応できる非可逆回路
素子に関する。

【０００２】

【従来の技術】一般に、集中定数型のアイソレータ、サ
ーキュレータ等の非可逆回路素子は、信号の伝送方向に
は減衰量が極めて小さく、逆方向には極めて大きい特性
を有している。この種のアイソレータとして、従来、例
えば図９に示すような構造のものがある。

【０００３】このアイソレータは、主として上ヨーク２
と下ヨーク８とで構成される磁気閉回路内に、永久磁石
３、３本の中心導体５１、５２、５３及びフェライト５
４とからなる磁性組立体５、及び樹脂ケース７を配設し
た構造のものである。上記中心導体５１、５２のポート
部Ｐ１，Ｐ２は、上記樹脂ケース７に配設された入出力
端子７１、７２及び整合用コンデンサＣｏ，Ｃｏに接続
され、中心導体５３のポート部Ｐ３は整合用コンデンサ
Ｃｏ及び終端抵抗Ｒに接続され、各コンデンサＣｏ及び
終端抵抗Ｒの一端はアース端子７３，７３に接続されて
いる。

【０００４】樹脂ケース７に配設された入出力端子７
１、７２は、図１０に示すように、樹脂ケース７にその
一部が埋設され、一端側は樹脂ケース７の内底面上に露
出するように、他端側は樹脂ケース７の下面及び側壁の
外面に露出するように設けられている。

【０００５】図１１はこのアイソレータの等価回路図で
ある。図１１に示すように、従来のアイソレータは、中
心導体５１、５２、５３の先端部にあたるポートＰ１，
Ｐ２，Ｐ３に整合回路としてそれぞれ整合容量Ｃｏが接
続され、１つのポートＰ３に終端抵抗Ｒを接続して構成
されている。なお、各インダクタンスＬはフェライト５
４と中心導体５１、５２、５３とにより形成される等価
的なインダクタンスである。

【０００６】そして、このアイソレータは、携帯電話、
自動車電話等の移動通信機器のアンテナ共用回路の送受
信回路部に採用され、表面に入出力用の伝送線路及びア
ース電極が形成され、裏面の略全面にアース電極が形成
された実装基板に表面実装されて使用される。

【０００７】

【発明が解決しようとする課題】一般的に、このような
通信機器に組み込まれる増幅器には非直線性が存在して
おり、これが不要輻射、つまりスプリアス（基本波の整
数倍、特に２倍波、３倍波）の発生原因となっている。
この不要輻射は、混信や他の通信機器の電力増幅部の異
常動作の要因となることから、一定のレベル以下にする
ことが規格化されている。

【０００８】また、アイソレータはその伝送方向の特性
としてバンドパスフィルタの機能をも有しており、この
ため通過帯域より離れた周波数帯域では伝送方向でも減
衰量が大きいという特性を有している。しかし、アイソ
レータは元来帯域外の減衰を得るためのものではなく、
上記従来のアイソレータでは不要輻射の周波数帯域（特
に、基本波の２倍波、３倍波）で所望の減衰量を得るこ
とはできない。このため、この種の従来の通信機器にお
いては、別途フィルタ等を用いて不要輻射を減衰させる
方法が採用されている。

【０００９】すなわち、上記従来のアイソレータを用い
た場合、上記のように不要輻射防止用のフィルタが必要
であり、このフィルタの分だけ部品コストが上昇すると
ともに大型化するという問題があり、小型化、低価格化
に対する要請に対応できないという問題があった。

【００１０】そこで、本発明の目的は、帯域外での減衰
量を大きくして不要輻射の発生を大幅に低減することが
でき、よって、小型化、低価格化に貢献できる非可逆回
路素子を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、直流磁界が印加される磁性
体に複数の中心導体を互いに交差させて配置し、前記各
中心導体のポート部とアース間に整合容量を接続し、前
記複数のポート部のうち少なくとも２つのポート部に入
出力端子が接続されてなる非可逆回路素子において、前
記入出力端子のうち少なくとも１つの入出力端子が所定
の値のインダクタンスを有するように形成されているこ
とを特徴とするものである。

【００１２】請求項２に係る発明は、直流磁界が印加さ
れる磁性体に複数の中心導体を互いに交差させて配置
し、前記各中心導体のポート部とアース間に整合容量を
接続し、前記複数のポート部のうち少なくとも２つのポ
ート部に入出力端子が接続されてなる非可逆回路素子に
おいて、前記入出力端子のうち少なくとも１つの入出力
端子が所定の値のインダクタンスを有するように形成さ
れ、該インダクタンスと前記整合容量とこの非可逆回路
素子が実装される実装基板の入出力伝送線路の電極分布
容量とで低域通過フィルタが形成されることを特徴とす
るものである。

【００１３】請求項３に係る発明は、請求項１または請
求項２に記載の非可逆回路素子において、前記インダク
タンスを有するように前記入出力端子の中央部が折曲げ
加工されていることを特徴とするものである。

【００１４】請求項４に係る発明は、請求項１から請求
項３のいずれかに記載の非可逆回路素子において、前記
インダクタンスを有するように前記入出力端子の中央部
が他の部位よりも幅が狭くまたは厚みが薄く形成されて
いることを特徴とするものである。

【００１５】請求項５に係る発明は、請求項１から請求
項４のいずれかに記載の非可逆回路素子において、前記
整合容量及び前記中心導体が配置された前記磁性体が樹
脂ケース内に収納されており、該樹脂ケースに前記入出
力端子が配設されていることを特徴とする。

【００１６】上記の構成によれば、入出力端子に形成さ
れたインダクタンスと、整合容量と、実装基板の入出力
伝送線路の電極分布容量等の外部容量とで低域通過フィ
ルタを形成することができるので、帯域外における減衰
量を大幅に改善することができる。

【００１７】すなわち、外形寸法を変えることなく非可
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
るので、本発明に係る非可逆回路素子を用いれば、従来
必要であった不要輻射防止用の別のフィルタを用いるこ
となく、不要輻射を大幅に低減することができる。

【００１８】

【発明の実施の形態】以下、本発明をその実施例を示す
図面に基づいて説明する。

【００１９】本発明の一実施例の係るアイソレータの構
造、構成を図１〜図４に示す。図１はアイソレータの分
解斜視図、図２は永久磁石及び上ヨークを除いた状態で
の平面図、図３は図１に示す樹脂ケースのＸ−Ｘ線断面
図、図４は等価回路図である。なお、図１及び図２に示
すコンデンサ、インダクタンスは、それぞれ図４に示す
整合容量、インダクタンスに対応するものであり、同一
符号を記す。

【００２０】本実施例のアイソレータは、図１〜図３に
示すように、磁性体金属からなる箱状の上ヨーク２の内
面に円板状の永久磁石３を配置するとともに、該上ヨー
ク２に同じく磁性体金属からなる概略コ字状の下ヨーク
８を装着して磁気閉回路を形成し、下ヨーク８内の底面
８ａ上には樹脂ケース７が配設され、該樹脂ケース７内
には磁性組立体５、整合用コンデンサＣ１〜Ｃ３、終端
抵抗Ｒが配設され、磁性組立体５に永久磁石３により直
流磁界が印加されるように構成されている。

【００２１】上記磁性組立体５は、円板状のフェライト
５４の下面に薄板状の金属板からなる３本の中心導体５
１〜５３のアース部を当接し、フェライト５４の上面に
３本の中心導体５１〜５３を絶縁シート（不図示）を介
在させて互いに１２０度の角度をなすように折り曲げて
配置し、該中心導体５１〜５３の先端側のポート部Ｐ１
〜Ｐ３を外方に突出して構成されている。

【００２２】上記樹脂ケース７は、電気的絶縁部材から
なり、矩形枠状の側壁７ａに底壁７ｂを一体形成した構
造のもので、入出力端子７１、７２及びアース端子７
３、７３がその一部を樹脂内に埋設して設けられ、底壁
７ｂの略中央部には挿通孔７ｃが形成され、挿通孔７ｃ
の周縁部には所定の箇所に整合用コンデンサＣ１〜Ｃ３
及び終端抵抗Ｒを収納するための凹部が形成されてい
る。

【００２３】入出力端子７１、７２は、薄板平板状の金
属導体を打抜き、曲げ加工して形成されたものであり、
樹脂ケース７の一方側両角部にそれぞれ配置され、それ
ぞれの中央部は樹脂内に埋設され、中心導体５１、５２
のポート部Ｐ１，Ｐ２が接続されるポート接続端７１
ａ，７２ａは底壁７ｂの上面に露出するように、信号入
出力端７１ｂ，７２ｂとなる他端側は底壁７ｂの下面及
び側壁７ａの外面に露出するように設けられている。

【００２４】入出力端子７１、７２の樹脂中に埋設され
た中央部は、所定の値のインダクタンスが形成されるよ
うに幅狭くかつ略Ｖ字状に折曲げ加工されており、入出
力端子７１、７２の中央部にはそれぞれインダクタンス
Ｌｆが形成されている。なお、インダクタンスＬｆが形
成される部分は必ずしも樹脂ケース７に埋設されていな
くともよい。

【００２５】つまり、本実施例のアイソレータにおいて
は、入出力端子７１、７２は、そのの中央部がインダク
タンス形成に適した形状に加工され、中心導体５１、５
２のポート部Ｐ１，Ｐ２に接続されるポート接続端７１
ａ，７２ａと樹脂ケース７の外部に露出する信号入出力
端７１ａ，７２ａとの間には、それぞれ所定の値のイン
ダクタンスＬｆが形成されて構成されているまた、アー
ス端子７３、７３は樹脂ケース７の他方側に配置され、
それぞれの一端側は底壁７ｂのコンデンサＣ１〜Ｃ３及
び終端抵抗Ｒが配置される部分に所定の形状で露出する
ように、他端側は底壁７ｂの下面及び側壁７ａの外面に
露出するように設けられている。

【００２６】上記挿通孔７ｃ内には上記磁性組立体５が
挿入配置され、この磁性組立体５の下面の各中心導体５
１〜５３のアース部は上記下ヨーク８の底面８ａに接続
されている。上記挿通孔７ｃの周縁にはそれぞれ整合用
のチップコンデンサＣ１〜Ｃ３、チップ終端抵抗Ｒが配
置されている。各コンデンサＣ１〜Ｃ３の下面電極、及
び終端抵抗Ｒの一端側の電極はそれぞれアース端子７
３、７３に接続されている。各コンデンサＣ１〜Ｃ３の
上面電極にはそれぞれ各中心導体５１〜５３のポート部
Ｐ１〜Ｐ３が接続され、終端抵抗Ｒの他端側はポート部
Ｐ３に接続されている。中心導体５１、５２のポート部
Ｐ１，Ｐ２は、入出力端子７１、７２の一端側であるポ
ート接続端７１ａ，７２ａにそれぞれ接続されている。
つまり、中心導体５１，５２のポート部Ｐ１，Ｐ２はそ
れぞれ入出力端子７１、７２内に内蔵されたインダクタ
ンスＬｆを介して信号入出力端７１ｂ，７２ｂに接続さ
れている。

【００２７】すなわち、本実施例のアイソレータは、図
４の等価回路図に示すように、中心導体５１、５２、５
３の先端部にあたるポートＰ１〜Ｐ３に整合容量Ｃ１〜
Ｃ３が接続され、１つのポートＰ３には終端抵抗Ｒが接
続され、２つのポートＰ１，Ｐ２と入出力端子７１、７
２の信号入出力端７１ｂ，７２ｂとの間にはそれぞれイ
ンダクタンスＬｆが接続された構成となっている。

【００２８】そして、このアイソレータは、図５に示す
ように、表面に入出力伝送線路１１１２及びアース電極
１３が形成され、裏面の略全面にアース電極が形成され
た実装基板１０に表面実装されて使用される。具体的に
は、アイソレータの入出力端子７１、７２の信号入出力
端７１ｂ，７２ｂは伝送線路１１、１２のはんだ付けラ
ンド１１ａ，１２ａに、アース端子７３、７３はアース
電極１３、１３にそれぞれはんだ付けされて実装され
る。

【００２９】アイソレータの入出力端子７１、７２の信
号入出力端７１ｂ，７２ｂがはんだ付けされるはんだ付
けランド１１ａ，１２ａは、十分な実装強度（はんだ付
け強度）を得るために他の部位よりも幅の広く形成され
ており、はんだ付けランド１１ａ，１２ａと裏面に形成
されたアース電極間にはそれぞれ電極分布容量Ｃｐが必
然的に生じている。

【００３０】次に、本実施例のアイソレータの作用効果
について説明する。図６及び図７は上記のアイソレータ
が実装基板１０に実装された状態での等価回路図であ
り、図７は実装状態での作用（動作原理）を説明するた
めの等価回路図である。

【００３１】図６に示すように、本実施例のアイソレー
タが実装基板１０に実装された状態（図５参照）では、
実装基板１０の伝送線路１１、１２のはんだ付けランド
１１ａ，１２ａに寄生的に生じる電極分布容量Ｃｐ，Ｃ
ｐがアイソレータの信号入出力端７１ｂ、７２ｂに接続
された構成となる。そして、図７に示すように、アイソ
レータの信号入出力部（ポートＰ１、Ｐ２側）にはイン
ダクタンスＬｆ、整合容量Ｃ１、Ｃ２の一部である容量
Ｃｆ、及び外部容量である実装基板１０の電極分布容量
Ｃｐからなるπ型の低域通過フィルタＬＰＦが形成され
る。

【００３２】つまり、本実施例のアイソレータの整合容
量Ｃ１、Ｃ２は、アイソレータの整合回路として機能す
る容量Ｃｏと上記π型の低域通過フィルタＬＰＦを形成
する容量Ｃｆとの並列容量で構成されている。すなわ
ち、本実施例のアイソレータの整合容量Ｃ１，Ｃ２は、
従来のアイソレータの整合容量Ｃｏに容量Ｃｆを付加し
た値に設定されている。例えば、１．５ＧＨｚ帯におい
ては、容量Ｃｏは約５ｐＦ、容量Ｃｆは約２ｐＦに設定
され、９００ＭＨｚ帯においては、容量Ｃｏは約１０ｐ
Ｆ、容量Ｃｆは約３ｐＦに設定され、インダクタンスＬ
ｆは２ｎＨ〜３ｎＨ程度に設定されている。

【００３３】容量Ｃｆは、通常、アイソレータの入出力
インピーダンス（通常、５０Ω）が変化しないように、
電極分布容量Ｃｐの容量値と同じ値になるように設定さ
れるが、容量Ｃｆを電極分布容量Ｃｐと異なる値に設定
することにより、アイソレータの入出力インピーダンス
を変更することも可能である。

【００３４】インダクタンスＬｆは、入出力端子７１、
７２のインダクタンス形成部となる中央部の幅、形状、
曲げ方法等を変えることにより、所望の値に設定され
る。

【００３５】上記容量Ｃｆ、電極分布容量Ｃｐ及びイン
ダクタンスＬｆの値は、実装基板の厚み、使用周波数
帯、電気的特性、実装強度等を考慮して適宜設定され
る。

【００３６】図８は、本実施例のアイソレータと従来の
アイソレータを実装基板に実装した状態での周波数特性
を示す図であり、実線は本実施例による特性を示し、破
線は従来の特性を示す。図８に示すように、本実施例の
アイソレータを用いれば、従来のものに比べ、高周波帯
側での減衰量が大幅に大きくなってことがわかる。

【００３７】以上のように、本実施例のアイソレータに
おいては、入出力端子７１、７２にはそれぞれインダク
タンスＬｆが内蔵されており、実装基板１０に実装され
た状態で、各信号入出力部には、インダクタンスＬｆと
整合容量Ｃ１（またはＣ２）と実装基板１０の電極分布
容量Ｃｐとで低域通過フィルタＬＰＦが形成されるの
で、図８に示すように、帯域外における減衰量は従来の
ものに比べ大幅に改善されたものとなる。

【００３８】すなわち、本実施例のアイソレータには、
外形寸法を変えることなく低域通過フィルタＬＰＦを構
成するインダクタンスＬｆ及び容量Ｃｆが内蔵され、か
つ、実装基板１０には、はんだ付けランド１１ａ，１２
ａに低域通過フィルタＬＰＦを構成する電極分布容量Ｃ
ｐが必然的に形成されており、本実施例のアイソレータ
を用いれば、従来必要であった不要輻射防止用の別のフ
ィルタを用いることなく、不要輻射を大幅に低減するこ
とができ、通信機器の小型化、低価格化に対応すること
ができる。

【００３９】なお、上記実施例では、入出力端子７１、
７２の中央部を幅狭くかつ略Ｖ字状に折曲げてインダク
タンスＬｆを形成しているが、インダクタンスＬｆを形
成する形状はこれに限るものではなく、例えば、コ字状
あるいはＵ字状に折曲げたものでもよく、また、螺旋状
に形成したものであってもよい。

【００４０】また、上記実施例では、外部容量として実
装基板のはんだ付けランド部に形成される電極分布容量
を利用したもので説明したが、外部容量はこれに限るも
のではなく、外部容量としてチップコンデンサ等を用い
るようにしてもよい。

【００４１】また、上記実施例では、アイソレータの両
方の入出力端子７１、７２に低域通過フィルタＬＰＦを
構成するインダクタンスＬｆを内蔵したもので説明した
が、これに限るものではなく、入出力端子７１、７２の
いずれか一方にのみ上記インダクタンスＬｆを形成した
構成であってもよい。

【００４２】また、上記実施例では、アイソレータを例
にとって説明したが、ポートＰ３に終端抵抗Ｒを接続す
ることなく、ポートＰ３を第３の入出力部として構成し
たサーキュレータも本発明を適用することができる。

【００４３】また、全体の構造も上記実施例の図１及び
図２に示すものに限るものではなく例えば、多層基板の
内部に複数の中心導体を印刷や蒸着等の方法により形成
した構造のものであってもよい。

【００４４】要するに、本発明は少なくとも１つの入出
力端子に低域通過フィルタを構成するインダクタンスが
形成されていることを特徴とするものであり、他の構成
については特に限定するものではない。

【００４５】

【発明の効果】以上説明したように、本発明に係る非可
逆回路素子によれば、入出力端子が所定の値のインダク
タンスを有するように形成され、この入出力端子に形成
されたインダクタンスと、整合容量と、実装基板の電極
分布容量等の外部容量とで低域通過フィルタを形成する
ことができるので、帯域外における減衰量を大幅に改善
することができる。

【００４６】すなわち、外形寸法を変えることなく非可
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
る。したがって、本発明に係る非可逆回路素子を用いれ
ば、不要輻射防止用の別のフィルタを不要とすることが
でき、通信機器等の小型化、低価格化を図ることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係るアイソレータの分解斜
視図である。

【図２】本発明の一実施例に係るアイソレータの平面図
である。

【図３】図１に示す樹脂ケースのＸ−Ｘ線断面図であ
る。

【図４】本発明に係るアイソレータの等価回路図であ
る。

【図５】本発明の一実施例に係るアイソレータの実装状
態を示す斜視図である。

【図６】本発明に係るアイソレータの実装状態での等価
回路図である。

【図７】本発明に係るアイソレータの実装状態での作用
を説明するための等価回路図である。

【図８】本発明と従来のアイソレータの周波数特性図で
ある。

【図９】従来のアイソレータの分解斜視図である。

【図１０】図９に示す樹脂ケースのＸ−Ｘ線断面図であ
る。

【図１１】従来のアイソレータの等価回路図である。

【符号の説明】

２ 上ヨーク ３ 永久磁石 ５ 磁性組立体 ５１〜５３ 中心導体 ５４ フェライト ７ 樹脂ケース ７１、７２ 入出力端子 ７３ アース端子 ８ 下ヨーク １０ 実装基板 １１、１２ 伝送線路 １１ａ，１２ａ はんだ付けランド Ｃ１〜Ｃ３ 整合容量（コンデンサ） Ｒ 終端抵抗 Ｌｆ インダクタンス Ｃｐ 電極分布容量 Ｐ１〜Ｐ３ ポート（ポート部）

Claims (5)

【特許請求の範囲】
1. 【請求項１】 直流磁界が印加される磁性体に複数の中
   心導体を互いに交差させて配置し、前記各中心導体のポ
   ート部とアース間に整合容量を接続し、前記複数のポー
   ト部のうち少なくとも２つのポート部に入出力端子が接
   続されてなる非可逆回路素子において、 前記入出力端子のうち少なくとも１つの入出力端子が所
   定の値のインダクタンスを有するように形成されている
   ことを特徴とする非可逆回路素子。
2. 【請求項２】 直流磁界が印加される磁性体に複数の中
   心導体を互いに交差させて配置し、前記各中心導体のポ
   ート部とアース間に整合容量を接続し、前記複数のポー
   ト部のうち少なくとも２つのポート部に入出力端子が接
   続されてなる非可逆回路素子において、 前記入出力端子のうち少なくとも１つの入出力端子が所
   定の値のインダクタンスを有するように形成され、該イ
   ンダクタンスと前記整合容量とこの非可逆回路素子が実
   装される実装基板の入出力伝送線路の電極分布容量とで
   低域通過フィルタが形成されることを特徴とする非可逆
   回路素子。
3. 【請求項３】 前記インダクタンスを有するように前記
   入出力端子の中央部が折曲げ加工されていることを特徴
   とする請求項１または請求項２に記載の非可逆回路素
   子。
4. 【請求項４】 前記インダクタンスを有するように前記
   入出力端子の中央部が他の部位よりも幅が狭くまたは厚
   みが薄く形成されていることを特徴とする請求項１から
   請求項３のいずれかに記載の非可逆回路素子。
5. 【請求項５】 前記整合容量及び前記中心導体が配置さ
   れた前記磁性体が樹脂ケース内に収納されており、該樹
   脂ケースに前記入出力端子が配設されていることを特徴
   とする請求項１から請求項４のいずれかに記載の非可逆
   回路素子。