JP3269409B2 - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JP3269409B2 JP3269409B2 JP29408896A JP29408896A JP3269409B2 JP 3269409 B2 JP3269409 B2 JP 3269409B2 JP 29408896 A JP29408896 A JP 29408896A JP 29408896 A JP29408896 A JP 29408896A JP 3269409 B2 JP3269409 B2 JP 3269409B2
- Authority
- JP
- Japan
- Prior art keywords
- isolator
- inductance
- capacitance
- input
- reciprocal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 12
- 230000005855 radiation Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000005476 soldering Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 229910000859 α-Fe Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- BGPVFRJUHWVFKM-UHFFFAOYSA-N N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] Chemical compound N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] BGPVFRJUHWVFKM-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/36—Isolators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯等の
高周波帯域で使用される非可逆回路素子、例えば、アイ
ソレータ、サーキュレータに関し、特に移動通信機器に
使用する場合の小型化、低価格化に対応できる非可逆回
路素子に関する。
高周波帯域で使用される非可逆回路素子、例えば、アイ
ソレータ、サーキュレータに関し、特に移動通信機器に
使用する場合の小型化、低価格化に対応できる非可逆回
路素子に関する。
【０００２】
【従来の技術】一般に、集中定数型のアイソレータ、サ
ーキュレータ等の非可逆回路素子は、信号の伝送方向に
は減衰量が極めて小さく、逆方向には極めて大きい特性
を有している。
ーキュレータ等の非可逆回路素子は、信号の伝送方向に
は減衰量が極めて小さく、逆方向には極めて大きい特性
を有している。
【０００３】この種のアイソレータとして、従来、例え
ば図７に示すような構造のものがある。このアイソレー
タは、主として上ヨーク２と下ヨーク８とで構成される
磁気閉回路内に、永久磁石３、３本の中心導体５１、５
２、５３及びフェライト５４とからなる磁性組立体５、
及び樹脂ケース７を配設した構造のものである。上記中
心導体５１、５２のポート部Ｐ１，Ｐ２は、上記樹脂ケ
ース７に形成された入出力端子７１、７２及び整合用コ
ンデンサＣｏ，Ｃｏに接続され、中心導体５３のポート
部Ｐ３は整合用コンデンサＣｏ及び終端抵抗Ｒに接続さ
れ、各コンデンサＣｏ及び終端抵抗Ｒの一端はアース端
子７３，７３に接続されている。
ば図７に示すような構造のものがある。このアイソレー
タは、主として上ヨーク２と下ヨーク８とで構成される
磁気閉回路内に、永久磁石３、３本の中心導体５１、５
２、５３及びフェライト５４とからなる磁性組立体５、
及び樹脂ケース７を配設した構造のものである。上記中
心導体５１、５２のポート部Ｐ１，Ｐ２は、上記樹脂ケ
ース７に形成された入出力端子７１、７２及び整合用コ
ンデンサＣｏ，Ｃｏに接続され、中心導体５３のポート
部Ｐ３は整合用コンデンサＣｏ及び終端抵抗Ｒに接続さ
れ、各コンデンサＣｏ及び終端抵抗Ｒの一端はアース端
子７３，７３に接続されている。
【０００４】図８はこのアイソレータの等価回路図であ
る。図８に示すように、従来のアイソレータは、中心導
体５１、５２、５３の先端部にあたるポートＰ１，Ｐ
２，Ｐ３に整合回路としてそれぞれ整合容量Ｃｏが接続
され、１つのポートＰ３に終端抵抗Ｒを接続して構成さ
れている。なお、各インダクタンスＬはフェライト５４
と中心導体５１、５２、５３とにより形成される等価的
なインダクタンスである。
る。図８に示すように、従来のアイソレータは、中心導
体５１、５２、５３の先端部にあたるポートＰ１，Ｐ
２，Ｐ３に整合回路としてそれぞれ整合容量Ｃｏが接続
され、１つのポートＰ３に終端抵抗Ｒを接続して構成さ
れている。なお、各インダクタンスＬはフェライト５４
と中心導体５１、５２、５３とにより形成される等価的
なインダクタンスである。
【０００５】そして、このアイソレータは、携帯電話、
自動車電話等の移動通信機器のアンテナ共用回路の送受
信回路部に採用され、図９に示すように、表面に入出力
用の伝送線路１１、１２及びアース電極１３が形成さ
れ、裏面の略全面にアース電極が形成された実装基板１
０に表面実装されて使用される。
自動車電話等の移動通信機器のアンテナ共用回路の送受
信回路部に採用され、図９に示すように、表面に入出力
用の伝送線路１１、１２及びアース電極１３が形成さ
れ、裏面の略全面にアース電極が形成された実装基板１
０に表面実装されて使用される。
【０００６】
【発明が解決しようとする課題】一般的に、このような
通信機器に組み込まれる増幅器には非直線性が存在して
おり、これが不要輻射、つまりスプリアス（基本波の整
数倍、特に２倍波、３倍波）の発生原因となっている。
この不要輻射は、混信や他の通信機器の電力増幅部の異
常動作の要因となることから、一定のレベル以下にする
ことが規格化されている。
通信機器に組み込まれる増幅器には非直線性が存在して
おり、これが不要輻射、つまりスプリアス（基本波の整
数倍、特に２倍波、３倍波）の発生原因となっている。
この不要輻射は、混信や他の通信機器の電力増幅部の異
常動作の要因となることから、一定のレベル以下にする
ことが規格化されている。
【０００７】また、アイソレータはその伝送方向の特性
としてバンドパスフィルタの機能をも有しており、この
ため通過帯域より離れた周波数帯域では伝送方向でも減
衰量が大きいという特性を有している。しかし、アイソ
レータは元来帯域外の減衰を得るためのものではなく、
上記従来のアイソレータでは不要輻射の周波数帯域（特
に、基本波の２倍波、３倍波）で所望の減衰量を得るこ
とはできない。このため、この種の従来の通信機器にお
いては、別途フィルタ等を用いて不要輻射を減衰させる
方法が採用されている。
としてバンドパスフィルタの機能をも有しており、この
ため通過帯域より離れた周波数帯域では伝送方向でも減
衰量が大きいという特性を有している。しかし、アイソ
レータは元来帯域外の減衰を得るためのものではなく、
上記従来のアイソレータでは不要輻射の周波数帯域（特
に、基本波の２倍波、３倍波）で所望の減衰量を得るこ
とはできない。このため、この種の従来の通信機器にお
いては、別途フィルタ等を用いて不要輻射を減衰させる
方法が採用されている。
【０００８】すなわち、上記従来のアイソレータを用い
た場合、上記のように、不要輻射防止用のフィルタが必
要であり、このフィルタの分だけ部品コストが上昇する
とともに大型化するという問題があり、小型化、低価格
化に対する要請に対応できないという問題があった。
た場合、上記のように、不要輻射防止用のフィルタが必
要であり、このフィルタの分だけ部品コストが上昇する
とともに大型化するという問題があり、小型化、低価格
化に対する要請に対応できないという問題があった。
【０００９】また、一般的に実装基板の入出力用の伝送
線路の特性インピーダンスは５０Ωとなるように設定さ
れる。ところで、最近の小型化された通信機において
は、厚み０．１〜０．５ｍｍの非常に薄型の実装基板が
用いられ、特性インピーダンスを５０Ωとするために伝
送線路の線路幅は１ｍｍ未満となる。このような線路幅
では十分なはんだ付け面積を確保することができないた
め、自動実装機による実装が難しく、十分な実装強度
（はんだ付け強度）が得られないので、実際の実装基板
１０においては、図９に示すように、伝送線路１１、１
２のアイソレータの入出力端子７１、７２とのはんだ付
け部分には他の部位よりも幅の広いはんだ付けランド１
１ａ，１２ａが設けられる。
線路の特性インピーダンスは５０Ωとなるように設定さ
れる。ところで、最近の小型化された通信機において
は、厚み０．１〜０．５ｍｍの非常に薄型の実装基板が
用いられ、特性インピーダンスを５０Ωとするために伝
送線路の線路幅は１ｍｍ未満となる。このような線路幅
では十分なはんだ付け面積を確保することができないた
め、自動実装機による実装が難しく、十分な実装強度
（はんだ付け強度）が得られないので、実際の実装基板
１０においては、図９に示すように、伝送線路１１、１
２のアイソレータの入出力端子７１、７２とのはんだ付
け部分には他の部位よりも幅の広いはんだ付けランド１
１ａ，１２ａが設けられる。
【００１０】このため、はんだ付けランド１１ａ，１２
ａに寄生的に生じる電極分布容量Ｃｐ、Ｃｐにより伝送
線路１１、１２の特性インピーダンスが５０Ωから大き
くずれてアイソレータとのインピーダンスマッチングが
とれず、アイソレータの動作中心周波数が下がってしま
うという問題があった。この対策として、従来の通信機
においては、アイソレータの動作中心周波数を高めに設
定したものを用いる、あるいは実装基板１０に電極分布
容量Ｃｐと動作中心周波数で並列共振するインダクタン
スを形成して電極分布容量Ｃｐを打ち消す等の繁雑でコ
ストのかかる方法が採用されている。すなわち、従来の
アイソレータを用いた場合には、電極分布容量Ｃｐに応
じた多様なアイソレータを作成する、あるいは実装基板
１０に電極分布容量Ｃｐを打ち消すためインダクタンス
を形成する必要があった。
ａに寄生的に生じる電極分布容量Ｃｐ、Ｃｐにより伝送
線路１１、１２の特性インピーダンスが５０Ωから大き
くずれてアイソレータとのインピーダンスマッチングが
とれず、アイソレータの動作中心周波数が下がってしま
うという問題があった。この対策として、従来の通信機
においては、アイソレータの動作中心周波数を高めに設
定したものを用いる、あるいは実装基板１０に電極分布
容量Ｃｐと動作中心周波数で並列共振するインダクタン
スを形成して電極分布容量Ｃｐを打ち消す等の繁雑でコ
ストのかかる方法が採用されている。すなわち、従来の
アイソレータを用いた場合には、電極分布容量Ｃｐに応
じた多様なアイソレータを作成する、あるいは実装基板
１０に電極分布容量Ｃｐを打ち消すためインダクタンス
を形成する必要があった。
【００１１】一方、アイソレータの入出力インピーダン
ス及び実装基板の伝送線路の特性インピーダンスは一般
に５０Ω前後であるものの、使用される増幅器や実装基
板の配線パターンの条件により実装基板の特性インピー
ダンスが５０Ωとは異なる値に設定される場合があり、
アイソレータの入出力インピーダンスを５０Ωとは異な
る値例えば６０Ωに設定して欲しいという要望がある。
ス及び実装基板の伝送線路の特性インピーダンスは一般
に５０Ω前後であるものの、使用される増幅器や実装基
板の配線パターンの条件により実装基板の特性インピー
ダンスが５０Ωとは異なる値に設定される場合があり、
アイソレータの入出力インピーダンスを５０Ωとは異な
る値例えば６０Ωに設定して欲しいという要望がある。
【００１２】しかしながら、上記従来のアイソレータに
おいては、その入出力インピーダンスを変更するために
は、中心導体や整合容量等の非可逆回路素子を構成する
各部品の変更（再設計）が必要であり、入出力インピー
ダンスに応じた多種類の部品を必要とし、部品コスト、
部品管理コスト、製造コストが高くなるという問題があ
った。
おいては、その入出力インピーダンスを変更するために
は、中心導体や整合容量等の非可逆回路素子を構成する
各部品の変更（再設計）が必要であり、入出力インピー
ダンスに応じた多種類の部品を必要とし、部品コスト、
部品管理コスト、製造コストが高くなるという問題があ
った。
【００１３】そこで、本発明の目的は、帯域外での減衰
量を大きくすることができるとともに実装強度の向上を
図ることができ、また入出力インピーダンスを容易に所
望の値に変換、設定することができ、よって、小型化、
低価格化に貢献できる非可逆回路素子を提供することに
ある。
量を大きくすることができるとともに実装強度の向上を
図ることができ、また入出力インピーダンスを容易に所
望の値に変換、設定することができ、よって、小型化、
低価格化に貢献できる非可逆回路素子を提供することに
ある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、直流磁界が印加される磁性
体に複数の中心導体を互いに交差させるように配置し、
各中心導体のポートとアース間に整合容量を接続してな
る非可逆回路素子において、前記中心導体の少なくとも
１つのポートと該ポートに対応する信号入出力端との間
にインダクタンスが接続され、前記インダクタンスと前
記整合容量とこの非可逆回路素子が実装される実装基板
の入出力伝送線路の電極分布容量とで低域通過フィルタ
が形成されていることを特徴とするものである。
に、請求項１に係る発明は、直流磁界が印加される磁性
体に複数の中心導体を互いに交差させるように配置し、
各中心導体のポートとアース間に整合容量を接続してな
る非可逆回路素子において、前記中心導体の少なくとも
１つのポートと該ポートに対応する信号入出力端との間
にインダクタンスが接続され、前記インダクタンスと前
記整合容量とこの非可逆回路素子が実装される実装基板
の入出力伝送線路の電極分布容量とで低域通過フィルタ
が形成されていることを特徴とするものである。
【００１５】請求項２に係る発明は、請求項１に記載の
非可逆回路素子において、非可逆回路素子の入出力イン
ピーダンスが所望の値となるように、前記インダクタン
スまたは前記整合容量の値が設定されていることを特徴
とするものである。
非可逆回路素子において、非可逆回路素子の入出力イン
ピーダンスが所望の値となるように、前記インダクタン
スまたは前記整合容量の値が設定されていることを特徴
とするものである。
【００１６】
【００１７】上記の構成によれば、非可逆回路素子の中
心導体のポートと信号入出力端との間に接続されたイン
ダクタンスと整合容量と実装基板の入出力伝送線路の電
極分布容量とで低域通過フィルタが形成されるので、帯
域外における減衰量を大幅に改善することができる。す
なわち、非可逆回路素子に低域通過フィルタを構成する
インダクタンスを内蔵することにより、不要輻射を大幅
に低減することができるので、不要輻射防止用の別のフ
ィルタを不要とすることができる。
心導体のポートと信号入出力端との間に接続されたイン
ダクタンスと整合容量と実装基板の入出力伝送線路の電
極分布容量とで低域通過フィルタが形成されるので、帯
域外における減衰量を大幅に改善することができる。す
なわち、非可逆回路素子に低域通過フィルタを構成する
インダクタンスを内蔵することにより、不要輻射を大幅
に低減することができるので、不要輻射防止用の別のフ
ィルタを不要とすることができる。
【００１８】さらに、実装基板の伝送線路の電極分布容
量を積極的に利用するので、この電極分布容量に応じて
非可逆回路素子の中心周波数を設定する、あるいは実装
基板に電極分布容量を打ち消すためのインダクタンスを
形成する等の従来必要であった繁雑な対策を不要とする
ことができる。また、上記電極分布容量を形成するはん
だ付けランドを、実装が容易にできかつ十分な実装強度
を得ることのできる面積とすることができるので、信頼
性の高い実装及び実装強度を得ることができる。
量を積極的に利用するので、この電極分布容量に応じて
非可逆回路素子の中心周波数を設定する、あるいは実装
基板に電極分布容量を打ち消すためのインダクタンスを
形成する等の従来必要であった繁雑な対策を不要とする
ことができる。また、上記電極分布容量を形成するはん
だ付けランドを、実装が容易にできかつ十分な実装強度
を得ることのできる面積とすることができるので、信頼
性の高い実装及び実装強度を得ることができる。
【００１９】また、前記インピーダンスまたは前記整合
容量の値を変えることにより、中心導体等の設計を変え
ることなく、非可逆回路素子の入出力インピーダンスを
容易に所望の値に変換、設定することができる。
容量の値を変えることにより、中心導体等の設計を変え
ることなく、非可逆回路素子の入出力インピーダンスを
容易に所望の値に変換、設定することができる。
【００２０】
【発明の実施の形態】以下、本発明をその実施例を示す
図面に基づいて説明する。
図面に基づいて説明する。
【００２１】本発明の一実施例の係るアイソレータの構
造、構成を図１〜図３に示す。図１はアイソレータの分
解斜視図、図２は磁性組立体、永久磁石及び上ヨークを
除いた状態での平面図、図３は等価回路図である。な
お、図１及び図２に示すコンデンサ、コイルは、それぞ
れ図３に示す整合容量、インダクタンスに対応するもの
であり、同一符号を記す。
造、構成を図１〜図３に示す。図１はアイソレータの分
解斜視図、図２は磁性組立体、永久磁石及び上ヨークを
除いた状態での平面図、図３は等価回路図である。な
お、図１及び図２に示すコンデンサ、コイルは、それぞ
れ図３に示す整合容量、インダクタンスに対応するもの
であり、同一符号を記す。
【００２２】本実施例のアイソレータは、図１及び図２
に示すように、磁性体金属からなる箱状の上ヨーク２の
内面に円板状の永久磁石３を配置するとともに、該上ヨ
ーク２に同じく磁性体金属からなる概略コ字状の下ヨー
ク８を装着して磁気閉回路を形成し、下ヨーク８内の底
面８ａ上には樹脂ケース７が配設され、該樹脂ケース７
内には磁性組立体５、整合用コンデンサＣ１〜Ｃ３、終
端抵抗Ｒ及びコイルＬｆ，Ｌｆが配設されて構成されて
いる。
に示すように、磁性体金属からなる箱状の上ヨーク２の
内面に円板状の永久磁石３を配置するとともに、該上ヨ
ーク２に同じく磁性体金属からなる概略コ字状の下ヨー
ク８を装着して磁気閉回路を形成し、下ヨーク８内の底
面８ａ上には樹脂ケース７が配設され、該樹脂ケース７
内には磁性組立体５、整合用コンデンサＣ１〜Ｃ３、終
端抵抗Ｒ及びコイルＬｆ，Ｌｆが配設されて構成されて
いる。
【００２３】上記磁性組立体５は、円板状のフェライト
５４の下面に３本の中心導体５１〜５３のアース部を当
接し、フェライト５４の上面に３本の中心導体５１〜５
３を絶縁シート（不図示）を介在させて互いに１２０度
の角度をなすように折り曲げて配置し、該中心導体５１
〜５３の先端側のポート部Ｐ１〜Ｐ３を外方に突出した
構造のものであり、この磁性組立体５に上記永久磁石３
により直流磁界を印加するように構成されている。
５４の下面に３本の中心導体５１〜５３のアース部を当
接し、フェライト５４の上面に３本の中心導体５１〜５
３を絶縁シート（不図示）を介在させて互いに１２０度
の角度をなすように折り曲げて配置し、該中心導体５１
〜５３の先端側のポート部Ｐ１〜Ｐ３を外方に突出した
構造のものであり、この磁性組立体５に上記永久磁石３
により直流磁界を印加するように構成されている。
【００２４】上記樹脂ケース７は、電気的絶縁部材から
なり、矩形枠状の側壁７ａに底壁７ｂを一体形成した構
造のもので、入出力端子７１、７２及びアース端子７
３、７３がその一部を樹脂内に埋設して設けられてい
る。底壁７ｂの中央部には挿通孔７ｃが形成され、該挿
通孔７ｃ内には上記磁性組立体５が挿入配置されてい
る。この磁性組立体５の下面の各中心導体５１〜５３の
アース部は上記下ヨーク８の底面８ａに接続されてい
る。入出力端子７１、７２は樹脂ケース７の一方側両角
部に配置され、アース端子７３、７３は他方側両角部に
配置され、それぞれの一端側は底壁７ｂの上面に露出す
るように、他端側は底壁７ｂの下面及び側壁７ａの外面
に露出するように設けられている。
なり、矩形枠状の側壁７ａに底壁７ｂを一体形成した構
造のもので、入出力端子７１、７２及びアース端子７
３、７３がその一部を樹脂内に埋設して設けられてい
る。底壁７ｂの中央部には挿通孔７ｃが形成され、該挿
通孔７ｃ内には上記磁性組立体５が挿入配置されてい
る。この磁性組立体５の下面の各中心導体５１〜５３の
アース部は上記下ヨーク８の底面８ａに接続されてい
る。入出力端子７１、７２は樹脂ケース７の一方側両角
部に配置され、アース端子７３、７３は他方側両角部に
配置され、それぞれの一端側は底壁７ｂの上面に露出す
るように、他端側は底壁７ｂの下面及び側壁７ａの外面
に露出するように設けられている。
【００２５】上記挿通孔７ｃの周縁にはそれぞれ整合用
のチップコンデンサＣ１〜Ｃ３、チップ終端抵抗Ｒ、及
びコイルＬｆ，Ｌｆが配置されている。各コンデンサＣ
１〜Ｃ３の下面電極、及び終端抵抗Ｒの一端側の電極は
それぞれアース端子７３、７３に接続されている。各コ
ンデンサＣ１〜Ｃ３の上面電極にはそれぞれ各中心導体
５１〜５３のポート部Ｐ１〜Ｐ３が接続され、終端抵抗
Ｒの他端側はポート部Ｐ３に接続されている。
のチップコンデンサＣ１〜Ｃ３、チップ終端抵抗Ｒ、及
びコイルＬｆ，Ｌｆが配置されている。各コンデンサＣ
１〜Ｃ３の下面電極、及び終端抵抗Ｒの一端側の電極は
それぞれアース端子７３、７３に接続されている。各コ
ンデンサＣ１〜Ｃ３の上面電極にはそれぞれ各中心導体
５１〜５３のポート部Ｐ１〜Ｐ３が接続され、終端抵抗
Ｒの他端側はポート部Ｐ３に接続されている。
【００２６】各コイルＬｆは、それぞれ一端側が中心導
体５１、５２のポート部Ｐ１，Ｐ２に接続され、他端側
が入出力端子７１、７２に接続されている。つまり、ポ
ート部Ｐ１，Ｐ２はそれぞれコイルＬｆを介して入出力
端子７１、７２に接続されている。
体５１、５２のポート部Ｐ１，Ｐ２に接続され、他端側
が入出力端子７１、７２に接続されている。つまり、ポ
ート部Ｐ１，Ｐ２はそれぞれコイルＬｆを介して入出力
端子７１、７２に接続されている。
【００２７】すなわち、本実施例のアイソレータは、図
３の等価回路図に示すように、中心導体５１、５２、５
３の先端部にあたるポートＰ１〜Ｐ３に整合容量Ｃ１〜
Ｃ３が接続され、１つのポートＰ３には終端抵抗Ｒが接
続され、２つのポートＰ１，Ｐ２と信号の入出力端とな
る入出力端子７１、７２との間にはそれぞれインダクタ
ンスＬｆが接続されて構成されている。そして、このア
イソレータは、図９で説明した従来例と同様の実装基板
１０に表面実装されて使用される。
３の等価回路図に示すように、中心導体５１、５２、５
３の先端部にあたるポートＰ１〜Ｐ３に整合容量Ｃ１〜
Ｃ３が接続され、１つのポートＰ３には終端抵抗Ｒが接
続され、２つのポートＰ１，Ｐ２と信号の入出力端とな
る入出力端子７１、７２との間にはそれぞれインダクタ
ンスＬｆが接続されて構成されている。そして、このア
イソレータは、図９で説明した従来例と同様の実装基板
１０に表面実装されて使用される。
【００２８】次に、本実施例のアイソレータの作用効果
について説明する。図４及び図５は本実施例のアイソレ
ータが実装基板１０に実装された状態での等価回路図で
あり、図５は実装状態での作用（動作原理）を説明する
ための等価回路図である。
について説明する。図４及び図５は本実施例のアイソレ
ータが実装基板１０に実装された状態での等価回路図で
あり、図５は実装状態での作用（動作原理）を説明する
ための等価回路図である。
【００２９】図４及び図５に示すように、本実施例のア
イソレータが実装基板１０に実装された状態（図９参
照）では、実装基板１０の伝送線路１１、１２のはんだ
付けランド１１ａ，１２ａに寄生的に生じる電極分布容
量Ｃｐ，Ｃｐがアイソレータの入出力端子７１、７２に
接続された構成となる。
イソレータが実装基板１０に実装された状態（図９参
照）では、実装基板１０の伝送線路１１、１２のはんだ
付けランド１１ａ，１２ａに寄生的に生じる電極分布容
量Ｃｐ，Ｃｐがアイソレータの入出力端子７１、７２に
接続された構成となる。
【００３０】そして、図５に示すように、アイソレータ
の信号入出力部（ポートＰ１、Ｐ２側）にはインダクタ
ンスＬｆ、整合容量Ｃ１、Ｃ２の一部である容量Ｃｆ、
及び実装基板１０の電極分布容量Ｃｐからなるπ型の低
域通過フィルタＬＰＦがそれぞれ形成されている。
の信号入出力部（ポートＰ１、Ｐ２側）にはインダクタ
ンスＬｆ、整合容量Ｃ１、Ｃ２の一部である容量Ｃｆ、
及び実装基板１０の電極分布容量Ｃｐからなるπ型の低
域通過フィルタＬＰＦがそれぞれ形成されている。
【００３１】つまり、本実施例のアイソレータの整合容
量Ｃ１、Ｃ２は、アイソレータの整合回路として機能す
る整合用の容量Ｃｏと上記π型の低域通過フィルタＬＰ
Ｆを形成する容量Ｃｆとの並列容量で構成されている。
すなわち、本実施例のアイソレータの整合容量Ｃ１，Ｃ
２は、従来のアイソレータの整合容量Ｃｏに容量Ｃｆを
付加した値に設定されている。本実施例のアイソレータ
は、略Ｗ７．０×Ｌ７．０×Ｈ２．５ｍｍの超小型品で
あり、例えば、１．５ＧＨｚ帯においては、容量Ｃｏは
約５ｐＦ、容量Ｃｆは約２ｐＦに設定され、９００ＭＨ
ｚ帯においては、容量Ｃｏは約１０ｐＦ、容量Ｃｆは約
３ｐＦに設定され、インダクタンスＬｆは２ｎＨ〜３ｎ
Ｈ程度に設定される。
量Ｃ１、Ｃ２は、アイソレータの整合回路として機能す
る整合用の容量Ｃｏと上記π型の低域通過フィルタＬＰ
Ｆを形成する容量Ｃｆとの並列容量で構成されている。
すなわち、本実施例のアイソレータの整合容量Ｃ１，Ｃ
２は、従来のアイソレータの整合容量Ｃｏに容量Ｃｆを
付加した値に設定されている。本実施例のアイソレータ
は、略Ｗ７．０×Ｌ７．０×Ｈ２．５ｍｍの超小型品で
あり、例えば、１．５ＧＨｚ帯においては、容量Ｃｏは
約５ｐＦ、容量Ｃｆは約２ｐＦに設定され、９００ＭＨ
ｚ帯においては、容量Ｃｏは約１０ｐＦ、容量Ｃｆは約
３ｐＦに設定され、インダクタンスＬｆは２ｎＨ〜３ｎ
Ｈ程度に設定される。
【００３２】容量Ｃｆは、通常、アイソレータの入出力
インピーダンス（通常、５０Ω）が変化しないように、
電極分布容量Ｃｐの容量値と同じ値になるように設定さ
れるが、インダクタンスＬｆ、容量Ｃｆ、電極分布容量
Ｃｐを適切な値に設定することにより、アイソレータの
電気的特性を低下させることなくアイソレータの入出力
インピーダンスを変更することができる。
インピーダンス（通常、５０Ω）が変化しないように、
電極分布容量Ｃｐの容量値と同じ値になるように設定さ
れるが、インダクタンスＬｆ、容量Ｃｆ、電極分布容量
Ｃｐを適切な値に設定することにより、アイソレータの
電気的特性を低下させることなくアイソレータの入出力
インピーダンスを変更することができる。
【００３３】例えば、インダクタンスＬｆの値を小さく
し、容量Ｃｆ（すなわち整合容量Ｃ１またはＣ２）及び
電極分布容量Ｃｐをより小さく設定すれば、アイソレー
タの入出力インピーダンスを小さくすることができる。
また、容量Ｃｆ及び電極分布容量Ｃｐを変えずに、イン
ダクタンスＬｆの値を大きく設定すれば、入出力インピ
ーダンスを大きくすることができる。
し、容量Ｃｆ（すなわち整合容量Ｃ１またはＣ２）及び
電極分布容量Ｃｐをより小さく設定すれば、アイソレー
タの入出力インピーダンスを小さくすることができる。
また、容量Ｃｆ及び電極分布容量Ｃｐを変えずに、イン
ダクタンスＬｆの値を大きく設定すれば、入出力インピ
ーダンスを大きくすることができる。
【００３４】上記のように、インダクタンスＬｆ、容量
Ｃｆ、電極分布容量Ｃｐの値は、実装基板の厚み、使用
周波数、電気的特性、負荷インピーダンス、実装強度等
を考慮して適宜設定される。
Ｃｆ、電極分布容量Ｃｐの値は、実装基板の厚み、使用
周波数、電気的特性、負荷インピーダンス、実装強度等
を考慮して適宜設定される。
【００３５】図６は、本実施例のアイソレータと従来の
アイソレータを実装基板に実装した状態での周波数特性
を示す図であり、実線は本実施例による特性を示し、破
線は従来の特性を示す。図６に示すように、本実施例の
アイソレータを用いれば、従来のものに比べ、高周波帯
側での減衰量が大幅に大きくなっていることがわかる。
アイソレータを実装基板に実装した状態での周波数特性
を示す図であり、実線は本実施例による特性を示し、破
線は従来の特性を示す。図６に示すように、本実施例の
アイソレータを用いれば、従来のものに比べ、高周波帯
側での減衰量が大幅に大きくなっていることがわかる。
【００３６】以上のように、本実施例のアイソレータに
おいては、ポートＰ１と入出力端子７１との間、及びポ
ートＰ２と入出力端子７２との間には、それぞれインダ
クタンスＬｆが接続され、実装基板１０に実装された状
態で、各信号入出力部には、インダクタンスＬｆと整合
容量Ｃ１（またはＣ２）と実装基板１０の電極分布容量
Ｃｐとで低域通過フィルタＬＰＦが形成されるので、図
６に示すように、帯域外における減衰量は従来のものに
比べ大幅に改善されたものとなる。
おいては、ポートＰ１と入出力端子７１との間、及びポ
ートＰ２と入出力端子７２との間には、それぞれインダ
クタンスＬｆが接続され、実装基板１０に実装された状
態で、各信号入出力部には、インダクタンスＬｆと整合
容量Ｃ１（またはＣ２）と実装基板１０の電極分布容量
Ｃｐとで低域通過フィルタＬＰＦが形成されるので、図
６に示すように、帯域外における減衰量は従来のものに
比べ大幅に改善されたものとなる。
【００３７】すなわち、本実施例のアイソレータには低
域通過フィルタを構成するインダクタンスが内蔵されて
おり、本実施例のアイソレータを用いれば、従来必要で
あった不要輻射防止用の別のフィルタを用いることな
く、不要輻射を低減することができ、通信機器の小型
化、低価格化に対応することができる。
域通過フィルタを構成するインダクタンスが内蔵されて
おり、本実施例のアイソレータを用いれば、従来必要で
あった不要輻射防止用の別のフィルタを用いることな
く、不要輻射を低減することができ、通信機器の小型
化、低価格化に対応することができる。
【００３８】さらに、実装基板１０の伝送線路１１、１
２のはんだ付けランド１１ａ，１２ａに生じる電極分布
容量Ｃｐを低域通過フィルタＬＰＦに利用するので、従
来必要であった電極分布容量Ｃｐの弊害を改善するため
の繁雑な対策を不要とすることができるとともに、はん
だ付けランド１１ａ，１２ａを実装が容易にできかつ十
分な実装強度を得ることのできる面積とすることができ
るので、信頼性の高い実装及び実装強度を得ることがで
きる。
２のはんだ付けランド１１ａ，１２ａに生じる電極分布
容量Ｃｐを低域通過フィルタＬＰＦに利用するので、従
来必要であった電極分布容量Ｃｐの弊害を改善するため
の繁雑な対策を不要とすることができるとともに、はん
だ付けランド１１ａ，１２ａを実装が容易にできかつ十
分な実装強度を得ることのできる面積とすることができ
るので、信頼性の高い実装及び実装強度を得ることがで
きる。
【００３９】また、インダクタンスＬｆまたは容量Ｃｆ
の値を変えることにより、アイソレータの入出力インピ
ーダンスを容易に変えることができる。つまり、入出力
インピーダンスを変更するために従来のもので必要であ
った多種多様な部品を用いることなく、インダクタンス
Ｌｆまたは整合容量Ｃ１、Ｃ２を変更するだけで容易に
所望の入出力インピーダンスに変換することができる。
の値を変えることにより、アイソレータの入出力インピ
ーダンスを容易に変えることができる。つまり、入出力
インピーダンスを変更するために従来のもので必要であ
った多種多様な部品を用いることなく、インダクタンス
Ｌｆまたは整合容量Ｃ１、Ｃ２を変更するだけで容易に
所望の入出力インピーダンスに変換することができる。
【００４０】なお、上記実施例では、アイソレータの両
方の信号入出力ポートＰ１，Ｐ２に低域通過フィルタＬ
ＰＦを構成するインダクタンスＬｆを接続したもので説
明したが、これに限るものではなく、信号入出力ポート
Ｐ１，Ｐ２のいずれか一方のポートにのみ上記インダク
タンスＬｆを接続した構成であってもよい。
方の信号入出力ポートＰ１，Ｐ２に低域通過フィルタＬ
ＰＦを構成するインダクタンスＬｆを接続したもので説
明したが、これに限るものではなく、信号入出力ポート
Ｐ１，Ｐ２のいずれか一方のポートにのみ上記インダク
タンスＬｆを接続した構成であってもよい。
【００４１】また、上記実施例では、アイソレータを例
にとって説明したが、ポートＰ３に終端抵抗Ｒを接続す
ることなく、ポートＰ３を第３の入出力部として構成し
たサーキュレータも本発明を適用することができる。
にとって説明したが、ポートＰ３に終端抵抗Ｒを接続す
ることなく、ポートＰ３を第３の入出力部として構成し
たサーキュレータも本発明を適用することができる。
【００４２】また、全体の構造も上記実施例の図１及び
図２に示すものに限るものではなく、例えば、多層基板
の内部に中心導体を形成した構造のものであってもよ
い。
図２に示すものに限るものではなく、例えば、多層基板
の内部に中心導体を形成した構造のものであってもよ
い。
【００４３】また、上記実施例では、インダクタンスＬ
ｆとしてコイル部品を用いたもので説明したが、インダ
クタンスＬｆの形成はこれに限るものではなく、例え
ば、中心導体の先端部に所定の値のインダクタンスを持
つように、中心導体の先端部を屈曲させて形成してもよ
く、入出力端子が所定の値のインダクタンスを持つよう
に形成してもよく、スペーサ等の他の部品を内蔵する場
合にはこのスペーサ部材にインダクタンス電極を形成す
るようにしてもよい。
ｆとしてコイル部品を用いたもので説明したが、インダ
クタンスＬｆの形成はこれに限るものではなく、例え
ば、中心導体の先端部に所定の値のインダクタンスを持
つように、中心導体の先端部を屈曲させて形成してもよ
く、入出力端子が所定の値のインダクタンスを持つよう
に形成してもよく、スペーサ等の他の部品を内蔵する場
合にはこのスペーサ部材にインダクタンス電極を形成す
るようにしてもよい。
【００４４】要するに、本発明は少なくとも１つの信号
入出力部の中心導体のポートと信号入出力端との間に低
域通過フィルタを構成するインダクタンスが接続されて
構成されたことを特徴とするものであり、他の構成につ
いては特に限定するものではない。
入出力部の中心導体のポートと信号入出力端との間に低
域通過フィルタを構成するインダクタンスが接続されて
構成されたことを特徴とするものであり、他の構成につ
いては特に限定するものではない。
【００４５】
【発明の効果】以上説明したように、本発明に係る非可
逆回路素子によれば、中心導体のポートと信号入出力端
との間に接続されたインダクタンスと整合容量と実装基
板の入出力伝送線路の電極分布容量とで低域通過フィル
タが形成されるので、帯域外における減衰量を大幅に改
善することができる。すなわち、非可逆回路素子に低域
通過フィルタを構成するインダクタンスが内蔵されてお
り、実装基板に実装するだけで不要輻射を大幅に低減す
ることができるので、不要輻射防止用の別のフィルタを
不要とすることができる。
逆回路素子によれば、中心導体のポートと信号入出力端
との間に接続されたインダクタンスと整合容量と実装基
板の入出力伝送線路の電極分布容量とで低域通過フィル
タが形成されるので、帯域外における減衰量を大幅に改
善することができる。すなわち、非可逆回路素子に低域
通過フィルタを構成するインダクタンスが内蔵されてお
り、実装基板に実装するだけで不要輻射を大幅に低減す
ることができるので、不要輻射防止用の別のフィルタを
不要とすることができる。
【００４６】さらに、実装基板の伝送線路の電極分布容
量を積極的に利用しており、従来必要であった電極分布
容量の弊害を改善するための繁雑な対策を不要とするこ
とができるとともに、伝送線路のはんだ付けランドを実
装が容易にできかつ十分な実装強度を得ることのできる
面積とすることができるので、信頼性の高い実装及び実
装強度を得ることができる。
量を積極的に利用しており、従来必要であった電極分布
容量の弊害を改善するための繁雑な対策を不要とするこ
とができるとともに、伝送線路のはんだ付けランドを実
装が容易にできかつ十分な実装強度を得ることのできる
面積とすることができるので、信頼性の高い実装及び実
装強度を得ることができる。
【００４７】また、中心導体のポートと信号入出力端と
の間に接続されたインダクタンス、または整合容量の値
を変えることにより、中心導体等の設計を変えることな
く、非可逆回路素子の入出力インピーダンスを容易に所
望の値に変換、設定することができる。
の間に接続されたインダクタンス、または整合容量の値
を変えることにより、中心導体等の設計を変えることな
く、非可逆回路素子の入出力インピーダンスを容易に所
望の値に変換、設定することができる。
【００４８】したがって、本発明の非可逆回路素子を用
いれば、小型化、低価格化を図ることができるととも
に、高性能で信頼性の高い通信機器を得ることができ
る。
いれば、小型化、低価格化を図ることができるととも
に、高性能で信頼性の高い通信機器を得ることができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例に係るアイソレータの分解斜
視図である。
視図である。
【図２】本発明の一実施例に係るアイソレータの平面図
である。
である。
【図３】本発明に係るアイソレータの等価回路図であ
る。
る。
【図４】本発明に係るアイソレータの実装状態での等価
回路図である。
回路図である。
【図５】本発明に係るアイソレータの実装状態での作用
を説明するための等価回路図である。
を説明するための等価回路図である。
【図６】本発明と従来のアイソレータの周波数特性図で
ある。
ある。
【図７】従来のアイソレータの分解斜視図である。
【図８】従来のアイソレータの等価回路図である。
【図９】本発明及び従来のアイソレータの実装状態を示
す斜視図である。
す斜視図である。
２ 上ヨーク ３ 永久磁石 ５ 磁性組立体 ５１〜５３ 中心導体 ５４ フェライト ７ 樹脂ケース ７１、７２ 入出力端子 ７３ アース端子 ８ 下ヨーク １０ 実装基板 １１、１２ 伝送線路 １１ａ，１２ａ はんだ付けランド Ｃ１〜Ｃ３ 整合容量（コンデンサ） Ｒ 終端抵抗 Ｌｆ インダクタンス（コイル） Ｃｐ 電極分布容量 Ｐ１〜Ｐ３ ポート（ポート部）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 1/383 H01P 1/36
Claims (2)
- 【請求項１】 直流磁界が印加される磁性体に複数の中
心導体を互いに交差させるように配置し、各中心導体の
ポートとアース間に整合容量を接続してなる非可逆回路
素子において、 前記中心導体の少なくとも１つのポートと該ポートに対
応する信号入出力端との間にインダクタンスが接続さ
れ、前記インダクタンスと前記整合容量とこの非可逆回
路素子が実装される実装基板の入出力伝送線路の電極分
布容量とで低域通過フィルタが形成されていることを特
徴とする非可逆回路素子。 - 【請求項２】 非可逆回路素子の入出力インピーダンス
が所望の値となるように、前記インダクタンスまたは前
記整合容量の値が設定されていることを特徴とする請求
項１に記載の非可逆回路素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29408896A JP3269409B2 (ja) | 1996-07-26 | 1996-11-06 | 非可逆回路素子 |
| US08/900,689 US6020793A (en) | 1996-07-26 | 1997-07-25 | Non-reciprocal circuit device |
| KR1019970035289A KR100268530B1 (ko) | 1996-07-26 | 1997-07-26 | 비가역회로소자 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-197702 | 1996-07-26 | ||
| JP19770296 | 1996-07-26 | ||
| JP29408896A JP3269409B2 (ja) | 1996-07-26 | 1996-11-06 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093308A JPH1093308A (ja) | 1998-04-10 |
| JP3269409B2 true JP3269409B2 (ja) | 2002-03-25 |
Family
ID=26510516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29408896A Expired - Fee Related JP3269409B2 (ja) | 1996-07-26 | 1996-11-06 | 非可逆回路素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6020793A (ja) |
| JP (1) | JP3269409B2 (ja) |
| KR (1) | KR100268530B1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787336A (en) | 1994-11-08 | 1998-07-28 | Space Systems/Loral, Inc. | Satellite communication power management system |
| US6935002B1 (en) * | 1997-10-13 | 2005-08-30 | Murata Manufacturing Co., Ltd. | Method of manufacturing a nonreciprocal circuit device |
| US6389063B1 (en) * | 1997-10-31 | 2002-05-14 | Hitachi, Ltd. | Signal transmission apparatus using an isolator, modem, and information processor |
| JP3807071B2 (ja) * | 1997-12-08 | 2006-08-09 | Ｔｄｋ株式会社 | 非可逆回路素子 |
| JP3235560B2 (ja) * | 1998-03-04 | 2001-12-04 | 株式会社村田製作所 | 非可逆回路素子 |
| KR20000062780A (ko) * | 1999-03-09 | 2000-10-25 | 마츠시타 덴끼 산교 가부시키가이샤 | 비가역 회로 소자 및 그 제조 방법과 그를 이용한 무선단말 장치 |
| JP3405297B2 (ja) | 1999-11-30 | 2003-05-12 | 株式会社村田製作所 | 非可逆回路素子、非可逆回路および通信装置 |
| JP3417370B2 (ja) | 1999-12-09 | 2003-06-16 | 株式会社村田製作所 | 非可逆回路素子及び通信機装置 |
| JP2001320205A (ja) | 2000-03-02 | 2001-11-16 | Murata Mfg Co Ltd | 非可逆回路素子および通信装置 |
| JP2001332908A (ja) | 2000-03-13 | 2001-11-30 | Murata Mfg Co Ltd | 非可逆回路素子および通信装置 |
| JP2001326537A (ja) * | 2000-05-16 | 2001-11-22 | Mitsubishi Electric Corp | 高効率増幅器、当該高効率増幅器を備える無線送信装置および当該高効率増幅器を評価するための測定装置 |
| JP2001339205A (ja) * | 2000-05-26 | 2001-12-07 | Murata Mfg Co Ltd | 非可逆回路素子及びこの非可逆回路素子を備えた通信装置 |
| US6741478B2 (en) * | 2000-07-14 | 2004-05-25 | Alps Electric Co., Ltd. | Compact electronic circuit unit having circulator, manufactured with high productivity |
| JP2002314306A (ja) * | 2001-04-13 | 2002-10-25 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
| JP2003087014A (ja) * | 2001-06-27 | 2003-03-20 | Murata Mfg Co Ltd | 非可逆回路素子および通信装置 |
| JP4529330B2 (ja) * | 2001-08-21 | 2010-08-25 | 株式会社村田製作所 | 非可逆回路素子及び通信装置 |
| JP2004343274A (ja) * | 2003-05-14 | 2004-12-02 | Alps Electric Co Ltd | 非可逆回路素子、及びその製造方法 |
| JP4341777B2 (ja) * | 2004-10-08 | 2009-10-07 | Ｔｄｋ株式会社 | 非可逆回路素子の製造方法 |
| JP4724152B2 (ja) * | 2006-08-31 | 2011-07-13 | 株式会社エヌ・ティ・ティ・ドコモ | 非可逆回路素子 |
| JP5089567B2 (ja) * | 2008-02-20 | 2012-12-05 | 株式会社エヌ・ティ・ティ・ドコモ | 非可逆回路素子 |
| WO2016136412A1 (ja) * | 2015-02-27 | 2016-09-01 | 株式会社村田製作所 | サーキュレータ、フロントエンド回路、アンテナ回路および通信装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232713B2 (ja) * | 1972-05-24 | 1977-08-23 | ||
| US3836874A (en) * | 1973-06-25 | 1974-09-17 | Hitachi Ltd | Lumped element circulator |
| JPS5624815A (en) * | 1979-08-07 | 1981-03-10 | Hitachi Metals Ltd | Broad-band lumped constant type circulator and isolator |
| JPS6030121B2 (ja) * | 1980-07-09 | 1985-07-15 | 日立金属株式会社 | 集中定数型サ−キュレ−タおよびアイソレ−タ |
| JPS63260201A (ja) * | 1987-10-23 | 1988-10-27 | Nec Corp | アイソレータ |
| FR2671912B1 (fr) * | 1991-01-21 | 1993-08-27 | Dev Hyperfrequences | Dispositif a ferrite, notamment circulateur, pour systemes a hautes frequences, en particulier a hyperfrequences. |
| JPH0786810A (ja) * | 1993-09-09 | 1995-03-31 | Tokin Corp | 非可逆回路素子 |
-
1996
- 1996-11-06 JP JP29408896A patent/JP3269409B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-25 US US08/900,689 patent/US6020793A/en not_active Expired - Lifetime
- 1997-07-26 KR KR1019970035289A patent/KR100268530B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1093308A (ja) | 1998-04-10 |
| US6020793A (en) | 2000-02-01 |
| KR980012700A (ko) | 1998-04-30 |
| KR100268530B1 (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3269409B2 (ja) | 非可逆回路素子 | |
| EP0948079B1 (en) | Nonreciprocal circuit device | |
| JP3417370B2 (ja) | 非可逆回路素子及び通信機装置 | |
| KR100316905B1 (ko) | 비가역회로소자 | |
| JP3840957B2 (ja) | 非可逆回路素子及び通信装置 | |
| US6087905A (en) | Nonreciprocal circuit device having a low-pass filter formed on a spacer | |
| JP3651137B2 (ja) | 非可逆回路素子 | |
| JP3278105B2 (ja) | 非可逆回路素子 | |
| JP3201279B2 (ja) | 非可逆回路素子 | |
| US6396361B1 (en) | Non-reciprocal circuit element with ground terminals on one side free of input/output terminals | |
| US20040056731A1 (en) | Nonreciprocal circuit device and communication device using same | |
| US6590467B2 (en) | Nonreciprocal circuit device with wide interconductors spacing orthogonal to yoke sidewalls | |
| JP3331702B2 (ja) | 非可逆回路素子 | |
| JPH1079606A (ja) | 非可逆回路素子 | |
| JP3331701B2 (ja) | 非可逆回路素子 | |
| JP3267010B2 (ja) | 非可逆回路素子 | |
| US20020089392A1 (en) | Non-reciprocal circuit element, lumped element type isolator, and mobile communication unit | |
| JP3951444B2 (ja) | 非可逆回路素子 | |
| JPH11298205A (ja) | 非可逆回路素子 | |
| JP2003234605A (ja) | 非可逆回路素子 | |
| JPH1013110A (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |