JP3951444B2 - 非可逆回路素子 - Google Patents
非可逆回路素子 Download PDFInfo
- Publication number
- JP3951444B2 JP3951444B2 JP12885298A JP12885298A JP3951444B2 JP 3951444 B2 JP3951444 B2 JP 3951444B2 JP 12885298 A JP12885298 A JP 12885298A JP 12885298 A JP12885298 A JP 12885298A JP 3951444 B2 JP3951444 B2 JP 3951444B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- multilayer substrate
- inductor
- matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波帯等の高周波帯域で使用される非可逆回路素子、例えばアイソレータ、サーキュレータに関し、特に移動通信機器に使用する場合の小型化、低価格化に対応できる非可逆回路素子に関する。
【０００２】
【従来の技術】
一般に、アイソレータ、サーキュレータ等の非可逆回路素子は、信号の伝送方向には減衰量が極めて小さく、逆方向には極めて大きい特性を有しており、例えば、携帯電話等の移動通信機器に採用されている。この種の非可逆回路素子においては、その用途からして部品の小型化、軽量化、低価格化が要求されている。この小型化、低価格化の要求に対応するために、複数の中心電極を多層基板に電極パターンで形成した構造のものが提案されている。図１７は、複数の中心電極が形成された従来の誘電体多層基板の内部構造を示す分解斜視図である。なお、以下の図において、各種電極（パターン）形成部、導体部には点塗り潰しを施して示す。
【０００３】
この誘電体多層基板９は、アイソレータの中心電極を埋設した構造のものであり、図１７に示すように、複数の誘電体セラミックグリーンシート９１〜９５の表面に各種電極を印刷等によりパターン形成し、これら各シートを積層して圧着し、この積層体を一体焼成して形成されており、各シートに形成された各種電極はスルーホール電極により接続されている。具体的には、シート９１にはポート電極９ａ１，９ａ２，９ａ３、３つのアース電極９ｂが、シート９２には２つのアース電極９ｃが、シート９３，９４，９５にはそれぞれ中心電極Ｌｏが形成されている。各中心電極Ｌｏは互いに所定の角度（通常、１２０度）をなすように積層され、そのポート端となる一端部Ｐ１，Ｐ２，Ｐ３はそれぞれ対応するポート電極９ａ１〜９ａ３に、他端部はいずれかのアース電極９ｂにスルーホール電極を介して接続されている。
【０００４】
アイソレータは、磁気閉回路を形成する磁性体ヨーク内に、上記誘電体多層基板９、永久磁石、磁性体、整合用容量及び終端抵抗を配設し、永久磁石により磁性体に直流磁界を印加するように構成される。整合用容量は上記ポート電極９ａ１〜９ａ３とアース間にそれぞれ接続され、終端抵抗は１つのポート電極９ａ３とアース電極９ｂ間に接続される。
【０００５】
図１８は上記のように構成された従来のアイソレータの等価回路図である。従来のアイソレータは、３つの中心電極Ｌｏの先端部にあたるポートＰ１，Ｐ２，Ｐ３に整合回路としてそれぞれ整合用容量Ｃｏが接続され、１つのポートＰ３に終端抵抗Ｒを接続して構成されている。
【０００６】
通常、このようなアイソレータは、携帯電話、自動車電話等の移動通信機器のアンテナ共用回路の送受信回路部（主に送信回路部）に採用され、該回路部を構成する実装基板に表面実装されて使用される。
【０００７】
【発明が解決しようとする課題】
一般的に、このような通信機器に組み込まれる増幅器には非直線性が存在しており、これが不要輻射（スプリアス、特に２倍波、３倍波）の発生原因となっている。この不要輻射は、混信や他の通信機器の電力増幅部の異常動作の要因となることから、一定のレベル以下にすることが要求されている。
【０００８】
また、アイソレータはその伝送方向の特性としてバンドパスフィルタの機能をも有しており、このため通過帯域より離れた周波数帯域では伝送方向でも減衰量が大きいという特性を有している。しかし、アイソレータは元来帯域外の減衰を得るためのものではなく、上記従来のアイソレータでは不要輻射の周波数帯域（特に、基本波の２倍波、３倍波）で所望の減衰量を得ることはできない。このため、この種の従来の通信機器においては、別途フィルタ等を用いて不要輻射を減衰させる方法が採用されている。
【０００９】
すなわち、上記従来のアイソレータを用いた場合、上記のように不要輻射（スプリアス）防止用のフィルタが必要であり、このフィルタの分だけ部品コストが上昇するとともに大型化するという問題があり、小型化、低価格化に対する要請に対応できないという問題があった。
【００１０】
そこで、本発明の目的は、帯域外での減衰量を大きくして不要輻射を大幅に低減することができ、よって、小型化、低価格化に貢献できる非可逆回路素子を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明は、誘電体からなる多層基板に形成された複数の中心電極と、前記多層基板に配置された磁性体と、前記各中心電極のポートとアース間に接続された整合用容量と、前記磁性体に直流磁界を印加する永久磁石と、を備えた非可逆回路素子において、前記多層基板にπ型低域通過フィルタを構成するインダクタ及び容量が形成され、前記インダクタが前記中心電極のポートのうち少なくとも１つのポートと該ポートに対応する入出力端子に接続され、前記容量が前記入出力端子とアース間に接続され、前記入出力端子に対応する整合用容量が整合用回路として機能する容量に前記π型低域通過フィルタの一方の容量として機能する容量を付加した値に設定され、該整合用容量と前記インダクタと前記容量とでπ型低域通過フィルタが形成されていることを特徴とするものである。
【００１２】
請求項２に係る発明は、磁性体からなる多層基板に形成された複数の中心電極と、前記各中心電極のポートとアース間に接続された整合用容量と、前記多層基板に直流磁界を印加する永久磁石と、を備えた非可逆回路素子において、前記多層基板にπ型低域通過フィルタを構成するインダクタ及び容量が形成され、前記インダクタが前記中心電極のポートのうち少なくとも１つのポートと該ポートに対応する入出力端子に接続され、前記容量が前記入出力端子とアース間に接続され、前記入出力端子に対応する整合用容量が整合用回路として機能する容量に前記π型低域通過フィルタの一方の容量として機能する容量を付加した値に設定され、該整合用容量と前記インダクタと前記容量とでπ型低域通過フィルタが形成されていることを特徴とするものである。
【００１３】
請求項３に係る発明は、請求項１または請求項２に記載の非可逆回路素子において、前記多層基板に前記整合用容量が形成されていることを特徴とするものである。
【００１４】
請求項４に係る発明は、請求項１、請求項２または請求項３に記載の非可逆回路素子において、前記多層基板に終端抵抗が形成されていることを特徴とするものである。
【００１５】
請求項５に係る発明は、請求項１、請求項２、請求項３または請求項４に記載の非可逆回路素子において、前記多層基板に入出力端子が形成されていることを特徴とするものである。
【００１８】
上記の構成によれば、中心電極が形成された誘電体多層基板または磁性体多層基板に低域通過フィルタを構成するインダクタ及び容量が形成されており、このインダクタ及び容量を用いて低域通過フィルタを形成することができるので、本発明の非可逆回路素子を用いれば、帯域外減衰量を大幅に低減するとともに、小型化に貢献することができる。
【００１９】
すなわち、外形寸法を変えることなく、非可逆回路素子に低域通過フィルタの回路素子の全てを内蔵することができ、低域通過フィルタを外部に形成した場合（別体の低域通過フィルタを用いた場合、あるいは実装基板に電極パターン等で形成した場合）に比べ、実装面積を小さくすることができる。つまり、２個分の部品点数を削減でき、かつ実装基板の実装面積を小さくすることができる。
【００２０】
また、前記多層基板に整合用容量や終端抵抗を形成することにより、さらに非可逆回路素子を小型化することができる。
【００２１】
また、前記多層基板に入出力端子を形成することにより、入出力端子を保持・固定するための樹脂ケース等の他の部材を削減することができ、さらに非可逆回路素子を小型化することができる。
【００２２】
また、整合用回路としての整合用容量を低域通過フィルタの一部として利用すれば、この整合用容量と多層基板に形成したフィルタ用のインダクタ及びフィルタ用の容量とでＣ−Ｌ−Ｃ接続のπ型低域通過フィルタを構成することができる。この場合、外形寸法及び製造コストを増加させることなく、低域通過フィルタを構成する全てのインダクタ及び容量を非可逆回路素子に内蔵することができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を添付の図面に基づいて説明する。
【００２４】
［第１実施形態、図１〜図５］
本発明の第１実施形態に係るアイソレータの構造、構成を図１及び図２に示す。図１はアイソレータの全体構造を示す分解斜視図、図２は図１に示す誘電体多層基板の分解斜視図であり、図１に示す誘電体多層基板とは上下を逆にして示してある。
【００２５】
本実施形態のアイソレータは、図１に示すように、磁性体金属からなる箱状の上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に同じく磁性体金属からなる略コ字状の下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面８ａ上には樹脂ケース７が配設され、該樹脂ケース７内には３つの中心電極が埋設された誘電体多層基板４、磁性体（フェライト）５、整合用容量である単板型コンデンサＣ１〜Ｃ３、終端抵抗であるチップ抵抗Ｒが配設され、磁性体５に永久磁石３により直流磁界が印加されるように構成されている。
【００２６】
樹脂ケース７は、電気的絶縁部材からなり、矩形枠状の側壁７ａに底壁７ｂを一体形成した構造のもので、入力、出力端子７１、７２及びアース端子７３、７３、金属導体片７４がその一部を樹脂内に埋設して設けられ、底壁７ｂの略中央部には挿通孔７ｃが形成されている。入力，出力端子７１、７２は、それぞれの一端側が底壁７ｂの上面に露出するように、他端側は底壁７ｂの下面及び側壁７ａの外面に露出するように設けられている。アース端子７３、７３は、それぞれの一端側は底壁７ｂのコンデンサＣ１〜Ｃ３及び終端抵抗Ｒが配置される凹部の内面に露出するように、他端側は底壁７ｂの下面及び側壁７ａの外面に露出するように設けられている。金属導体片７４は入力、出力端子７１，７２の略中間部に配置され、一端側は底壁７ｂの上面に露出し、他端側が底壁７ｂの下面に露出して下ヨーク８の底面８ａに当接して、これによりアースに接続されている。上記挿通孔７ｃの周縁に形成された凹部には整合用の単板型コンデンサＣ１〜Ｃ３、終端用のチップ抵抗Ｒが配置され、挿通孔７ｃ内には磁性体５が挿入配置され、磁性体５、コンデンサＣ１〜Ｃ３及びチップ抵抗Ｒの上部全体を覆うように誘電体多層基板４が配設されている。
【００２７】
本実施形態の誘電体多層基板４は、図２に示すように、厚さ数十μｍ程度の複数の誘電体セラミックグリーンシート４１〜４６の表面に各種電極を印刷等によりパターン形成し、これら各シートを積層して圧着し、この積層体を一体焼成して形成されている。
【００２８】
誘電体シート４１にはポート電極１１，１２，１３、アース電極１４，１５，１６、入力電極１７及び第１コンデンサ電極Ｃfaが形成され、誘電体シート４２にはアース電極１８，１９及び第２コンデンサ電極Ｃfbが形成され、誘電体シート４３，４４，４５には中心電極Ｌ１，Ｌ２，Ｌ３が形成され、誘電体シート４６にはインダクタ電極Ｌｆがパターン形成されている。各中心電極Ｌ１，Ｌ２，Ｌ３は互いに所定の角度（通常、１２０度）をなすように積層配置され、そのポート端Ｐ１，Ｐ２，Ｐ３はそれぞれ対応するポ−ト電極１１，１２，１３に、他端部はアース電極１４，１５，１６にそれぞれスルーホール電極を介して接続されている。
【００２９】
誘電体シート４１の第１コンデンサ電極Ｃfaと誘電体シート４２の第２コンデンサ電極Ｃfbは所望の容量値を得るように所定の面積で対向するように形成されている。そして、誘電体シ−ト４１を挟んで対向する第１コンデンサ電極Ｃfaと第２コンデンサ電極Ｃfbとで後述する低域通過フィルタを構成する容量Ｃf1が形成される。第１コンデンサ電極Ｃfaはアース電極１６に連続してパターン形成されている。
【００３０】
誘電体シート４６のインダクタ電極Ｌｆは所望のインダクタンス値を持つように曲折するライン状に形成されている。インダクタ電極Ｌｆの一端側はスルーホール電極を介してポート電極１１に接続され、他端側はスルーホール電極を介して第２コンデンサ電極Ｃfbに接続され、第２コンデンサ電極Ｃfbは入力電極１７にスルーホール電極を介して接続されている。
【００３１】
この誘電体多層基板４は、誘電体シート４１の上面（電極形成面）を下方にして、かつ中心電極Ｌ１，Ｌ２，Ｌ３の交差部分が磁性体５の上面に当接するように樹脂ケース７内に収納されている。入力電極１７は入力端子７１に接続され、ポ−ト電極１２は出力端子７２に接続され、アース電極１４，１５はア−ス端子７３，７３に接続され、アース電極１６は下ヨーク８（アース）に接続された金属導体片７４に接続されている。ポート電極１１，１２，１３は整合用のコンデンサＣ１〜Ｃ３の上面電極に接続され、コンデンサＣ１〜Ｃ３の下面電極は底壁７ｂ凹部面のアース端子７３に接続され、終端用のチップ抵抗Ｒの一端側はポ−ト電極１３に、他端側はア−ス電極１４及びア−ス端子７３に接続されている。
【００３２】
上記のように、インダクタ電極Ｌｆで形成されるインダクタＬｆはポ−ト電極１１と入力電極１７（入力端子７１）との間に接続され、第１コンデンサ電極Ｃfaと第２コンデンサ電極Ｃfbとで形成される容量Ｃf1は入力電極１７（入力端子７１）とアース電極１６（金属導体片７４）との間に接続された構成となっている。すなわち、本実施形態のアイソレータは、図３に示すように、中心導体Ｌ１，Ｌ２，Ｌ３の先端部にあたるポートＰ１〜Ｐ３に整合用容量Ｃ１〜Ｃ３が接続され、１つのポートＰ３には終端抵抗Ｒが接続され、1つのポートＰ１とこのポートＰ１に対応する入力端子７１との間にはインダクタＬｆが接続され、この入力端子７１とアースとの間に容量Ｃf1が接続された構成となり、1つの入力ポートに整合用容量Ｃ１と上記インダクタＬｆと上記容量Ｃf1とのπ型の低域通過フィルタが構成されたものとなっている。
【００３３】
次に、本実施形態のアイソレータの作用効果について説明する。図４は上記のアイソレータの作用（動作原理）を説明するための回路図である。
図４に示すように、ポートＰ１の整合用容量Ｃ１は、アイソレータ本来の整合用回路として機能する容量Ｃｏとπ型の低域通過フィルタの一方の容量として機能する容量Ｃf2との並列容量とで表わされる。そして、この容量Ｃf2と上記インダクタＬｆと上記容量Ｃｆ1とでポートＰ１にＣ−Ｌ−Ｃ接続のπ型低域通過フィルタが接続された構成が実現されている。つまり、本実施形態のアイソレータの整合用容量Ｃ１は、アイソレータの整合回路として機能する容量Ｃｏに上記π型の低域通過フィルタＬＰＦを形成する容量Ｃf2を付加した値に設定される。例えば、１．５ＧＨｚ帯においては、容量Ｃｏは約５ｐＦ、容量Ｃf1，Ｃf2は約２ｐＦに設定され、９００ＭＨｚ帯においては、容量Ｃｏは約１０ｐＦ、容量Ｃf1，Ｃf2は約３ｐＦに設定され、インダクタＬｆは約６ｎＨに設定されている。
【００３４】
容量Ｃf1，Ｃf2は、通常、アイソレータの入出力インピーダンス（通常、５０Ω）が変化しないように、同じ値になるように設定されるが、容量Ｃf1，Ｃf2を異なる値に設定することにより、アイソレータの入出力インピーダンスを変更することも可能である。
【００３５】
インダクタＬｆは、誘電体多層基板４に形成されたインダクタ電極Ｌｆの電極パターンの幅、形状等を変えることにより所望の値に設定され、容量Ｃf1は、誘電体多層基板４に形成された第１コンデンサ電極Ｃfa、第２コンデンサ電極Ｃfbの電極パターンの形状等を変えることにより所望の値に設定される。
【００３６】
図５は、本実施形態のアイソレータと従来のアイソレータの減衰量の周波数特性を示す図であり、実線は本実施形態による特性を示し、破線は従来の特性を示す。図５に示すように、本実施形態のアイソレータの構成においては、従来のものに比べ、高周波帯側での減衰量が大幅に大きくなってことがわかる。
【００３７】
以上のように、本実施形態のアイソレータにおいては、誘電体多層基板４にはインダクタＬｆ及び容量Ｃf1が形成されており、１つの信号入出力部には、インダクタＬｆと容量Ｃf1と整合用容量Ｃ１とでπ型の低域通過フィルタＬＰＦが形成されているので、図５に示すように、帯域外における減衰量は従来のものに比べ大幅に改善されたものとなる。
【００３８】
また、本実施形態の誘電体多層基板４は、図１７に示す従来の誘電体多層基板９に比べ、インダクタ電極Ｌｆを形成するための誘電体シート４６を１枚付加しただけの構造であり、寸法の増加を招くこともない。
【００３９】
すなわち、本実施形態のアイソレータには、低域通過フィルタＬＰＦを構成するインダクタＬｆ及び容量Ｃf1，Ｃf2が内蔵されており、本実施形態のアイソレータを用いれば、従来必要であった不要輻射防止用の別体のフィルタを用いることなく、または実装基板にフィルタ用の電極パターン等を形成することなく、不要輻射を大幅に低減することができ、通信機器の小型化、低価格化に貢献することができる。
【００４０】
［第２実施形態、図６］
本発明の第２実施形態に係る誘電体多層基板の構造を図６に示す。図中、図２と同一符号は同一または相当部分を示す。
本実施形態の誘電体多層基板４はπ型低域通過フィルタのインダクタＬｆのみを内蔵するように構成したものである。この誘電体多層基板４は、誘電体セラミックグリーンシート４１〜４６を積層一体焼成して形成され、各誘電体シート４１〜４６には第１実施形態のものと略同様の電極パターンが形成されている。第１実施形態と異なる点は、誘電体シート４１に第１コンデンサ電極が形成されておらず、誘電体シート４２には第２コンデンサ電極に代えてインダクタ電極Ｌｆを接続するための接続用電極２０が形成されている点である。誘電体シート４１，４２の他の電極、及び誘電体シート４３〜４６の電極は第１実施形態のものと同一の電極パターンで形成されている。また、アイソレータ全体の構成も第１実施形態のものと同様に構成される。
【００４１】
本実施形態のアイソレータは、中心導体Ｌ１，Ｌ２，Ｌ３の先端部にあたるポートＰ１〜Ｐ３に整合用容量Ｃ１〜Ｃ３が接続され、１つのポートＰ３には終端抵抗Ｒが接続され、1つのポートＰ１とこのポートＰ１に対応する入力電極１７（入力端子７１）との間にはインダクタＬｆが接続された構成となる。すなわち、本実施形態のアイソレータは、第１実施形態に示したものから容量Ｃf1を削除した構成となっており、入力端子７１とアース間に低域通過フィルタを構成する他の容量を付加すれば、整合用容量Ｃ１と上記インダクタＬｆと付加する容量とでπ型低域通過フィルタを構成することができる。
【００４２】
以上のように、本実施形態のアイソレータにおいては、誘電体多層基板４にはインダクタＬｆが形成されており、アイソレータの外部に１つの容量を付加するだけで、１つの信号入出力部にπ型低域通過フィルタＬＰＦを構成することができる。すなわち、低域通過フィルタの全てを外部に形成した場合に比べ、インダクタ１個分のインダクタ部品またはインダクタ電極パターンを削減でき、実装基板の実装面積を小さくすることができる。
【００４３】
なお、第２実施形態では、低域通過フィルタを構成するインダクタを内蔵した構造の誘電体多層基板を用いたアイソレータで説明したが、これに限るものではなく、誘電体多層基板に低域通過フィルタを構成する容量のみを形成するようにしてもよい。
【００４４】
［第３実施形態、図７、図８］
本発明の第３実施形態に係るアイソレータの構造、構成を図７及び図８に示す。図７はアイソレータの分解斜視図、図８は誘電体多層基板の分解斜視図である。図中、図１、図２と同一符号は同一または相当部分を示す。
本実施形態のアイソレータは、上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面上に樹脂ケース７が配設され、該樹脂ケース７内に誘電体多層基板４、磁性体５を配設して構成されており、基本的構造は第１実施形態と略同様であり、以下、異なる部分について説明する。
【００４５】
本実施形態の誘電体多層基板４は、８枚の誘電体シート４１〜４８を積層して一体化したものであり、誘電体シート４４，４５，４６の上面には中心電極Ｌ１，Ｌ２，Ｌ３が形成され、誘電体シート４１，４２，４３の中央部には磁性体５を収納する孔２１が形成されており、これにより誘電体多層基板４の下面には磁性体５が収納されている。
【００４６】
誘電体シート４２にはコンデンサ電極Ｃfcが形成されており、このコンデンサ電極Ｃfcと誘電体シート４１及び誘電体シート４３に形成されたアース電極２２、２３とで低域通過フィルタの構成要素である前述した容量Ｃf1が形成されている。誘電体シート４７にはインダクタ電極Ｌｆが形成され、これにより前述の低域通過フィルタを構成するインダクタＬｆが形成されている。
【００４７】
さらに誘電体シート４２には整合用コンデンサ電極Ｃ１，Ｃ２，Ｃ３が形成されており、各整合用コンデンサ電極Ｃ１〜Ｃ３と誘電体シート４１及び誘電体シート４３に形成されたアース電極２２，２３とで整合用容量Ｃ１，Ｃ２，Ｃ３が形成され、また誘電体シート４８の裏面には膜状の終端抵抗Ｒが形成されている。
【００４８】
各整合用コンデンサ電極Ｃ１，Ｃ２，Ｃ３には各中心電極Ｌ１，Ｌ２，Ｌ３のポートＰ１，Ｐ２，Ｐ３がそれぞれスルーホール電極を介して接続されており、このうちポートＰ３はスルーホール電極及び整合用コンデンサ電極Ｃ３を介して終端抵抗Ｒのホット側に接続されている。
【００４９】
また各中心電極Ｌ１，Ｌ２，Ｌ３のアース側はスルーホール電極を介して誘電体シート４１，４３に形成されたアース電極２２，２３に接続されており、中心導体Ｌ３のアース側はスルーホール電極及びアース電極２３を介して終端抵抗Ｒのアース側に接続されている。誘電体シート４１のアース電極２２は樹脂ケース７の底面７ｂに形成されたアース電極７５に接続されており、入力電極１７、ポート電極（出力電極）１２は入力、出力端子７１，７２にそれぞれ接続されている。
【００５０】
本実施形態のアイソレータにおいては、誘電体多層基板４に低域通過フィルタを構成するインダクタＬｆ及び容量Ｃf1が内蔵され、入力部にはインダクタＬｆと容量Ｃf1と整合用容量Ｃ１とでπ型の低域通過フィルタＬＰＦが形成されているので、第1実施形態と同様に不要輻射防止用の別体のフィルタ等を用いることなく、周波数帯域外での減衰量を大きくして不要輻射を大幅に低減することができ、通信機器の小型化、低価格化に貢献することができる。
【００５１】
さらに、本実施形態の誘電体多層基板４には、整合用容量Ｃ１，Ｃ２，Ｃ３及び終端抵抗Ｒが内蔵されており、単板型コンデンサ、チップ抵抗を用いた第1実施形態の構造に比べて、部品点数を削減できるとともにアイソレータを小型化することができ、通信機器の小型化、低価格化にさらに貢献することができる。
【００５２】
［第４実施形態、図９、図１０］
本発明の第４実施形態に係るアイソレータの構造、構成を図９及び図１０に示す。図９はアイソレータの分解斜視図、図１０は誘電体多層基板の分解斜視図である。図中、図７、図８と同一符号は同一または相当部分を示す。
本実施形態のアイソレータは、上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面上に誘電体多層基板４、磁性体５を配設して構成されている。そして、本実施形態の誘電体多層基板４の下面の両端部には一対の端子用凸部４０が突出して形成されており、端子用凸部４０には入力、出力端子電極２６，２７及びアース端子電極２８，２８が形成されている。
【００５３】
誘電体多層基板４は、誘電体シート４１〜４８及び一対の誘電体シート４０を積層して一体化したものであり、誘電体シート４１〜４８は第３実施形態で説明したものと略同様の構成であり、以下、異なる部分について説明する。
【００５４】
誘電体シート４１の両端部には、上記端子用凸部４０に対応する一対の帯板状誘電体シート４０が積層されており、一方の誘電体シート４０には入力端子電極２６及びアース端子電極２８が、他方の誘電体シート４０には出力端子電極２７及びアース端子電極２８が形成されている。入力端子２６はコンデンサ電極Ｃfcに、出力端子電極２７は整合用コンデンサ電極Ｃ２に、各アース端子電極２８はアース電極２２に、それぞれスルーホール電極を介して接続されている。
【００５５】
本実施形態のアイソレータにおいては、誘電体多層基板４に低域通過フィルタを構成するインダクタＬｆ、容量Ｃf1、整合用容量Ｃ１，Ｃ２，Ｃ３、終端抵抗Ｒ、入力、出力端子２６，２７及びアース端子２８が内蔵されており、第３実施形態で説明した効果に加え、第３実施形態で用いた樹脂ケースを不要にできるので、さらに部品点数を削減できるとともにアイソレータを小型化することができ、通信機器の小型化、低価格化にさらに貢献することができる。
【００５６】
［第５実施形態、図１１、図１２］
本発明の第５実施形態に係るアイソレータの構造、構成を図１１及び図１２に示す。図１１はアイソレータの全体構造を示す分解斜視図、図１２は図１１に示す磁性体多層基板の分解斜視図である。
【００５７】
本実施形態のアイソレータは、上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面上には樹脂ケース７が配設され、該樹脂ケース７内には３つの中心電極が埋設された磁性体多層基板６、整合用容量である単板型コンデンサＣ１〜Ｃ３、終端抵抗であるチップ抵抗Ｒが配設され、磁性体多層基板６に永久磁石３により直流磁界が印加されるように構成されている。
【００５８】
本実施形態の磁性体多層基板６は、厚さ数十μｍ程度の複数の磁性体セラミックグリーンシート６１〜６６の表面に各種電極を印刷等によりパターン形成し、これら各シートを積層して圧着し、この積層体を一体焼成して形成されている。
【００５９】
磁性体シート６１にはポート電極１１，１２，１３、アース電極１４，１５，１６、入力電極１７及び第１コンデンサ電極Ｃfaが形成され、磁性体シート６２にはアース電極２９及び第２コンデンサ電極Ｃfbが形成され、磁性体シート６３，６４，６５には中心電極Ｌ１，Ｌ２，Ｌ３が形成され、磁性体シート６６にはインダクタ電極Ｌｆがパターン形成されている。各中心電極Ｌ１，Ｌ２，Ｌ３は互いに所定の角度（通常、１２０度）をなすように積層配置され、そのポート端Ｐ１，Ｐ２，Ｐ３はそれぞれ対応するポ−ト電極１１，１２，１３に、他端部はアース電極１４，１５，１６，２９にそれぞれスルーホール電極を介して接続されている。
【００６０】
磁性体シート６１の第１コンデンサ電極Ｃfaと磁性体シート６２の第２コンデンサ電極Ｃfbは所望の容量値を得るように所定の面積で対向するように形成されている。そして、磁性体シ−ト６１を挟んで対向する第１コンデンサ電極Ｃfaと第２コンデンサ電極Ｃfbとでπ型低域通過フィルタを構成する容量Ｃf1が形成される。第１コンデンサ電極Ｃfaはアース電極１６に連続してパターン形成されている。
【００６１】
磁性体シート６６のインダクタ電極Ｌｆは所望のインダクタンス値を持つように曲折するライン状に形成されている。インダクタ電極Ｌｆの一端側はスルーホール電極を介してポート電極１１に接続され、他端側はスルーホール電極を介して第２コンデンサ電極Ｃfbに接続され、第２コンデンサ電極Ｃfbは入力電極１７にスルーホール電極を介して接続されている。
【００６２】
この磁性体多層基板６は、磁性体シート６１の上面（電極形成面）を下方にして、樹脂ケース７内に収納されている。入力電極１７は入力端子７１に接続され、ポ−ト電極１２は出力端子７２に接続され、アース電極１４，１５はア−ス端子７３，７３に接続され、アース電極１６は下ヨーク８（アース）に接続された金属導体片７４に接続されている。ポート電極１１，１２，１３は整合用のコンデンサＣ１〜Ｃ３の上面電極に接続され、コンデンサＣ１〜Ｃ３の下面電極は底壁７ｂ凹部面のアース端子７３に接続され、終端用のチップ抵抗Ｒの一端側はポ−ト電極１３に、他端側はア−ス電極１４及びア−ス端子７３に接続されている。
【００６３】
上記のように、インダクタ電極Ｌｆで形成されるインダクタＬｆはポ−ト電極１１と入力電極１７（入力端子７１）との間に接続され、第１コンデンサ電極Ｃfaと第２コンデンサ電極Ｃfbとで形成される容量Ｃf1は入力電極１７（入力端子７１）とアース電極１６（金属導体片７４）との間に接続された構成となっている。
【００６４】
すなわち、本実施形態のアイソレータには、第１実施形態で説明したものと同様に、入力部にπ型の低域通過フィルタＬＰＦを構成するインダクタＬｆ及び容量Ｃf1，Ｃf2が内蔵されており、本実施形態のアイソレータを用いれば、従来必要であった不要輻射防止用の別体のフィルタを用いることなく、または実装基板にフィルタ用の電極パターン等を形成することなく、不要輻射を大幅に低減することができ、通信機器の小型化、低価格化に貢献することができる。
【００６５】
また、本実施形態のアイソレータでは、磁性体材料で多層基板を形成しているので、第１実施形態の誘電体多層基板と磁性体とを１つの部品（磁性体多層基板）で構成でき、第１実施形態のものに比べ、さらに部品点数を削減できるとともにアイソレータを小型化することができる。つまり、本実施形態のアイソレータは、多層基板の材料として磁性体材料を用いたものであり、第１実施形態で示した磁性体５の機能を多層基板に持たせた構成となっており、第１実施形態の磁性体５を不要とすることができるので、通信機器の小型化、低価格化にさらに貢献することができる。
【００６６】
［第６実施形態、図１３、図１４］
本発明の第６実施形態に係るアイソレータの構造、構成を図１３及び図１４に示す。図１３はアイソレータの分解斜視図、図１４は磁性体多層基板の分解斜視図である。図中、図７、図８と同一符号は同一または相当部分を示す。
本実施形態のアイソレータは、上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面上に樹脂ケース７が配設され、該樹脂ケース７内に磁性体多層基板６を配設して構成されている。
【００６７】
本実施形態の磁性体多層基板６は、８枚の磁性体シート６１〜６８を積層して一体化したものであり、磁性体シート６４，６５，６６には中心電極Ｌ１，Ｌ２，Ｌ３が形成され、磁性体シート６２には低域通過フィルタを構成するためのコンデンサ電極Ｃfcが形成され、磁性体シート６７には低域通過フィルタを構成するインダクタ電極Ｌｆが形成されている。さらに磁性体シート６２には整合用容量を形成するための整合用コンデンサ電極Ｃ１，Ｃ２，Ｃ３が形成されており、また磁性体シート６８の裏面には膜状の終端抵抗Ｒが形成されている。磁性体シート６１〜６８に形成された各種電極の接続は、第３実施形態で説明したものと同様であり、その説明を省略する。
【００６８】
本実施形態のアイソレータにおいては、磁性体多層基板６に低域通過フィルタを構成するインダクタＬｆ及び容量Ｃf1が内蔵され、入力部にはインダクタＬｆと容量Ｃf1と整合用容量Ｃ１とでπ型の低域通過フィルタＬＰＦが形成されており、さらに磁性体多層基板６には、整合用容量Ｃ１，Ｃ２，Ｃ３及び終端抵抗Ｒが内蔵されているので、第３実施形態で説明したものと同様の効果を得ることができる。
【００６９】
また、本実施形態のアイソレータでは、磁性体材料で多層基板を形成しているので、第３実施形態の磁性体を不要とすることができ、第３実施形態のものに比べ、さらに部品点数を削減できるとともにアイソレータを小型化することができ、通信機器の小型化、低価格化にさらに貢献することができる。
【００７０】
［第７実施形態、図１５、図１６］
本発明の第７実施形態に係るアイソレータの構造、構成を図１５及び図１６に示す。図１５はアイソレータの分解斜視図、図１６は磁性体多層基板の分解斜視図である。図中、図９、図１０と同一符号は同一または相当部分を示す。
本実施形態のアイソレータは、上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面上に磁性体多層基板６を配設して構成されている。そして、本実施形態の磁性体多層基板６の下面の両端部には一対の端子用凸部６０が突出して形成されており、端子用凸部６０には入力、出力端子電極２６，２７及びアース端子電極２８，２８が形成されている。
【００７１】
磁性体多層基板６は、磁性体シート６１〜６８及び一対の磁性体シート６０を積層して一体化したものであり、磁性体シート６１の両端部には、上記端子用凸部６０に対応する一対の帯板状磁性体シート６０が積層されており、一方の磁性体シート６０には入力端子電極２６及びアース端子電極２８が，他方の磁性体シート６０には出力端子電極２７及びアース端子電極２８が形成されている。入力端子２６はコンデンサ電極Ｃfcに、出力端子電極２７は整合用コンデンサ電極Ｃ２に、各アース端子電極２８はアース電極２２に、それぞれスルーホール電極を介して接続されている。
【００７２】
本実施形態のアイソレータにおいては、磁性体多層基板６に低域通過フィルタを構成するインダクタＬｆ、容量Ｃf1、整合用容量Ｃ１，Ｃ２，Ｃ３、終端抵抗Ｒ、入力、出力端子２６，２７及びアース端子２８が内蔵されており、第４実施形態で説明したものと同様の効果を得ることができる。
【００７３】
また、本実施形態のアイソレータでは、磁性体材料で多層基板を形成しているので、第４実施形態の磁性体を不要とすることができ、第４実施形態のものに比べ、さらに部品点数を削減できるとともにアイソレータを小型化することができ、通信機器の小型化、低価格化にさらに貢献することができる。
【００７４】
なお、上記各実施形態では、π型低域通過フィルタを構成する一方の容量Ｃf2を整合用容量Ｃ１の一部を利用したもので説明したが、この容量Ｃf2を整合用容量Ｃ１とは別に形成するようにしてもよい。
【００７５】
また、上記各実施形態では、信号入力側にのみ低域通過フィルタを形成したもので説明したが、信号入出力のいずれにも低域通過フィルタを形成した構成としてもよい。
【００７６】
また、上記各実施形態では、アイソレータを例にとって説明したが、ポートＰ３に終端抵抗Ｒを接続することなく、ポートＰ３を第３の入出力部として構成したサーキュレータにも本発明を適用することができる。
【００７７】
また、上記各実施形態では、集中定数型の非可逆回路素子を例にとって説明したが、分布定数型の非可逆回路素子にも本発明を適用することができる。
【００７８】
要するに、本発明は、中心電極を埋設した多層基板に低域通過フィルタを構成するインダクタや容量を形成したことを特徴とするものであり、他の構成については特に限定するものではない。
【００７９】
【発明の効果】
以上説明したように、本発明に係る非可逆回路素子によれば、中心電極が形成された誘電体多層基板または磁性体多層基板に低域通過フィルタを構成するインダクタ及び容量が形成されており、このインダクタ及び容量と整合用容量とを用いてπ型低域通過フィルタを形成することができるので、本発明の非可逆回路素子を用いれば、帯域外減衰量を大幅に低減するとともに、小型化に貢献することができる。すなわち、外形寸法を変えることなく、かつ製造コストを増加させることなく、非可逆回路素子にπ型低域通過フィルタの回路素子の全てを内蔵することができ、低域通過フィルタを外部に形成した場合に比べ、部品点数を削減することができかつ実装面積を小さくすることができる。
【００８０】
また、多層基板に整合用容量や終端抵抗を形成することにより、さらに非可逆回路素子を小型化することができる。また、前記多層基板に入出力端子を形成することにより、さらに非可逆回路素子を小型化することができる。
【００８１】
したがって、本発明に係る非可逆回路素子を用いれば、不要輻射防止用の別のフィルタを不要とすることができ、通信機器等の小型化、低価格化を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態に係るアイソレータの分解斜視図である。
【図２】第１実施形態に係る誘電体多層基板の分解斜視図である。
【図３】第１実施形態に係るアイソレータの等価回路図である。
【図４】第１実施形態に係るアイソレータの作用を説明するための回路図である。
【図５】本発明と従来のアイソレータの周波数特性図である。
【図６】第２実施形態に係る誘電体多層基板の分解斜視図である。
【図７】第３実施形態に係るアイソレータの分解斜視図である。
【図８】第３実施形態に係る誘電体多層基板の分解斜視図である。
【図９】第４実施形態に係るアイソレータの分解斜視図である。
【図１０】第４実施形態に係る誘電体多層基板の分解斜視図である。
【図１１】第５実施形態に係るアイソレータの分解斜視図である。
【図１２】第５実施形態に係る誘電体多層基板の分解斜視図である。
【図１３】第６実施形態に係るアイソレータの分解斜視図である。
【図１４】第６実施形態に係る誘電体多層基板の分解斜視図である。
【図１５】第７実施形態に係るアイソレータの分解斜視図である。
【図１６】第７実施形態に係る誘電体多層基板の分解斜視図である。
【図１７】従来のアイソレータの多層基板の分解斜視図である。
【図１８】従来のアイソレータの等価回路図である。
【符号の説明】
２ 上ヨーク
３ 永久磁石
４ 誘電体多層基板
４０〜４８ 誘電体シート
Ｌ１〜Ｌ３ 中心電極
５ 磁性体（フェライト）
６ 磁性体多層基板
６０〜６８ 磁性体シート
７ 樹脂ケース
７１、７２ 入出力端子
７３ アース端子
８ 下ヨーク
Ｃ１〜Ｃ３ 整合用容量（整合用コンデンサ電極）
Ｒ 終端抵抗
Ｌｆ インダクタ（インダクタ電極）
Ｃfa、Ｃfb、Ｃfc コンデンサ電極
Ｃf1、Ｃf2 容量
Ｐ１〜Ｐ３ ポート
【発明の属する技術分野】
本発明は、マイクロ波帯等の高周波帯域で使用される非可逆回路素子、例えばアイソレータ、サーキュレータに関し、特に移動通信機器に使用する場合の小型化、低価格化に対応できる非可逆回路素子に関する。
【０００２】
【従来の技術】
一般に、アイソレータ、サーキュレータ等の非可逆回路素子は、信号の伝送方向には減衰量が極めて小さく、逆方向には極めて大きい特性を有しており、例えば、携帯電話等の移動通信機器に採用されている。この種の非可逆回路素子においては、その用途からして部品の小型化、軽量化、低価格化が要求されている。この小型化、低価格化の要求に対応するために、複数の中心電極を多層基板に電極パターンで形成した構造のものが提案されている。図１７は、複数の中心電極が形成された従来の誘電体多層基板の内部構造を示す分解斜視図である。なお、以下の図において、各種電極（パターン）形成部、導体部には点塗り潰しを施して示す。
【０００３】
この誘電体多層基板９は、アイソレータの中心電極を埋設した構造のものであり、図１７に示すように、複数の誘電体セラミックグリーンシート９１〜９５の表面に各種電極を印刷等によりパターン形成し、これら各シートを積層して圧着し、この積層体を一体焼成して形成されており、各シートに形成された各種電極はスルーホール電極により接続されている。具体的には、シート９１にはポート電極９ａ１，９ａ２，９ａ３、３つのアース電極９ｂが、シート９２には２つのアース電極９ｃが、シート９３，９４，９５にはそれぞれ中心電極Ｌｏが形成されている。各中心電極Ｌｏは互いに所定の角度（通常、１２０度）をなすように積層され、そのポート端となる一端部Ｐ１，Ｐ２，Ｐ３はそれぞれ対応するポート電極９ａ１〜９ａ３に、他端部はいずれかのアース電極９ｂにスルーホール電極を介して接続されている。
【０００４】
アイソレータは、磁気閉回路を形成する磁性体ヨーク内に、上記誘電体多層基板９、永久磁石、磁性体、整合用容量及び終端抵抗を配設し、永久磁石により磁性体に直流磁界を印加するように構成される。整合用容量は上記ポート電極９ａ１〜９ａ３とアース間にそれぞれ接続され、終端抵抗は１つのポート電極９ａ３とアース電極９ｂ間に接続される。
【０００５】
図１８は上記のように構成された従来のアイソレータの等価回路図である。従来のアイソレータは、３つの中心電極Ｌｏの先端部にあたるポートＰ１，Ｐ２，Ｐ３に整合回路としてそれぞれ整合用容量Ｃｏが接続され、１つのポートＰ３に終端抵抗Ｒを接続して構成されている。
【０００６】
通常、このようなアイソレータは、携帯電話、自動車電話等の移動通信機器のアンテナ共用回路の送受信回路部（主に送信回路部）に採用され、該回路部を構成する実装基板に表面実装されて使用される。
【０００７】
【発明が解決しようとする課題】
一般的に、このような通信機器に組み込まれる増幅器には非直線性が存在しており、これが不要輻射（スプリアス、特に２倍波、３倍波）の発生原因となっている。この不要輻射は、混信や他の通信機器の電力増幅部の異常動作の要因となることから、一定のレベル以下にすることが要求されている。
【０００８】
また、アイソレータはその伝送方向の特性としてバンドパスフィルタの機能をも有しており、このため通過帯域より離れた周波数帯域では伝送方向でも減衰量が大きいという特性を有している。しかし、アイソレータは元来帯域外の減衰を得るためのものではなく、上記従来のアイソレータでは不要輻射の周波数帯域（特に、基本波の２倍波、３倍波）で所望の減衰量を得ることはできない。このため、この種の従来の通信機器においては、別途フィルタ等を用いて不要輻射を減衰させる方法が採用されている。
【０００９】
すなわち、上記従来のアイソレータを用いた場合、上記のように不要輻射（スプリアス）防止用のフィルタが必要であり、このフィルタの分だけ部品コストが上昇するとともに大型化するという問題があり、小型化、低価格化に対する要請に対応できないという問題があった。
【００１０】
そこで、本発明の目的は、帯域外での減衰量を大きくして不要輻射を大幅に低減することができ、よって、小型化、低価格化に貢献できる非可逆回路素子を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明は、誘電体からなる多層基板に形成された複数の中心電極と、前記多層基板に配置された磁性体と、前記各中心電極のポートとアース間に接続された整合用容量と、前記磁性体に直流磁界を印加する永久磁石と、を備えた非可逆回路素子において、前記多層基板にπ型低域通過フィルタを構成するインダクタ及び容量が形成され、前記インダクタが前記中心電極のポートのうち少なくとも１つのポートと該ポートに対応する入出力端子に接続され、前記容量が前記入出力端子とアース間に接続され、前記入出力端子に対応する整合用容量が整合用回路として機能する容量に前記π型低域通過フィルタの一方の容量として機能する容量を付加した値に設定され、該整合用容量と前記インダクタと前記容量とでπ型低域通過フィルタが形成されていることを特徴とするものである。
【００１２】
請求項２に係る発明は、磁性体からなる多層基板に形成された複数の中心電極と、前記各中心電極のポートとアース間に接続された整合用容量と、前記多層基板に直流磁界を印加する永久磁石と、を備えた非可逆回路素子において、前記多層基板にπ型低域通過フィルタを構成するインダクタ及び容量が形成され、前記インダクタが前記中心電極のポートのうち少なくとも１つのポートと該ポートに対応する入出力端子に接続され、前記容量が前記入出力端子とアース間に接続され、前記入出力端子に対応する整合用容量が整合用回路として機能する容量に前記π型低域通過フィルタの一方の容量として機能する容量を付加した値に設定され、該整合用容量と前記インダクタと前記容量とでπ型低域通過フィルタが形成されていることを特徴とするものである。
【００１３】
請求項３に係る発明は、請求項１または請求項２に記載の非可逆回路素子において、前記多層基板に前記整合用容量が形成されていることを特徴とするものである。
【００１４】
請求項４に係る発明は、請求項１、請求項２または請求項３に記載の非可逆回路素子において、前記多層基板に終端抵抗が形成されていることを特徴とするものである。
【００１５】
請求項５に係る発明は、請求項１、請求項２、請求項３または請求項４に記載の非可逆回路素子において、前記多層基板に入出力端子が形成されていることを特徴とするものである。
【００１８】
上記の構成によれば、中心電極が形成された誘電体多層基板または磁性体多層基板に低域通過フィルタを構成するインダクタ及び容量が形成されており、このインダクタ及び容量を用いて低域通過フィルタを形成することができるので、本発明の非可逆回路素子を用いれば、帯域外減衰量を大幅に低減するとともに、小型化に貢献することができる。
【００１９】
すなわち、外形寸法を変えることなく、非可逆回路素子に低域通過フィルタの回路素子の全てを内蔵することができ、低域通過フィルタを外部に形成した場合（別体の低域通過フィルタを用いた場合、あるいは実装基板に電極パターン等で形成した場合）に比べ、実装面積を小さくすることができる。つまり、２個分の部品点数を削減でき、かつ実装基板の実装面積を小さくすることができる。
【００２０】
また、前記多層基板に整合用容量や終端抵抗を形成することにより、さらに非可逆回路素子を小型化することができる。
【００２１】
また、前記多層基板に入出力端子を形成することにより、入出力端子を保持・固定するための樹脂ケース等の他の部材を削減することができ、さらに非可逆回路素子を小型化することができる。
【００２２】
また、整合用回路としての整合用容量を低域通過フィルタの一部として利用すれば、この整合用容量と多層基板に形成したフィルタ用のインダクタ及びフィルタ用の容量とでＣ−Ｌ−Ｃ接続のπ型低域通過フィルタを構成することができる。この場合、外形寸法及び製造コストを増加させることなく、低域通過フィルタを構成する全てのインダクタ及び容量を非可逆回路素子に内蔵することができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を添付の図面に基づいて説明する。
【００２４】
［第１実施形態、図１〜図５］
本発明の第１実施形態に係るアイソレータの構造、構成を図１及び図２に示す。図１はアイソレータの全体構造を示す分解斜視図、図２は図１に示す誘電体多層基板の分解斜視図であり、図１に示す誘電体多層基板とは上下を逆にして示してある。
【００２５】
本実施形態のアイソレータは、図１に示すように、磁性体金属からなる箱状の上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に同じく磁性体金属からなる略コ字状の下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面８ａ上には樹脂ケース７が配設され、該樹脂ケース７内には３つの中心電極が埋設された誘電体多層基板４、磁性体（フェライト）５、整合用容量である単板型コンデンサＣ１〜Ｃ３、終端抵抗であるチップ抵抗Ｒが配設され、磁性体５に永久磁石３により直流磁界が印加されるように構成されている。
【００２６】
樹脂ケース７は、電気的絶縁部材からなり、矩形枠状の側壁７ａに底壁７ｂを一体形成した構造のもので、入力、出力端子７１、７２及びアース端子７３、７３、金属導体片７４がその一部を樹脂内に埋設して設けられ、底壁７ｂの略中央部には挿通孔７ｃが形成されている。入力，出力端子７１、７２は、それぞれの一端側が底壁７ｂの上面に露出するように、他端側は底壁７ｂの下面及び側壁７ａの外面に露出するように設けられている。アース端子７３、７３は、それぞれの一端側は底壁７ｂのコンデンサＣ１〜Ｃ３及び終端抵抗Ｒが配置される凹部の内面に露出するように、他端側は底壁７ｂの下面及び側壁７ａの外面に露出するように設けられている。金属導体片７４は入力、出力端子７１，７２の略中間部に配置され、一端側は底壁７ｂの上面に露出し、他端側が底壁７ｂの下面に露出して下ヨーク８の底面８ａに当接して、これによりアースに接続されている。上記挿通孔７ｃの周縁に形成された凹部には整合用の単板型コンデンサＣ１〜Ｃ３、終端用のチップ抵抗Ｒが配置され、挿通孔７ｃ内には磁性体５が挿入配置され、磁性体５、コンデンサＣ１〜Ｃ３及びチップ抵抗Ｒの上部全体を覆うように誘電体多層基板４が配設されている。
【００２７】
本実施形態の誘電体多層基板４は、図２に示すように、厚さ数十μｍ程度の複数の誘電体セラミックグリーンシート４１〜４６の表面に各種電極を印刷等によりパターン形成し、これら各シートを積層して圧着し、この積層体を一体焼成して形成されている。
【００２８】
誘電体シート４１にはポート電極１１，１２，１３、アース電極１４，１５，１６、入力電極１７及び第１コンデンサ電極Ｃfaが形成され、誘電体シート４２にはアース電極１８，１９及び第２コンデンサ電極Ｃfbが形成され、誘電体シート４３，４４，４５には中心電極Ｌ１，Ｌ２，Ｌ３が形成され、誘電体シート４６にはインダクタ電極Ｌｆがパターン形成されている。各中心電極Ｌ１，Ｌ２，Ｌ３は互いに所定の角度（通常、１２０度）をなすように積層配置され、そのポート端Ｐ１，Ｐ２，Ｐ３はそれぞれ対応するポ−ト電極１１，１２，１３に、他端部はアース電極１４，１５，１６にそれぞれスルーホール電極を介して接続されている。
【００２９】
誘電体シート４１の第１コンデンサ電極Ｃfaと誘電体シート４２の第２コンデンサ電極Ｃfbは所望の容量値を得るように所定の面積で対向するように形成されている。そして、誘電体シ−ト４１を挟んで対向する第１コンデンサ電極Ｃfaと第２コンデンサ電極Ｃfbとで後述する低域通過フィルタを構成する容量Ｃf1が形成される。第１コンデンサ電極Ｃfaはアース電極１６に連続してパターン形成されている。
【００３０】
誘電体シート４６のインダクタ電極Ｌｆは所望のインダクタンス値を持つように曲折するライン状に形成されている。インダクタ電極Ｌｆの一端側はスルーホール電極を介してポート電極１１に接続され、他端側はスルーホール電極を介して第２コンデンサ電極Ｃfbに接続され、第２コンデンサ電極Ｃfbは入力電極１７にスルーホール電極を介して接続されている。
【００３１】
この誘電体多層基板４は、誘電体シート４１の上面（電極形成面）を下方にして、かつ中心電極Ｌ１，Ｌ２，Ｌ３の交差部分が磁性体５の上面に当接するように樹脂ケース７内に収納されている。入力電極１７は入力端子７１に接続され、ポ−ト電極１２は出力端子７２に接続され、アース電極１４，１５はア−ス端子７３，７３に接続され、アース電極１６は下ヨーク８（アース）に接続された金属導体片７４に接続されている。ポート電極１１，１２，１３は整合用のコンデンサＣ１〜Ｃ３の上面電極に接続され、コンデンサＣ１〜Ｃ３の下面電極は底壁７ｂ凹部面のアース端子７３に接続され、終端用のチップ抵抗Ｒの一端側はポ−ト電極１３に、他端側はア−ス電極１４及びア−ス端子７３に接続されている。
【００３２】
上記のように、インダクタ電極Ｌｆで形成されるインダクタＬｆはポ−ト電極１１と入力電極１７（入力端子７１）との間に接続され、第１コンデンサ電極Ｃfaと第２コンデンサ電極Ｃfbとで形成される容量Ｃf1は入力電極１７（入力端子７１）とアース電極１６（金属導体片７４）との間に接続された構成となっている。すなわち、本実施形態のアイソレータは、図３に示すように、中心導体Ｌ１，Ｌ２，Ｌ３の先端部にあたるポートＰ１〜Ｐ３に整合用容量Ｃ１〜Ｃ３が接続され、１つのポートＰ３には終端抵抗Ｒが接続され、1つのポートＰ１とこのポートＰ１に対応する入力端子７１との間にはインダクタＬｆが接続され、この入力端子７１とアースとの間に容量Ｃf1が接続された構成となり、1つの入力ポートに整合用容量Ｃ１と上記インダクタＬｆと上記容量Ｃf1とのπ型の低域通過フィルタが構成されたものとなっている。
【００３３】
次に、本実施形態のアイソレータの作用効果について説明する。図４は上記のアイソレータの作用（動作原理）を説明するための回路図である。
図４に示すように、ポートＰ１の整合用容量Ｃ１は、アイソレータ本来の整合用回路として機能する容量Ｃｏとπ型の低域通過フィルタの一方の容量として機能する容量Ｃf2との並列容量とで表わされる。そして、この容量Ｃf2と上記インダクタＬｆと上記容量Ｃｆ1とでポートＰ１にＣ−Ｌ−Ｃ接続のπ型低域通過フィルタが接続された構成が実現されている。つまり、本実施形態のアイソレータの整合用容量Ｃ１は、アイソレータの整合回路として機能する容量Ｃｏに上記π型の低域通過フィルタＬＰＦを形成する容量Ｃf2を付加した値に設定される。例えば、１．５ＧＨｚ帯においては、容量Ｃｏは約５ｐＦ、容量Ｃf1，Ｃf2は約２ｐＦに設定され、９００ＭＨｚ帯においては、容量Ｃｏは約１０ｐＦ、容量Ｃf1，Ｃf2は約３ｐＦに設定され、インダクタＬｆは約６ｎＨに設定されている。
【００３４】
容量Ｃf1，Ｃf2は、通常、アイソレータの入出力インピーダンス（通常、５０Ω）が変化しないように、同じ値になるように設定されるが、容量Ｃf1，Ｃf2を異なる値に設定することにより、アイソレータの入出力インピーダンスを変更することも可能である。
【００３５】
インダクタＬｆは、誘電体多層基板４に形成されたインダクタ電極Ｌｆの電極パターンの幅、形状等を変えることにより所望の値に設定され、容量Ｃf1は、誘電体多層基板４に形成された第１コンデンサ電極Ｃfa、第２コンデンサ電極Ｃfbの電極パターンの形状等を変えることにより所望の値に設定される。
【００３６】
図５は、本実施形態のアイソレータと従来のアイソレータの減衰量の周波数特性を示す図であり、実線は本実施形態による特性を示し、破線は従来の特性を示す。図５に示すように、本実施形態のアイソレータの構成においては、従来のものに比べ、高周波帯側での減衰量が大幅に大きくなってことがわかる。
【００３７】
以上のように、本実施形態のアイソレータにおいては、誘電体多層基板４にはインダクタＬｆ及び容量Ｃf1が形成されており、１つの信号入出力部には、インダクタＬｆと容量Ｃf1と整合用容量Ｃ１とでπ型の低域通過フィルタＬＰＦが形成されているので、図５に示すように、帯域外における減衰量は従来のものに比べ大幅に改善されたものとなる。
【００３８】
また、本実施形態の誘電体多層基板４は、図１７に示す従来の誘電体多層基板９に比べ、インダクタ電極Ｌｆを形成するための誘電体シート４６を１枚付加しただけの構造であり、寸法の増加を招くこともない。
【００３９】
すなわち、本実施形態のアイソレータには、低域通過フィルタＬＰＦを構成するインダクタＬｆ及び容量Ｃf1，Ｃf2が内蔵されており、本実施形態のアイソレータを用いれば、従来必要であった不要輻射防止用の別体のフィルタを用いることなく、または実装基板にフィルタ用の電極パターン等を形成することなく、不要輻射を大幅に低減することができ、通信機器の小型化、低価格化に貢献することができる。
【００４０】
［第２実施形態、図６］
本発明の第２実施形態に係る誘電体多層基板の構造を図６に示す。図中、図２と同一符号は同一または相当部分を示す。
本実施形態の誘電体多層基板４はπ型低域通過フィルタのインダクタＬｆのみを内蔵するように構成したものである。この誘電体多層基板４は、誘電体セラミックグリーンシート４１〜４６を積層一体焼成して形成され、各誘電体シート４１〜４６には第１実施形態のものと略同様の電極パターンが形成されている。第１実施形態と異なる点は、誘電体シート４１に第１コンデンサ電極が形成されておらず、誘電体シート４２には第２コンデンサ電極に代えてインダクタ電極Ｌｆを接続するための接続用電極２０が形成されている点である。誘電体シート４１，４２の他の電極、及び誘電体シート４３〜４６の電極は第１実施形態のものと同一の電極パターンで形成されている。また、アイソレータ全体の構成も第１実施形態のものと同様に構成される。
【００４１】
本実施形態のアイソレータは、中心導体Ｌ１，Ｌ２，Ｌ３の先端部にあたるポートＰ１〜Ｐ３に整合用容量Ｃ１〜Ｃ３が接続され、１つのポートＰ３には終端抵抗Ｒが接続され、1つのポートＰ１とこのポートＰ１に対応する入力電極１７（入力端子７１）との間にはインダクタＬｆが接続された構成となる。すなわち、本実施形態のアイソレータは、第１実施形態に示したものから容量Ｃf1を削除した構成となっており、入力端子７１とアース間に低域通過フィルタを構成する他の容量を付加すれば、整合用容量Ｃ１と上記インダクタＬｆと付加する容量とでπ型低域通過フィルタを構成することができる。
【００４２】
以上のように、本実施形態のアイソレータにおいては、誘電体多層基板４にはインダクタＬｆが形成されており、アイソレータの外部に１つの容量を付加するだけで、１つの信号入出力部にπ型低域通過フィルタＬＰＦを構成することができる。すなわち、低域通過フィルタの全てを外部に形成した場合に比べ、インダクタ１個分のインダクタ部品またはインダクタ電極パターンを削減でき、実装基板の実装面積を小さくすることができる。
【００４３】
なお、第２実施形態では、低域通過フィルタを構成するインダクタを内蔵した構造の誘電体多層基板を用いたアイソレータで説明したが、これに限るものではなく、誘電体多層基板に低域通過フィルタを構成する容量のみを形成するようにしてもよい。
【００４４】
［第３実施形態、図７、図８］
本発明の第３実施形態に係るアイソレータの構造、構成を図７及び図８に示す。図７はアイソレータの分解斜視図、図８は誘電体多層基板の分解斜視図である。図中、図１、図２と同一符号は同一または相当部分を示す。
本実施形態のアイソレータは、上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面上に樹脂ケース７が配設され、該樹脂ケース７内に誘電体多層基板４、磁性体５を配設して構成されており、基本的構造は第１実施形態と略同様であり、以下、異なる部分について説明する。
【００４５】
本実施形態の誘電体多層基板４は、８枚の誘電体シート４１〜４８を積層して一体化したものであり、誘電体シート４４，４５，４６の上面には中心電極Ｌ１，Ｌ２，Ｌ３が形成され、誘電体シート４１，４２，４３の中央部には磁性体５を収納する孔２１が形成されており、これにより誘電体多層基板４の下面には磁性体５が収納されている。
【００４６】
誘電体シート４２にはコンデンサ電極Ｃfcが形成されており、このコンデンサ電極Ｃfcと誘電体シート４１及び誘電体シート４３に形成されたアース電極２２、２３とで低域通過フィルタの構成要素である前述した容量Ｃf1が形成されている。誘電体シート４７にはインダクタ電極Ｌｆが形成され、これにより前述の低域通過フィルタを構成するインダクタＬｆが形成されている。
【００４７】
さらに誘電体シート４２には整合用コンデンサ電極Ｃ１，Ｃ２，Ｃ３が形成されており、各整合用コンデンサ電極Ｃ１〜Ｃ３と誘電体シート４１及び誘電体シート４３に形成されたアース電極２２，２３とで整合用容量Ｃ１，Ｃ２，Ｃ３が形成され、また誘電体シート４８の裏面には膜状の終端抵抗Ｒが形成されている。
【００４８】
各整合用コンデンサ電極Ｃ１，Ｃ２，Ｃ３には各中心電極Ｌ１，Ｌ２，Ｌ３のポートＰ１，Ｐ２，Ｐ３がそれぞれスルーホール電極を介して接続されており、このうちポートＰ３はスルーホール電極及び整合用コンデンサ電極Ｃ３を介して終端抵抗Ｒのホット側に接続されている。
【００４９】
また各中心電極Ｌ１，Ｌ２，Ｌ３のアース側はスルーホール電極を介して誘電体シート４１，４３に形成されたアース電極２２，２３に接続されており、中心導体Ｌ３のアース側はスルーホール電極及びアース電極２３を介して終端抵抗Ｒのアース側に接続されている。誘電体シート４１のアース電極２２は樹脂ケース７の底面７ｂに形成されたアース電極７５に接続されており、入力電極１７、ポート電極（出力電極）１２は入力、出力端子７１，７２にそれぞれ接続されている。
【００５０】
本実施形態のアイソレータにおいては、誘電体多層基板４に低域通過フィルタを構成するインダクタＬｆ及び容量Ｃf1が内蔵され、入力部にはインダクタＬｆと容量Ｃf1と整合用容量Ｃ１とでπ型の低域通過フィルタＬＰＦが形成されているので、第1実施形態と同様に不要輻射防止用の別体のフィルタ等を用いることなく、周波数帯域外での減衰量を大きくして不要輻射を大幅に低減することができ、通信機器の小型化、低価格化に貢献することができる。
【００５１】
さらに、本実施形態の誘電体多層基板４には、整合用容量Ｃ１，Ｃ２，Ｃ３及び終端抵抗Ｒが内蔵されており、単板型コンデンサ、チップ抵抗を用いた第1実施形態の構造に比べて、部品点数を削減できるとともにアイソレータを小型化することができ、通信機器の小型化、低価格化にさらに貢献することができる。
【００５２】
［第４実施形態、図９、図１０］
本発明の第４実施形態に係るアイソレータの構造、構成を図９及び図１０に示す。図９はアイソレータの分解斜視図、図１０は誘電体多層基板の分解斜視図である。図中、図７、図８と同一符号は同一または相当部分を示す。
本実施形態のアイソレータは、上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面上に誘電体多層基板４、磁性体５を配設して構成されている。そして、本実施形態の誘電体多層基板４の下面の両端部には一対の端子用凸部４０が突出して形成されており、端子用凸部４０には入力、出力端子電極２６，２７及びアース端子電極２８，２８が形成されている。
【００５３】
誘電体多層基板４は、誘電体シート４１〜４８及び一対の誘電体シート４０を積層して一体化したものであり、誘電体シート４１〜４８は第３実施形態で説明したものと略同様の構成であり、以下、異なる部分について説明する。
【００５４】
誘電体シート４１の両端部には、上記端子用凸部４０に対応する一対の帯板状誘電体シート４０が積層されており、一方の誘電体シート４０には入力端子電極２６及びアース端子電極２８が、他方の誘電体シート４０には出力端子電極２７及びアース端子電極２８が形成されている。入力端子２６はコンデンサ電極Ｃfcに、出力端子電極２７は整合用コンデンサ電極Ｃ２に、各アース端子電極２８はアース電極２２に、それぞれスルーホール電極を介して接続されている。
【００５５】
本実施形態のアイソレータにおいては、誘電体多層基板４に低域通過フィルタを構成するインダクタＬｆ、容量Ｃf1、整合用容量Ｃ１，Ｃ２，Ｃ３、終端抵抗Ｒ、入力、出力端子２６，２７及びアース端子２８が内蔵されており、第３実施形態で説明した効果に加え、第３実施形態で用いた樹脂ケースを不要にできるので、さらに部品点数を削減できるとともにアイソレータを小型化することができ、通信機器の小型化、低価格化にさらに貢献することができる。
【００５６】
［第５実施形態、図１１、図１２］
本発明の第５実施形態に係るアイソレータの構造、構成を図１１及び図１２に示す。図１１はアイソレータの全体構造を示す分解斜視図、図１２は図１１に示す磁性体多層基板の分解斜視図である。
【００５７】
本実施形態のアイソレータは、上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面上には樹脂ケース７が配設され、該樹脂ケース７内には３つの中心電極が埋設された磁性体多層基板６、整合用容量である単板型コンデンサＣ１〜Ｃ３、終端抵抗であるチップ抵抗Ｒが配設され、磁性体多層基板６に永久磁石３により直流磁界が印加されるように構成されている。
【００５８】
本実施形態の磁性体多層基板６は、厚さ数十μｍ程度の複数の磁性体セラミックグリーンシート６１〜６６の表面に各種電極を印刷等によりパターン形成し、これら各シートを積層して圧着し、この積層体を一体焼成して形成されている。
【００５９】
磁性体シート６１にはポート電極１１，１２，１３、アース電極１４，１５，１６、入力電極１７及び第１コンデンサ電極Ｃfaが形成され、磁性体シート６２にはアース電極２９及び第２コンデンサ電極Ｃfbが形成され、磁性体シート６３，６４，６５には中心電極Ｌ１，Ｌ２，Ｌ３が形成され、磁性体シート６６にはインダクタ電極Ｌｆがパターン形成されている。各中心電極Ｌ１，Ｌ２，Ｌ３は互いに所定の角度（通常、１２０度）をなすように積層配置され、そのポート端Ｐ１，Ｐ２，Ｐ３はそれぞれ対応するポ−ト電極１１，１２，１３に、他端部はアース電極１４，１５，１６，２９にそれぞれスルーホール電極を介して接続されている。
【００６０】
磁性体シート６１の第１コンデンサ電極Ｃfaと磁性体シート６２の第２コンデンサ電極Ｃfbは所望の容量値を得るように所定の面積で対向するように形成されている。そして、磁性体シ−ト６１を挟んで対向する第１コンデンサ電極Ｃfaと第２コンデンサ電極Ｃfbとでπ型低域通過フィルタを構成する容量Ｃf1が形成される。第１コンデンサ電極Ｃfaはアース電極１６に連続してパターン形成されている。
【００６１】
磁性体シート６６のインダクタ電極Ｌｆは所望のインダクタンス値を持つように曲折するライン状に形成されている。インダクタ電極Ｌｆの一端側はスルーホール電極を介してポート電極１１に接続され、他端側はスルーホール電極を介して第２コンデンサ電極Ｃfbに接続され、第２コンデンサ電極Ｃfbは入力電極１７にスルーホール電極を介して接続されている。
【００６２】
この磁性体多層基板６は、磁性体シート６１の上面（電極形成面）を下方にして、樹脂ケース７内に収納されている。入力電極１７は入力端子７１に接続され、ポ−ト電極１２は出力端子７２に接続され、アース電極１４，１５はア−ス端子７３，７３に接続され、アース電極１６は下ヨーク８（アース）に接続された金属導体片７４に接続されている。ポート電極１１，１２，１３は整合用のコンデンサＣ１〜Ｃ３の上面電極に接続され、コンデンサＣ１〜Ｃ３の下面電極は底壁７ｂ凹部面のアース端子７３に接続され、終端用のチップ抵抗Ｒの一端側はポ−ト電極１３に、他端側はア−ス電極１４及びア−ス端子７３に接続されている。
【００６３】
上記のように、インダクタ電極Ｌｆで形成されるインダクタＬｆはポ−ト電極１１と入力電極１７（入力端子７１）との間に接続され、第１コンデンサ電極Ｃfaと第２コンデンサ電極Ｃfbとで形成される容量Ｃf1は入力電極１７（入力端子７１）とアース電極１６（金属導体片７４）との間に接続された構成となっている。
【００６４】
すなわち、本実施形態のアイソレータには、第１実施形態で説明したものと同様に、入力部にπ型の低域通過フィルタＬＰＦを構成するインダクタＬｆ及び容量Ｃf1，Ｃf2が内蔵されており、本実施形態のアイソレータを用いれば、従来必要であった不要輻射防止用の別体のフィルタを用いることなく、または実装基板にフィルタ用の電極パターン等を形成することなく、不要輻射を大幅に低減することができ、通信機器の小型化、低価格化に貢献することができる。
【００６５】
また、本実施形態のアイソレータでは、磁性体材料で多層基板を形成しているので、第１実施形態の誘電体多層基板と磁性体とを１つの部品（磁性体多層基板）で構成でき、第１実施形態のものに比べ、さらに部品点数を削減できるとともにアイソレータを小型化することができる。つまり、本実施形態のアイソレータは、多層基板の材料として磁性体材料を用いたものであり、第１実施形態で示した磁性体５の機能を多層基板に持たせた構成となっており、第１実施形態の磁性体５を不要とすることができるので、通信機器の小型化、低価格化にさらに貢献することができる。
【００６６】
［第６実施形態、図１３、図１４］
本発明の第６実施形態に係るアイソレータの構造、構成を図１３及び図１４に示す。図１３はアイソレータの分解斜視図、図１４は磁性体多層基板の分解斜視図である。図中、図７、図８と同一符号は同一または相当部分を示す。
本実施形態のアイソレータは、上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面上に樹脂ケース７が配設され、該樹脂ケース７内に磁性体多層基板６を配設して構成されている。
【００６７】
本実施形態の磁性体多層基板６は、８枚の磁性体シート６１〜６８を積層して一体化したものであり、磁性体シート６４，６５，６６には中心電極Ｌ１，Ｌ２，Ｌ３が形成され、磁性体シート６２には低域通過フィルタを構成するためのコンデンサ電極Ｃfcが形成され、磁性体シート６７には低域通過フィルタを構成するインダクタ電極Ｌｆが形成されている。さらに磁性体シート６２には整合用容量を形成するための整合用コンデンサ電極Ｃ１，Ｃ２，Ｃ３が形成されており、また磁性体シート６８の裏面には膜状の終端抵抗Ｒが形成されている。磁性体シート６１〜６８に形成された各種電極の接続は、第３実施形態で説明したものと同様であり、その説明を省略する。
【００６８】
本実施形態のアイソレータにおいては、磁性体多層基板６に低域通過フィルタを構成するインダクタＬｆ及び容量Ｃf1が内蔵され、入力部にはインダクタＬｆと容量Ｃf1と整合用容量Ｃ１とでπ型の低域通過フィルタＬＰＦが形成されており、さらに磁性体多層基板６には、整合用容量Ｃ１，Ｃ２，Ｃ３及び終端抵抗Ｒが内蔵されているので、第３実施形態で説明したものと同様の効果を得ることができる。
【００６９】
また、本実施形態のアイソレータでは、磁性体材料で多層基板を形成しているので、第３実施形態の磁性体を不要とすることができ、第３実施形態のものに比べ、さらに部品点数を削減できるとともにアイソレータを小型化することができ、通信機器の小型化、低価格化にさらに貢献することができる。
【００７０】
［第７実施形態、図１５、図１６］
本発明の第７実施形態に係るアイソレータの構造、構成を図１５及び図１６に示す。図１５はアイソレータの分解斜視図、図１６は磁性体多層基板の分解斜視図である。図中、図９、図１０と同一符号は同一または相当部分を示す。
本実施形態のアイソレータは、上ヨーク２の内面に永久磁石３を配置するとともに、該上ヨーク２に下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面上に磁性体多層基板６を配設して構成されている。そして、本実施形態の磁性体多層基板６の下面の両端部には一対の端子用凸部６０が突出して形成されており、端子用凸部６０には入力、出力端子電極２６，２７及びアース端子電極２８，２８が形成されている。
【００７１】
磁性体多層基板６は、磁性体シート６１〜６８及び一対の磁性体シート６０を積層して一体化したものであり、磁性体シート６１の両端部には、上記端子用凸部６０に対応する一対の帯板状磁性体シート６０が積層されており、一方の磁性体シート６０には入力端子電極２６及びアース端子電極２８が，他方の磁性体シート６０には出力端子電極２７及びアース端子電極２８が形成されている。入力端子２６はコンデンサ電極Ｃfcに、出力端子電極２７は整合用コンデンサ電極Ｃ２に、各アース端子電極２８はアース電極２２に、それぞれスルーホール電極を介して接続されている。
【００７２】
本実施形態のアイソレータにおいては、磁性体多層基板６に低域通過フィルタを構成するインダクタＬｆ、容量Ｃf1、整合用容量Ｃ１，Ｃ２，Ｃ３、終端抵抗Ｒ、入力、出力端子２６，２７及びアース端子２８が内蔵されており、第４実施形態で説明したものと同様の効果を得ることができる。
【００７３】
また、本実施形態のアイソレータでは、磁性体材料で多層基板を形成しているので、第４実施形態の磁性体を不要とすることができ、第４実施形態のものに比べ、さらに部品点数を削減できるとともにアイソレータを小型化することができ、通信機器の小型化、低価格化にさらに貢献することができる。
【００７４】
なお、上記各実施形態では、π型低域通過フィルタを構成する一方の容量Ｃf2を整合用容量Ｃ１の一部を利用したもので説明したが、この容量Ｃf2を整合用容量Ｃ１とは別に形成するようにしてもよい。
【００７５】
また、上記各実施形態では、信号入力側にのみ低域通過フィルタを形成したもので説明したが、信号入出力のいずれにも低域通過フィルタを形成した構成としてもよい。
【００７６】
また、上記各実施形態では、アイソレータを例にとって説明したが、ポートＰ３に終端抵抗Ｒを接続することなく、ポートＰ３を第３の入出力部として構成したサーキュレータにも本発明を適用することができる。
【００７７】
また、上記各実施形態では、集中定数型の非可逆回路素子を例にとって説明したが、分布定数型の非可逆回路素子にも本発明を適用することができる。
【００７８】
要するに、本発明は、中心電極を埋設した多層基板に低域通過フィルタを構成するインダクタや容量を形成したことを特徴とするものであり、他の構成については特に限定するものではない。
【００７９】
【発明の効果】
以上説明したように、本発明に係る非可逆回路素子によれば、中心電極が形成された誘電体多層基板または磁性体多層基板に低域通過フィルタを構成するインダクタ及び容量が形成されており、このインダクタ及び容量と整合用容量とを用いてπ型低域通過フィルタを形成することができるので、本発明の非可逆回路素子を用いれば、帯域外減衰量を大幅に低減するとともに、小型化に貢献することができる。すなわち、外形寸法を変えることなく、かつ製造コストを増加させることなく、非可逆回路素子にπ型低域通過フィルタの回路素子の全てを内蔵することができ、低域通過フィルタを外部に形成した場合に比べ、部品点数を削減することができかつ実装面積を小さくすることができる。
【００８０】
また、多層基板に整合用容量や終端抵抗を形成することにより、さらに非可逆回路素子を小型化することができる。また、前記多層基板に入出力端子を形成することにより、さらに非可逆回路素子を小型化することができる。
【００８１】
したがって、本発明に係る非可逆回路素子を用いれば、不要輻射防止用の別のフィルタを不要とすることができ、通信機器等の小型化、低価格化を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態に係るアイソレータの分解斜視図である。
【図２】第１実施形態に係る誘電体多層基板の分解斜視図である。
【図３】第１実施形態に係るアイソレータの等価回路図である。
【図４】第１実施形態に係るアイソレータの作用を説明するための回路図である。
【図５】本発明と従来のアイソレータの周波数特性図である。
【図６】第２実施形態に係る誘電体多層基板の分解斜視図である。
【図７】第３実施形態に係るアイソレータの分解斜視図である。
【図８】第３実施形態に係る誘電体多層基板の分解斜視図である。
【図９】第４実施形態に係るアイソレータの分解斜視図である。
【図１０】第４実施形態に係る誘電体多層基板の分解斜視図である。
【図１１】第５実施形態に係るアイソレータの分解斜視図である。
【図１２】第５実施形態に係る誘電体多層基板の分解斜視図である。
【図１３】第６実施形態に係るアイソレータの分解斜視図である。
【図１４】第６実施形態に係る誘電体多層基板の分解斜視図である。
【図１５】第７実施形態に係るアイソレータの分解斜視図である。
【図１６】第７実施形態に係る誘電体多層基板の分解斜視図である。
【図１７】従来のアイソレータの多層基板の分解斜視図である。
【図１８】従来のアイソレータの等価回路図である。
【符号の説明】
２ 上ヨーク
３ 永久磁石
４ 誘電体多層基板
４０〜４８ 誘電体シート
Ｌ１〜Ｌ３ 中心電極
５ 磁性体（フェライト）
６ 磁性体多層基板
６０〜６８ 磁性体シート
７ 樹脂ケース
７１、７２ 入出力端子
７３ アース端子
８ 下ヨーク
Ｃ１〜Ｃ３ 整合用容量（整合用コンデンサ電極）
Ｒ 終端抵抗
Ｌｆ インダクタ（インダクタ電極）
Ｃfa、Ｃfb、Ｃfc コンデンサ電極
Ｃf1、Ｃf2 容量
Ｐ１〜Ｐ３ ポート
Claims (5)
- 誘電体からなる多層基板に形成された複数の中心電極と、前記多層基板に配置された磁性体と、前記各中心電極のポートとアース間に接続された整合用容量と、前記磁性体に直流磁界を印加する永久磁石と、を備えた非可逆回路素子において、
前記多層基板にπ型低域通過フィルタを構成するインダクタ及び容量が形成され、前記インダクタが前記中心電極のポートのうち少なくとも１つのポートと該ポートに対応する入出力端子に接続され、前記容量が前記入出力端子とアース間に接続され、前記入出力端子に対応する整合用容量が整合用回路として機能する容量に前記π型低域通過フィルタの一方の容量として機能する容量を付加した値に設定され、該整合用容量と前記インダクタと前記容量とでπ型低域通過フィルタが形成されていることを特徴とする非可逆回路素子。 - 磁性体からなる多層基板に形成された複数の中心電極と、前記各中心電極のポートとアース間に接続された整合用容量と、前記多層基板に直流磁界を印加する永久磁石と、を備えた非可逆回路素子において、
前記多層基板にπ型低域通過フィルタを構成するインダクタ及び容量が形成され、前記インダクタが前記中心電極のポートのうち少なくとも１つのポートと該ポートに対応する入出力端子に接続され、前記容量が前記入出力端子とアース間に接続され、前記入出力端子に対応する整合用容量が整合用回路として機能する容量に前記π型低域通過フィルタの一方の容量として機能する容量を付加した値に設定され、該整合用容量と前記インダクタと前記容量とでπ型低域通過フィルタが形成されていることを特徴とする非可逆回路素子。 - 請求項１または請求項２に記載の非可逆回路素子において、前記多層基板に前記整合用容量が形成されていることを特徴とする非可逆回路素子。
- 請求項１、請求項２または請求項３に記載の非可逆回路素子において、前記多層基板に終端抵抗が形成されていることを特徴とする非可逆回路素子。
- 請求項１、請求項２、請求項３または請求項４に記載の非可逆回路素子において、前記多層基板に入出力端子が形成されていることを特徴とする非可逆回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12885298A JP3951444B2 (ja) | 1998-03-18 | 1998-05-12 | 非可逆回路素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6880798 | 1998-03-18 | ||
| JP10-68807 | 1998-03-18 | ||
| JP12885298A JP3951444B2 (ja) | 1998-03-18 | 1998-05-12 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330805A JPH11330805A (ja) | 1999-11-30 |
| JP3951444B2 true JP3951444B2 (ja) | 2007-08-01 |
Family
ID=26409994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12885298A Expired - Fee Related JP3951444B2 (ja) | 1998-03-18 | 1998-05-12 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3951444B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020021645A (ko) * | 2000-04-06 | 2002-03-21 | 에다 데쓰야 | 비가역 회로 모듈 |
-
1998
- 1998-05-12 JP JP12885298A patent/JP3951444B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330805A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3348669B2 (ja) | 非可逆回路素子 | |
| EP0779673B1 (en) | Non-reciprocal circuit element | |
| EP1098386B1 (en) | Nonreciprocal device with lumped elements | |
| US6020793A (en) | Non-reciprocal circuit device | |
| JP3417370B2 (ja) | 非可逆回路素子及び通信機装置 | |
| US5923224A (en) | Nonreciprocal circuit device | |
| US20080174381A1 (en) | Two-port isolator, characteristic adjusting method therefor, and communication apparatus | |
| JP3235560B2 (ja) | 非可逆回路素子 | |
| JP3951444B2 (ja) | 非可逆回路素子 | |
| JP2000114818A (ja) | 集中定数型非可逆回路素子 | |
| JP3651137B2 (ja) | 非可逆回路素子 | |
| JP3201279B2 (ja) | 非可逆回路素子 | |
| JPH11239009A (ja) | 非可逆回路素子の広帯域化構造 | |
| JP3278105B2 (ja) | 非可逆回路素子 | |
| US6597253B2 (en) | Nonreciprocal circuit device and communication apparatus including the same | |
| JPH11298207A (ja) | 非可逆回路素子 | |
| JPH11308013A (ja) | 集中定数型非可逆回路素子 | |
| JP3267010B2 (ja) | 非可逆回路素子 | |
| JP2003234605A (ja) | 非可逆回路素子 | |
| JPH11298205A (ja) | 非可逆回路素子 | |
| JPH1079606A (ja) | 非可逆回路素子 | |
| JPH11298206A (ja) | 非可逆回路素子 | |
| JPH07212108A (ja) | 非可逆回路素子 | |
| JPH0715212A (ja) | 非可逆回路素子 | |
| JP2001203509A (ja) | 非可逆回路素子および無線モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |