JPH11330805A

JPH11330805A - 非可逆回路素子

Info

Publication number: JPH11330805A
Application number: JP12885298A
Authority: JP
Inventors: Toshihiro Makino; 敏弘牧野; Takashi Kawanami; 崇川浪; Takashi Hasegawa; 長谷川　　隆
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1998-03-18
Filing date: 1998-05-12
Publication date: 1999-11-30
Anticipated expiration: 2018-05-12
Also published as: JP3951444B2

Abstract

(57)【要約】【課題】帯域外での減衰量を大きくして不要輻射の発生
を大幅に低減することができ、よって、小型化、低価格
化に貢献できる非可逆回路素子を提供する。【解決手段】誘電体多層基板４は、複数の誘電体セラ
ミックグリーンシート４１〜４６を積層して圧着し、こ
の積層体を一体焼成して形成されており、誘電体シート
４１にはポート電極１１，１２，１３、アース電極１
４，１５，１６、入力電極１７及び第１コンデンサ電極
Ｃfaが形成され、誘電体シート４２にはアース電極１
８，１９及び第２コンデンサ電極Ｃfbが形成され、誘電
体シート４３，４４，４５には中心電極Ｌ１，Ｌ２，Ｌ
３が形成され、誘電体シート４６にはインダクタ電極Ｌ
ｆがパターン形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波帯等の
高周波帯域で使用される非可逆回路素子、例えばアイソ
レータ、サーキュレータに関し、特に移動通信機器に使
用する場合の小型化、低価格化に対応できる非可逆回路
素子に関する。

【０００２】

【従来の技術】一般に、アイソレータ、サーキュレータ
等の非可逆回路素子は、信号の伝送方向には減衰量が極
めて小さく、逆方向には極めて大きい特性を有してお
り、例えば、携帯電話等の移動通信機器に採用されてい
る。この種の非可逆回路素子においては、その用途から
して部品の小型化、軽量化、低価格化が要求されてい
る。この小型化、低価格化の要求に対応するために、複
数の中心電極を多層基板に電極パターンで形成した構造
のものが提案されている。図１７は、複数の中心電極が
形成された従来の誘電体多層基板の内部構造を示す分解
斜視図である。なお、以下の図において、各種電極（パ
ターン）形成部、導体部には点塗り潰しを施して示す。

【０００３】この誘電体多層基板９は、アイソレータの
中心電極を埋設した構造のものであり、図１７に示すよ
うに、複数の誘電体セラミックグリーンシート９１〜９
５の表面に各種電極を印刷等によりパターン形成し、こ
れら各シートを積層して圧着し、この積層体を一体焼成
して形成されており、各シートに形成された各種電極は
スルーホール電極により接続されている。具体的には、
シート９１にはポート電極９ａ１，９ａ２，９ａ３、３
つのアース電極９ｂが、シート９２には２つのアース電
極９ｃが、シート９３，９４，９５にはそれぞれ中心電
極Ｌｏが形成されている。各中心電極Ｌｏは互いに所定
の角度（通常、１２０度）をなすように積層され、その
ポート端となる一端部Ｐ１，Ｐ２，Ｐ３はそれぞれ対応
するポート電極９ａ１〜９ａ３に、他端部はいずれかの
アース電極９ｂにスルーホール電極を介して接続されて
いる。

【０００４】アイソレータは、磁気閉回路を形成する磁
性体ヨーク内に、上記誘電体多層基板９、永久磁石、磁
性体、整合用容量及び終端抵抗を配設し、永久磁石によ
り磁性体に直流磁界を印加するように構成される。整合
用容量は上記ポート電極９ａ１〜９ａ３とアース間にそ
れぞれ接続され、終端抵抗は１つのポート電極９ａ３と
アース電極９ｂ間に接続される。

【０００５】図１８は上記のように構成された従来のア
イソレータの等価回路図である。従来のアイソレータ
は、３つの中心電極Ｌｏの先端部にあたるポートＰ１，
Ｐ２，Ｐ３に整合回路としてそれぞれ整合用容量Ｃｏが
接続され、１つのポートＰ３に終端抵抗Ｒを接続して構
成されている。

【０００６】通常、このようなアイソレータは、携帯電
話、自動車電話等の移動通信機器のアンテナ共用回路の
送受信回路部（主に送信回路部）に採用され、該回路部
を構成する実装基板に表面実装されて使用される。

【０００７】

【発明が解決しようとする課題】一般的に、このような
通信機器に組み込まれる増幅器には非直線性が存在して
おり、これが不要輻射（スプリアス、特に２倍波、３倍
波）の発生原因となっている。この不要輻射は、混信や
他の通信機器の電力増幅部の異常動作の要因となること
から、一定のレベル以下にすることが要求されている。

【０００８】また、アイソレータはその伝送方向の特性
としてバンドパスフィルタの機能をも有しており、この
ため通過帯域より離れた周波数帯域では伝送方向でも減
衰量が大きいという特性を有している。しかし、アイソ
レータは元来帯域外の減衰を得るためのものではなく、
上記従来のアイソレータでは不要輻射の周波数帯域（特
に、基本波の２倍波、３倍波）で所望の減衰量を得るこ
とはできない。このため、この種の従来の通信機器にお
いては、別途フィルタ等を用いて不要輻射を減衰させる
方法が採用されている。

【０００９】すなわち、上記従来のアイソレータを用い
た場合、上記のように不要輻射（スプリアス）防止用の
フィルタが必要であり、このフィルタの分だけ部品コス
トが上昇するとともに大型化するという問題があり、小
型化、低価格化に対する要請に対応できないという問題
があった。

【００１０】そこで、本発明の目的は、帯域外での減衰
量を大きくして不要輻射を大幅に低減することができ、
よって、小型化、低価格化に貢献できる非可逆回路素子
を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、誘電体からなる多層基板に
形成された中心電極と、前記多層基板に配置された磁性
体と、前記中心電極のポートとアース間に接続された整
合用容量と、前記磁性体に直流磁界を印加する永久磁石
と、を備えた非可逆回路素子において、前記多層基板に
低域通過フィルタを構成するインダクタまたは容量が形
成されていることを特徴とするものである。

【００１２】請求項２に係る発明は、磁性体からなる多
層基板に形成された中心電極と、前記中心電極のポート
とアース間に接続された整合用容量と、前記多層基板に
直流磁界を印加する永久磁石と、を備えた非可逆回路素
子において、前記多層基板に低域通過フィルタを構成す
るインダクタまたは容量が形成されていることを特徴と
するものである。

【００１３】請求項３に係る発明は、請求項１または請
求項２に記載の非可逆回路素子において、前記多層基板
に前記整合用容量が形成されていることを特徴とするも
のである。

【００１４】請求項４に係る発明は、請求項１、請求項
２または請求項３に記載の非可逆回路素子において、前
記多層基板に終端抵抗が形成されていることを特徴とす
るものである。

【００１５】請求項５に係る発明は、請求項１、請求項
２、請求項３または請求項４に記載の非可逆回路素子に
おいて、前記多層基板に入出力端子が形成されているこ
とを特徴とするものである。

【００１６】請求項６に係る発明は、請求項１、請求項
２、請求項３、請求項４または請求項５に記載の非可逆
回路素子において、前記整合用容量が前記低域通過フィ
ルタの一部を構成していることを特徴とするものであ
る。

【００１７】請求項７に係る発明は、請求項１、請求項
２、請求項３、請求項４、請求項５または請求項６に記
載の非可逆回路素子において、前記インダクタが前記中
心電極のポートのうち少なくとも１つのポートと該ポー
トに対応する入出力端子に接続され、前記容量が前記入
出力端子とアース間に接続され、前記インダクタと前記
容量と前記整合用容量とでπ型低域通過フィルタが形成
されていることを特徴とするものである。

【００１８】上記の構成によれば、中心電極が形成され
た誘電体多層基板または磁性体多層基板に低域通過フィ
ルタを構成するインダクタまたは容量が形成されてお
り、このインダクタまたは容量を用いて低域通過フィル
タを形成することができるので、本発明の非可逆回路素
子を用いれば、帯域外減衰量を大幅に低減するととも
に、小型化に貢献することができる。

【００１９】すなわち、外形寸法を変えることなく、非
可逆回路素子に低域通過フィルタの回路素子の一部また
は全てを内蔵することができ、低域通過フィルタを外部
に形成した場合（別体の低域通過フィルタを用いた場
合、あるいは実装基板に電極パターン等で形成した場
合）に比べ、実装面積を小さくすることができる。つま
り、インダクタまたは容量のいずれか一方を形成した場
合１個分の部品点数を、また両方を形成した場合２個分
の部品点数を削減でき、かつ実装基板の実装面積を小さ
くすることができる。

【００２０】また、前記多層基板に整合用容量や終端抵
抗を形成することにより、さらに非可逆回路素子を小型
化することができる。

【００２１】また、前記多層基板に入出力端子を形成す
ることにより、入出力端子を保持・固定するための樹脂
ケース等の他の部材を削減することができ、さらに非可
逆回路素子を小型化することができる。

【００２２】また、整合用回路としての整合用容量を低
域通過フィルタの一部として利用すれば、この整合用容
量と多層基板に形成したフィルタ用のインダクタ及びフ
ィルタ用の容量とでＣ−Ｌ−Ｃ接続のπ型低域通過フィ
ルタを構成することができる。この場合、外形寸法及び
製造コストを増加させることなく、低域通過フィルタを
構成する全てのインダクタ及び容量を非可逆回路素子に
内蔵することができる。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態を添付
の図面に基づいて説明する。

【００２４】［第１実施形態、図１〜図５］本発明の第
１実施形態に係るアイソレータの構造、構成を図１及び
図２に示す。図１はアイソレータの全体構造を示す分解
斜視図、図２は図１に示す誘電体多層基板の分解斜視図
であり、図１に示す誘電体多層基板とは上下を逆にして
示してある。

【００２５】本実施形態のアイソレータは、図１に示す
ように、磁性体金属からなる箱状の上ヨーク２の内面に
永久磁石３を配置するとともに、該上ヨーク２に同じく
磁性体金属からなる略コ字状の下ヨーク８を装着して磁
気閉回路を形成し、下ヨーク８内の底面８ａ上には樹脂
ケース７が配設され、該樹脂ケース７内には３つの中心
電極が埋設された誘電体多層基板４、磁性体（フェライ
ト）５、整合用容量である単板型コンデンサＣ１〜Ｃ
３、終端抵抗であるチップ抵抗Ｒが配設され、磁性体５
に永久磁石３により直流磁界が印加されるように構成さ
れている。

【００２６】樹脂ケース７は、電気的絶縁部材からな
り、矩形枠状の側壁７ａに底壁７ｂを一体形成した構造
のもので、入力、出力端子７１、７２及びアース端子７
３、７３、金属導体片７４がその一部を樹脂内に埋設し
て設けられ、底壁７ｂの略中央部には挿通孔７ｃが形成
されている。入力，出力端子７１、７２は、それぞれの
一端側が底壁７ｂの上面に露出するように、他端側は底
壁７ｂの下面及び側壁７ａの外面に露出するように設け
られている。アース端子７３、７３は、それぞれの一端
側は底壁７ｂのコンデンサＣ１〜Ｃ３及び終端抵抗Ｒが
配置される凹部の内面に露出するように、他端側は底壁
７ｂの下面及び側壁７ａの外面に露出するように設けら
れている。金属導体片７４は入力、出力端子７１，７２
の略中間部に配置され、一端側は底壁７ｂの上面に露出
し、他端側が底壁７ｂの下面に露出して下ヨーク８の底
面８ａに当接して、これによりアースに接続されてい
る。上記挿通孔７ｃの周縁に形成された凹部には整合用
の単板型コンデンサＣ１〜Ｃ３、終端用のチップ抵抗Ｒ
が配置され、挿通孔７ｃ内には磁性体５が挿入配置さ
れ、磁性体５、コンデンサＣ１〜Ｃ３及びチップ抵抗Ｒ
の上部全体を覆うように誘電体多層基板４が配設されて
いる。

【００２７】本実施形態の誘電体多層基板４は、図２に
示すように、厚さ数十μｍ程度の複数の誘電体セラミッ
クグリーンシート４１〜４６の表面に各種電極を印刷等
によりパターン形成し、これら各シートを積層して圧着
し、この積層体を一体焼成して形成されている。

【００２８】誘電体シート４１にはポート電極１１，１
２，１３、アース電極１４，１５，１６、入力電極１７
及び第１コンデンサ電極Ｃfaが形成され、誘電体シート
４２にはアース電極１８，１９及び第２コンデンサ電極
Ｃfbが形成され、誘電体シート４３，４４，４５には中
心電極Ｌ１，Ｌ２，Ｌ３が形成され、誘電体シート４６
にはインダクタ電極Ｌｆがパターン形成されている。各
中心電極Ｌ１，Ｌ２，Ｌ３は互いに所定の角度（通常、
１２０度）をなすように積層配置され、そのポート端Ｐ
１，Ｐ２，Ｐ３はそれぞれ対応するポ−ト電極１１，１
２，１３に、他端部はアース電極１４，１５，１６にそ
れぞれスルーホール電極を介して接続されている。

【００２９】誘電体シート４１の第１コンデンサ電極Ｃ
faと誘電体シート４２の第２コンデンサ電極Ｃfbは所望
の容量値を得るように所定の面積で対向するように形成
されている。そして、誘電体シ−ト４１を挟んで対向す
る第１コンデンサ電極Ｃfaと第２コンデンサ電極Ｃfbと
で後述する低域通過フィルタを構成する容量Ｃf1が形成
される。第１コンデンサ電極Ｃfaはアース電極１６に連
続してパターン形成されている。

【００３０】誘電体シート４６のインダクタ電極Ｌｆは
所望のインダクタンス値を持つように曲折するライン状
に形成されている。インダクタ電極Ｌｆの一端側はスル
ーホール電極を介してポート電極１１に接続され、他端
側はスルーホール電極を介して第２コンデンサ電極Ｃfb
に接続され、第２コンデンサ電極Ｃfbは入力電極１７に
スルーホール電極を介して接続されている。

【００３１】この誘電体多層基板４は、誘電体シート４
１の上面（電極形成面）を下方にして、かつ中心電極Ｌ
１，Ｌ２，Ｌ３の交差部分が磁性体５の上面に当接する
ように樹脂ケース７内に収納されている。入力電極１７
は入力端子７１に接続され、ポ−ト電極１２は出力端子
７２に接続され、アース電極１４，１５はア−ス端子７
３，７３に接続され、アース電極１６は下ヨーク８（ア
ース）に接続された金属導体片７４に接続されている。
ポート電極１１，１２，１３は整合用のコンデンサＣ１
〜Ｃ３の上面電極に接続され、コンデンサＣ１〜Ｃ３の
下面電極は底壁７ｂ凹部面のアース端子７３に接続さ
れ、終端用のチップ抵抗Ｒの一端側はポ−ト電極１３
に、他端側はア−ス電極１４及びア−ス端子７３に接続
されている。

【００３２】上記のように、インダクタ電極Ｌｆで形成
されるインダクタＬｆはポ−ト電極１１と入力電極１７
（入力端子７１）との間に接続され、第１コンデンサ電
極Ｃfaと第２コンデンサ電極Ｃfbとで形成される容量Ｃ
f1は入力電極１７（入力端子７１）とアース電極１６
（金属導体片７４）との間に接続された構成となってい
る。すなわち、本実施形態のアイソレータは、図３に示
すように、中心導体Ｌ１，Ｌ２，Ｌ３の先端部にあたる
ポートＰ１〜Ｐ３に整合用容量Ｃ１〜Ｃ３が接続され、
１つのポートＰ３には終端抵抗Ｒが接続され、1つのポ
ートＰ１とこのポートＰ１に対応する入力端子７１との
間にはインダクタＬｆが接続され、この入力端子７１と
アースとの間に容量Ｃf1が接続された構成となり、1つ
の入力ポートに整合用容量Ｃ１と上記インダクタＬｆと
上記容量Ｃf1とのπ型の低域通過フィルタが構成された
ものとなっている。

【００３３】次に、本実施形態のアイソレータの作用効
果について説明する。図４は上記のアイソレータの作用
（動作原理）を説明するための回路図である。図４に示
すように、ポートＰ１の整合用容量Ｃ１は、アイソレー
タ本来の整合用回路として機能する容量Ｃｏとπ型の低
域通過フィルタの一方の容量として機能する容量Ｃf2と
の並列容量とで表わされる。そして、この容量Ｃf2と上
記インダクタＬｆと上記容量Ｃｆ1とでポートＰ１にＣ
−Ｌ−Ｃ接続のπ型低域通過フィルタが接続された構成
が実現されている。つまり、本実施形態のアイソレータ
の整合用容量Ｃ１は、アイソレータの整合回路として機
能する容量Ｃｏに上記π型の低域通過フィルタＬＰＦを
形成する容量Ｃf2を付加した値に設定される。例えば、
１．５ＧＨｚ帯においては、容量Ｃｏは約５ｐＦ、容量
Ｃf1，Ｃf2は約２ｐＦに設定され、９００ＭＨｚ帯にお
いては、容量Ｃｏは約１０ｐＦ、容量Ｃf1，Ｃf2は約３
ｐＦに設定され、インダクタＬｆは約６ｎＨに設定され
ている。

【００３４】容量Ｃf1，Ｃf2は、通常、アイソレータの
入出力インピーダンス（通常、５０Ω）が変化しないよ
うに、同じ値になるように設定されるが、容量Ｃf1，Ｃ
f2を異なる値に設定することにより、アイソレータの入
出力インピーダンスを変更することも可能である。

【００３５】インダクタＬｆは、誘電体多層基板４に形
成されたインダクタ電極Ｌｆの電極パターンの幅、形状
等を変えることにより所望の値に設定され、容量Ｃf1
は、誘電体多層基板４に形成された第１コンデンサ電極
Ｃfa、第２コンデンサ電極Ｃfbの電極パターンの形状等
を変えることにより所望の値に設定される。

【００３６】図５は、本実施形態のアイソレータと従来
のアイソレータの減衰量の周波数特性を示す図であり、
実線は本実施形態による特性を示し、破線は従来の特性
を示す。図５に示すように、本実施形態のアイソレータ
の構成においては、従来のものに比べ、高周波帯側での
減衰量が大幅に大きくなってことがわかる。

【００３７】以上のように、本実施形態のアイソレータ
においては、誘電体多層基板４にはインダクタＬｆ及び
容量Ｃf1が形成されており、１つの信号入出力部には、
インダクタＬｆと容量Ｃf1と整合用容量Ｃ１とでπ型の
低域通過フィルタＬＰＦが形成されているので、図５に
示すように、帯域外における減衰量は従来のものに比べ
大幅に改善されたものとなる。

【００３８】また、本実施形態の誘電体多層基板４は、
図１７に示す従来の誘電体多層基板９に比べ、インダク
タ電極Ｌｆを形成するための誘電体シート４６を１枚付
加しただけの構造であり、寸法の増加を招くこともな
い。

【００３９】すなわち、本実施形態のアイソレータに
は、低域通過フィルタＬＰＦを構成するインダクタＬｆ
及び容量Ｃf1，Ｃf2が内蔵されており、本実施形態のア
イソレータを用いれば、従来必要であった不要輻射防止
用の別体のフィルタを用いることなく、または実装基板
にフィルタ用の電極パターン等を形成することなく、不
要輻射を大幅に低減することができ、通信機器の小型
化、低価格化に貢献することができる。

【００４０】［第２実施形態、図６］本発明の第２実施
形態に係る誘電体多層基板の構造を図６に示す。図中、
図２と同一符号は同一または相当部分を示す。本実施形
態の誘電体多層基板４はπ型低域通過フィルタのインダ
クタＬｆのみを内蔵するように構成したものである。こ
の誘電体多層基板４は、誘電体セラミックグリーンシー
ト４１〜４６を積層一体焼成して形成され、各誘電体シ
ート４１〜４６には第１実施形態のものと略同様の電極
パターンが形成されている。第１実施形態と異なる点
は、誘電体シート４１に第１コンデンサ電極が形成され
ておらず、誘電体シート４２には第２コンデンサ電極に
代えてインダクタ電極Ｌｆを接続するための接続用電極
２０が形成されている点である。誘電体シート４１，４
２の他の電極、及び誘電体シート４３〜４６の電極は第
１実施形態のものと同一の電極パターンで形成されてい
る。また、アイソレータ全体の構成も第１実施形態のも
のと同様に構成される。

【００４１】本実施形態のアイソレータは、中心導体Ｌ
１，Ｌ２，Ｌ３の先端部にあたるポートＰ１〜Ｐ３に整
合用容量Ｃ１〜Ｃ３が接続され、１つのポートＰ３には
終端抵抗Ｒが接続され、1つのポートＰ１とこのポート
Ｐ１に対応する入力電極１７（入力端子７１）との間に
はインダクタＬｆが接続された構成となる。すなわち、
本実施形態のアイソレータは、第１実施形態に示したも
のから容量Ｃf1を削除した構成となっており、入力端子
７１とアース間に低域通過フィルタを構成する他の容量
を付加すれば、整合用容量Ｃ１と上記インダクタＬｆと
付加する容量とでπ型低域通過フィルタを構成すること
ができる。

【００４２】以上のように、本実施形態のアイソレータ
においては、誘電体多層基板４にはインダクタＬｆが形
成されており、アイソレータの外部に１つの容量を付加
するだけで、１つの信号入出力部にπ型低域通過フィル
タＬＰＦを構成することができる。すなわち、低域通過
フィルタの全てを外部に形成した場合に比べ、インダク
タ１個分のインダクタ部品またはインダクタ電極パター
ンを削減でき、実装基板の実装面積を小さくすることが
できる。

【００４３】なお、第２実施形態では、低域通過フィル
タを構成するインダクタを内蔵した構造の誘電体多層基
板を用いたアイソレータで説明したが、これに限るもの
ではなく、誘電体多層基板に低域通過フィルタを構成す
る容量のみを形成するようにしてもよい。

【００４４】［第３実施形態、図７、図８］本発明の第
３実施形態に係るアイソレータの構造、構成を図７及び
図８に示す。図７はアイソレータの分解斜視図、図８は
誘電体多層基板の分解斜視図である。図中、図１、図２
と同一符号は同一または相当部分を示す。本実施形態の
アイソレータは、上ヨーク２の内面に永久磁石３を配置
するとともに、該上ヨーク２に下ヨーク８を装着して磁
気閉回路を形成し、下ヨーク８内の底面上に樹脂ケース
７が配設され、該樹脂ケース７内に誘電体多層基板４、
磁性体５を配設して構成されており、基本的構造は第１
実施形態と略同様であり、以下、異なる部分について説
明する。

【００４５】本実施形態の誘電体多層基板４は、８枚の
誘電体シート４１〜４８を積層して一体化したものであ
り、誘電体シート４４，４５，４６の上面には中心電極
Ｌ１，Ｌ２，Ｌ３が形成され、誘電体シート４１，４
２，４３の中央部には磁性体５を収納する孔２１が形成
されており、これにより誘電体多層基板４の下面には磁
性体５が収納されている。

【００４６】誘電体シート４２にはコンデンサ電極Ｃfc
が形成されており、このコンデンサ電極Ｃfcと誘電体シ
ート４１及び誘電体シート４３に形成されたアース電極
２２、２３とで低域通過フィルタの構成要素である前述
した容量Ｃf1が形成されている。誘電体シート４７には
インダクタ電極Ｌｆが形成され、これにより前述の低域
通過フィルタを構成するインダクタＬｆが形成されてい
る。

【００４７】さらに誘電体シート４２には整合用コンデ
ンサ電極Ｃ１，Ｃ２，Ｃ３が形成されており、各整合用
コンデンサ電極Ｃ１〜Ｃ３と誘電体シート４１及び誘電
体シート４３に形成されたアース電極２２，２３とで整
合用容量Ｃ１，Ｃ２，Ｃ３が形成され、また誘電体シー
ト４８の裏面には膜状の終端抵抗Ｒが形成されている。

【００４８】各整合用コンデンサ電極Ｃ１，Ｃ２，Ｃ３
には各中心電極Ｌ１，Ｌ２，Ｌ３のポートＰ１，Ｐ２，
Ｐ３がそれぞれスルーホール電極を介して接続されてお
り、このうちポートＰ３はスルーホール電極及び整合用
コンデンサ電極Ｃ３を介して終端抵抗Ｒのホット側に接
続されている。

【００４９】また各中心電極Ｌ１，Ｌ２，Ｌ３のアース
側はスルーホール電極を介して誘電体シート４１，４３
に形成されたアース電極２２，２３に接続されており、
中心導体Ｌ３のアース側はスルーホール電極及びアース
電極２３を介して終端抵抗Ｒのアース側に接続されてい
る。誘電体シート４１のアース電極２２は樹脂ケース７
の底面７ｂに形成されたアース電極７５に接続されてお
り、入力電極１７、ポート電極（出力電極）１２は入
力、出力端子７１，７２にそれぞれ接続されている。

【００５０】本実施形態のアイソレータにおいては、誘
電体多層基板４に低域通過フィルタを構成するインダク
タＬｆ及び容量Ｃf1が内蔵され、入力部にはインダクタ
Ｌｆと容量Ｃf1と整合用容量Ｃ１とでπ型の低域通過フ
ィルタＬＰＦが形成されているので、第1実施形態と同
様に不要輻射防止用の別体のフィルタ等を用いることな
く、周波数帯域外での減衰量を大きくして不要輻射を大
幅に低減することができ、通信機器の小型化、低価格化
に貢献することができる。

【００５１】さらに、本実施形態の誘電体多層基板４に
は、整合用容量Ｃ１，Ｃ２，Ｃ３及び終端抵抗Ｒが内蔵
されており、単板型コンデンサ、チップ抵抗を用いた第
1実施形態の構造に比べて、部品点数を削減できるとと
もにアイソレータを小型化することができ、通信機器の
小型化、低価格化にさらに貢献することができる。

【００５２】［第４実施形態、図９、図１０］本発明の
第４実施形態に係るアイソレータの構造、構成を図９及
び図１０に示す。図９はアイソレータの分解斜視図、図
１０は誘電体多層基板の分解斜視図である。図中、図
７、図８と同一符号は同一または相当部分を示す。本実
施形態のアイソレータは、上ヨーク２の内面に永久磁石
３を配置するとともに、該上ヨーク２に下ヨーク８を装
着して磁気閉回路を形成し、下ヨーク８内の底面上に誘
電体多層基板４、磁性体５を配設して構成されている。
そして、本実施形態の誘電体多層基板４の下面の両端部
には一対の端子用凸部４０が突出して形成されており、
端子用凸部４０には入力、出力端子電極２６，２７及び
アース端子電極２８，２８が形成されている。

【００５３】誘電体多層基板４は、誘電体シート４１〜
４８及び一対の誘電体シート４０を積層して一体化した
ものであり、誘電体シート４１〜４８は第３実施形態で
説明したものと略同様の構成であり、以下、異なる部分
について説明する。

【００５４】誘電体シート４１の両端部には、上記端子
用凸部４０に対応する一対の帯板状誘電体シート４０が
積層されており、一方の誘電体シート４０には入力端子
電極２６及びアース端子電極２８が、他方の誘電体シー
ト４０には出力端子電極２７及びアース端子電極２８が
形成されている。入力端子２６はコンデンサ電極Ｃfc
に、出力端子電極２７は整合用コンデンサ電極Ｃ２に、
各アース端子電極２８はアース電極２２に、それぞれス
ルーホール電極を介して接続されている。

【００５５】本実施形態のアイソレータにおいては、誘
電体多層基板４に低域通過フィルタを構成するインダク
タＬｆ、容量Ｃf1、整合用容量Ｃ１，Ｃ２，Ｃ３、終端
抵抗Ｒ、入力、出力端子２６，２７及びアース端子２８
が内蔵されており、第３実施形態で説明した効果に加
え、第３実施形態で用いた樹脂ケースを不要にできるの
で、さらに部品点数を削減できるとともにアイソレータ
を小型化することができ、通信機器の小型化、低価格化
にさらに貢献することができる。

【００５６】［第５実施形態、図１１、図１２］本発明
の第５実施形態に係るアイソレータの構造、構成を図１
１及び図１２に示す。図１１はアイソレータの全体構造
を示す分解斜視図、図１２は図１１に示す磁性体多層基
板の分解斜視図である。

【００５７】本実施形態のアイソレータは、上ヨーク２
の内面に永久磁石３を配置するとともに、該上ヨーク２
に下ヨーク８を装着して磁気閉回路を形成し、下ヨーク
８内の底面上には樹脂ケース７が配設され、該樹脂ケー
ス７内には３つの中心電極が埋設された磁性体多層基板
６、整合用容量である単板型コンデンサＣ１〜Ｃ３、終
端抵抗であるチップ抵抗Ｒが配設され、磁性体多層基板
６に永久磁石３により直流磁界が印加されるように構成
されている。

【００５８】本実施形態の磁性体多層基板６は、厚さ数
十μｍ程度の複数の磁性体セラミックグリーンシート６
１〜６６の表面に各種電極を印刷等によりパターン形成
し、これら各シートを積層して圧着し、この積層体を一
体焼成して形成されている。

【００５９】磁性体シート６１にはポート電極１１，１
２，１３、アース電極１４，１５，１６、入力電極１７
及び第１コンデンサ電極Ｃfaが形成され、誘電体シート
６２にはアース電極２９及び第２コンデンサ電極Ｃfbが
形成され、誘電体シート６３，６４，６５には中心電極
Ｌ１，Ｌ２，Ｌ３が形成され、誘電体シート６６にはイ
ンダクタ電極Ｌｆがパターン形成されている。各中心電
極Ｌ１，Ｌ２，Ｌ３は互いに所定の角度（通常、１２０
度）をなすように積層配置され、そのポート端Ｐ１，Ｐ
２，Ｐ３はそれぞれ対応するポ−ト電極１１，１２，１
３に、他端部はアース電極１４，１５，１６，２９にそ
れぞれスルーホール電極を介して接続されている。

【００６０】磁性体シート６１の第１コンデンサ電極Ｃ
faと誘電体シート６２の第２コンデンサ電極Ｃfbは所望
の容量値を得るように所定の面積で対向するように形成
されている。そして、誘電体シ−ト６１を挟んで対向す
る第１コンデンサ電極Ｃfaと第２コンデンサ電極Ｃfbと
でπ型低域通過フィルタを構成する容量Ｃf1が形成され
る。第１コンデンサ電極Ｃfaはアース電極１６に連続し
てパターン形成されている。

【００６１】誘電体シート６６のインダクタ電極Ｌｆは
所望のインダクタンス値を持つように曲折するライン状
に形成されている。インダクタ電極Ｌｆの一端側はスル
ーホール電極を介してポート電極１１に接続され、他端
側はスルーホール電極を介して第２コンデンサ電極Ｃfb
に接続され、第２コンデンサ電極Ｃfbは入力電極１７に
スルーホール電極を介して接続されている。

【００６２】この磁性体多層基板６は、誘電体シート６
１の上面（電極形成面）を下方にして、樹脂ケース７内
に収納されている。入力電極１７は入力端子７１に接続
され、ポ−ト電極１２は出力端子７２に接続され、アー
ス電極１４，１５はア−ス端子７３，７３に接続され、
アース電極１６は下ヨーク８（アース）に接続された金
属導体片７４に接続されている。ポート電極１１，１
２，１３は整合用のコンデンサＣ１〜Ｃ３の上面電極に
接続され、コンデンサＣ１〜Ｃ３の下面電極は底壁７ｂ
凹部面のアース端子７３に接続され、終端用のチップ抵
抗Ｒの一端側はポ−ト電極１３に、他端側はア−ス電極
１４及びア−ス端子７３に接続されている。

【００６３】上記のように、インダクタ電極Ｌｆで形成
されるインダクタＬｆはポ−ト電極１１と入力電極１７
（入力端子７１）との間に接続され、第１コンデンサ電
極Ｃfaと第２コンデンサ電極Ｃfbとで形成される容量Ｃ
f1は入力電極１７（入力端子７１）とアース電極１６
（金属導体片７４）との間に接続された構成となってい
る。

【００６４】すなわち、本実施形態のアイソレータに
は、第１実施形態で説明したものと同様に、入力部にπ
型の低域通過フィルタＬＰＦを構成するインダクタＬｆ
及び容量Ｃf1，Ｃf2が内蔵されており、本実施形態のア
イソレータを用いれば、従来必要であった不要輻射防止
用の別体のフィルタを用いることなく、または実装基板
にフィルタ用の電極パターン等を形成することなく、不
要輻射を大幅に低減することができ、通信機器の小型
化、低価格化に貢献することができる。

【００６５】また、本実施形態のアイソレータでは、磁
性体材料で多層基板を形成しているので、第１実施形態
の誘電体多層基板と磁性体とを１つの部品（磁性体多層
基板）で構成でき、第１実施形態のものに比べ、さらに
部品点数を削減できるとともにアイソレータを小型化す
ることができる。つまり、本実施形態のアイソレータ
は、多層基板の材料として磁性体材料を用いたものであ
り、第１実施形態で示した磁性体５の機能を多層基板に
持たせた構成となっており、第１実施形態の磁性体５を
不要とすることができるので、通信機器の小型化、低価
格化にさらに貢献することができる。

【００６６】［第６実施形態、図１３、図１４］本発明
の第６実施形態に係るアイソレータの構造、構成を図１
３及び図１４に示す。図１３はアイソレータの分解斜視
図、図１４は磁性体多層基板の分解斜視図である。図
中、図７、図８と同一符号は同一または相当部分を示
す。本実施形態のアイソレータは、上ヨーク２の内面に
永久磁石３を配置するとともに、該上ヨーク２に下ヨー
ク８を装着して磁気閉回路を形成し、下ヨーク８内の底
面上に樹脂ケース７が配設され、該樹脂ケース７内に磁
性体多層基板６を配設して構成されている。

【００６７】本実施形態の磁性体多層基板６は、８枚の
磁性体シート６１〜６８を積層して一体化したものであ
り、磁性体シート６４，６５，６６には中心電極Ｌ１，
Ｌ２，Ｌ３が形成され、磁性体シート６２には低域通過
フィルタを構成するためのコンデンサ電極Ｃfcが形成さ
れ、磁性体シート６７には低域通過フィルタを構成する
インダクタ電極Ｌｆが形成されている。さらに磁性体シ
ート６２には整合用容量を形成するための整合用コンデ
ンサ電極Ｃ１，Ｃ２，Ｃ３が形成されており、また磁性
体シート６８の裏面には膜状の終端抵抗Ｒが形成されて
いる。磁性体シート６１〜６８に形成された各種電極の
接続は、第３実施形態で説明したものと同様であり、そ
の説明を省略する。

【００６８】本実施形態のアイソレータにおいては、磁
性体多層基板６に低域通過フィルタを構成するインダク
タＬｆ及び容量Ｃf1が内蔵され、入力部にはインダクタ
Ｌｆと容量Ｃf1と整合用容量Ｃ１とでπ型の低域通過フ
ィルタＬＰＦが形成されており、さらに磁性体多層基板
６には、整合用容量Ｃ１，Ｃ２，Ｃ３及び終端抵抗Ｒが
内蔵されているので、第３実施形態で説明したものと同
様の効果を得ることができる。

【００６９】また、本実施形態のアイソレータでは、磁
性体材料で多層基板を形成しているので、第３実施形態
の磁性体を不要とすることができ、第３実施形態のもの
に比べ、さらに部品点数を削減できるとともにアイソレ
ータを小型化することができ、通信機器の小型化、低価
格化にさらに貢献することができる。

【００７０】［第７実施形態、図１５、図１６］本発明
の第７実施形態に係るアイソレータの構造、構成を図１
５及び図１６に示す。図１５はアイソレータの分解斜視
図、図１６は磁性体多層基板の分解斜視図である。図
中、図９、図１０と同一符号は同一または相当部分を示
す。本実施形態のアイソレータは、上ヨーク２の内面に
永久磁石３を配置するとともに、該上ヨーク２に下ヨー
ク８を装着して磁気閉回路を形成し、下ヨーク８内の底
面上に磁性体多層基板６を配設して構成されている。そ
して、本実施形態の磁性体多層基板６の下面の両端部に
は一対の端子用凸部６０が突出して形成されており、端
子用凸部６０には入力、出力端子電極２６，２７及びア
ース端子電極２８，２８が形成されている。

【００７１】磁性体多層基板６は、磁性体シート６１〜
６８及び一対の磁性体シート６０を積層して一体化した
ものであり、磁性体シート６１の両端部には、上記端子
用凸部６０に対応する一対の帯板状磁性体シート６０が
積層されており、一方の磁性体シート６０には入力端子
電極２６及びアース端子電極２８が，他方の磁性体シー
ト６０には出力端子電極２７及びアース端子電極２８が
形成されている。入力端子２６はコンデンサ電極Ｃfc
に、出力端子電極２７は整合用コンデンサ電極Ｃ２に、
各アース端子電極２８はアース電極２２に、それぞれス
ルーホール電極を介して接続されている。

【００７２】本実施形態のアイソレータにおいては、磁
性体多層基板６に低域通過フィルタを構成するインダク
タＬｆ、容量Ｃf1、整合用容量Ｃ１，Ｃ２，Ｃ３、終端
抵抗Ｒ、入力、出力端子２６，２７及びアース端子２８
が内蔵されており、第４実施形態で説明したものと同様
の効果を得ることができる。

【００７３】また、本実施形態のアイソレータでは、磁
性体材料で多層基板を形成しているので、第４実施形態
の磁性体を不要とすることができ、第４実施形態のもの
に比べ、さらに部品点数を削減できるとともにアイソレ
ータを小型化することができ、通信機器の小型化、低価
格化にさらに貢献することができる。

【００７４】なお、上記各実施形態では、π型低域通過
フィルタを構成する一方の容量Ｃf2を整合用容量Ｃ１の
一部を利用したもので説明したが、この容量Ｃf2を整合
用容量Ｃ１とは別に形成するようにしてもよい。

【００７５】また、上記各実施形態では、信号入力側に
のみ低域通過フィルタを形成したもので説明したが、信
号入出力のいずれにも低域通過フィルタを形成した構成
としてもよい。

【００７６】また、上記各実施形態では、アイソレータ
を例にとって説明したが、ポートＰ３に終端抵抗Ｒを接
続することなく、ポートＰ３を第３の入出力部として構
成したサーキュレータにも本発明を適用することができ
る。

【００７７】また、上記各実施形態では、集中定数型の
非可逆回路素子を例にとって説明したが、分布定数型の
非可逆回路素子にも本発明を適用することができる。

【００７８】要するに、本発明は、中心電極を埋設した
多層基板に低域通過フィルタを構成するインダクタや容
量を形成したことを特徴とするものであり、他の構成に
ついては特に限定するものではない。

【００７９】

【発明の効果】以上説明したように、本発明に係る非可
逆回路素子によれば、中心電極が形成された誘電体多層
基板または磁性体多層基板に低域通過フィルタを構成す
るインダクタまたは容量が形成されており、このインダ
クタまたは容量を用いて低域通過フィルタを形成するこ
とができるので、本発明の非可逆回路素子を用いれば、
帯域外減衰量を大幅に低減するとともに、小型化に貢献
することができる。すなわち、外形寸法を変えることな
く、かつ製造コストを増加させることなく、非可逆回路
素子に低域通過フィルタの回路素子の一部または全てを
内蔵することができ、低域通過フィルタを外部に形成し
た場合に比べ、部品点数を削減することができかつ実装
面積を小さくすることができる。

【００８０】また、多層基板に整合用容量や終端抵抗を
形成することにより、さらに非可逆回路素子を小型化す
ることができる。また、前記多層基板に入出力端子を形
成することにより、さらに非可逆回路素子を小型化する
ことができる。

【００８１】したがって、本発明に係る非可逆回路素子
を用いれば、不要輻射防止用の別のフィルタを不要とす
ることができ、通信機器等の小型化、低価格化を図るこ
とができる。

【図面の簡単な説明】

【図１】第１実施形態に係るアイソレータの分解斜視図
である。

【図２】第１実施形態に係る誘電体多層基板の分解斜視
図である。

【図３】第１実施形態に係るアイソレータの等価回路図
である。

【図４】第１実施形態に係るアイソレータの作用を説明
するための回路図である。

【図５】本発明と従来のアイソレータの周波数特性図で
ある。

【図６】第２実施形態に係る誘電体多層基板の分解斜視
図である。

【図７】第３実施形態に係るアイソレータの分解斜視図
である。

【図８】第３実施形態に係る誘電体多層基板の分解斜視
図である。

【図９】第４実施形態に係るアイソレータの分解斜視図
である。

【図１０】第４実施形態に係る誘電体多層基板の分解斜
視図である。

【図１１】第５実施形態に係るアイソレータの分解斜視
図である。

【図１２】第５実施形態に係る誘電体多層基板の分解斜
視図である。

【図１３】第６実施形態に係るアイソレータの分解斜視
図である。

【図１４】第６実施形態に係る誘電体多層基板の分解斜
視図である。

【図１５】第７実施形態に係るアイソレータの分解斜視
図である。

【図１６】第７実施形態に係る誘電体多層基板の分解斜
視図である。

【図１７】従来のアイソレータの多層基板の分解斜視図
である。

【図１８】従来のアイソレータの等価回路図である。

【符号の説明】

２上ヨーク３永久磁石４誘電体多層基板４０〜４８誘電体シートＬ１〜Ｌ３中心電極５磁性体（フェライト）６磁性体多層基板６０〜６８磁性体シート７樹脂ケース７１、７２入出力端子７３アース端子８下ヨークＣ１〜Ｃ３整合用容量（整合用コンデンサ電
極）Ｒ終端抵抗Ｌｆインダクタ（インダクタ電極）Ｃfa、Ｃfb、Ｃfc コンデンサ電極Ｃf1、Ｃf2 容量Ｐ１〜Ｐ３ポート

Claims

【特許請求の範囲】

【請求項１】誘電体からなる多層基板に形成された中
心電極と、前記多層基板に配置された磁性体と、前記中
心電極のポートとアース間に接続された整合用容量と、
前記磁性体に直流磁界を印加する永久磁石と、を備えた
非可逆回路素子において、前記多層基板に低域通過フィルタを構成するインダクタ
または容量が形成されていることを特徴とする非可逆回
路素子。
【請求項２】磁性体からなる多層基板に形成された中
心電極と、前記中心電極のポートとアース間に接続され
た整合用容量と、前記多層基板に直流磁界を印加する永
久磁石と、を備えた非可逆回路素子において、前記多層基板に低域通過フィルタを構成するインダクタ
または容量が形成されていることを特徴とする非可逆回
路素子。
【請求項３】請求項１または請求項２に記載の非可逆
回路素子において、前記多層基板に前記整合用容量が形
成されていることを特徴とする非可逆回路素子。
【請求項４】請求項１、請求項２または請求項３に記
載の非可逆回路素子において、前記多層基板に終端抵抗
が形成されていることを特徴とする非可逆回路素子。
【請求項５】請求項１、請求項２、請求項３または請
求項４に記載の非可逆回路素子において、前記多層基板
に入出力端子が形成されていることを特徴とする非可逆
回路素子。
【請求項６】請求項１、請求項２、請求項３、請求項
４または請求項５に記載の非可逆回路素子において、前
記整合用容量が前記低域通過フィルタの一部を構成して
いることを特徴とする非可逆回路素子。
【請求項７】請求項１、請求項２、請求項３、請求項
４、請求項５または請求項６に記載の非可逆回路素子に
おいて、前記インダクタが前記中心電極のポートのうち
少なくとも１つのポートと該ポートに対応する入出力端
子に接続され、前記容量が前記入出力端子とアース間に
接続され、前記インダクタと前記容量と前記整合用容量
とでπ型低域通過フィルタが形成されていることを特徴
とする非可逆回路素子。