JP3125918B2 - アイソレータ - Google Patents
アイソレータInfo
- Publication number
- JP3125918B2 JP3125918B2 JP08236129A JP23612996A JP3125918B2 JP 3125918 B2 JP3125918 B2 JP 3125918B2 JP 08236129 A JP08236129 A JP 08236129A JP 23612996 A JP23612996 A JP 23612996A JP 3125918 B2 JP3125918 B2 JP 3125918B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- isolator
- center conductor
- ferrimagnetic material
- exterior body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アイソレータに関す
る。
る。
【０００２】
【従来の技術】アイソレータは、中心導体の入出力端子
の１つを、特性インピーダンス（通常は５０Ω）の抵抗
体（終端用抵抗と称する）で終端させると共に、残りの
２つの入出力端子間において、信号を一方向のみに通過
させるものであり、高周波信号伝送において、インピー
ダンスマッチングのとりにくいところに使用されるのが
常である。最近では自動車電話、携帯電話、コードレス
電話等の通信システム等において移動体通信端末や、基
地局に使用されることが多い。この場合、この種の通信
システムでは、通信方式がデジタル化されたため、各チ
ャンネルの出力電力は数十ｍＷでも、複数チャンネルが
重畳されることが多いので、アイソレータの出力電力は
重畳チャンネル倍になる。
の１つを、特性インピーダンス（通常は５０Ω）の抵抗
体（終端用抵抗と称する）で終端させると共に、残りの
２つの入出力端子間において、信号を一方向のみに通過
させるものであり、高周波信号伝送において、インピー
ダンスマッチングのとりにくいところに使用されるのが
常である。最近では自動車電話、携帯電話、コードレス
電話等の通信システム等において移動体通信端末や、基
地局に使用されることが多い。この場合、この種の通信
システムでは、通信方式がデジタル化されたため、各チ
ャンネルの出力電力は数十ｍＷでも、複数チャンネルが
重畳されることが多いので、アイソレータの出力電力は
重畳チャンネル倍になる。
【０００３】アイソレータは、移動体通信端末や基地局
の小型化に対応すべく、小型化重視の中で、技術開発が
進められており、現在では、7×7×4(mm)のサイズのも
のが主に使用されている。小型で、面実装の可能なアイ
ソレータとしては、実開平3ー115406号公報、実開平6ー77
310号公報等に開示されているように、構成部品をモジ
ュール化すると共に基板化し、これらの構成部品を積み
重ね、得られた積層体を外装体内に組み込んで構成した
ものが知られている。この場合、終端用抵抗は、アイソ
レータの小型化に対応すべく、チップ抵抗を使用し、こ
れを容量基板上に実装するか、または、容量基板上に厚
膜印刷にて形成するのが一般的であった。
の小型化に対応すべく、小型化重視の中で、技術開発が
進められており、現在では、7×7×4(mm)のサイズのも
のが主に使用されている。小型で、面実装の可能なアイ
ソレータとしては、実開平3ー115406号公報、実開平6ー77
310号公報等に開示されているように、構成部品をモジ
ュール化すると共に基板化し、これらの構成部品を積み
重ね、得られた積層体を外装体内に組み込んで構成した
ものが知られている。この場合、終端用抵抗は、アイソ
レータの小型化に対応すべく、チップ抵抗を使用し、こ
れを容量基板上に実装するか、または、容量基板上に厚
膜印刷にて形成するのが一般的であった。
【０００４】しかし、この種のアイソレータでは、小型
化及び面実装の要請から、容量基板は外装体の内部に組
み込まれるのが普通であるから、チップ抵抗や厚膜印刷
抵抗を容量基板上に形成する従来構造では、反射電力吸
収時に終端用抵抗の発する熱を、外装体の外部に放出す
ることができない。
化及び面実装の要請から、容量基板は外装体の内部に組
み込まれるのが普通であるから、チップ抵抗や厚膜印刷
抵抗を容量基板上に形成する従来構造では、反射電力吸
収時に終端用抵抗の発する熱を、外装体の外部に放出す
ることができない。
【０００５】特に、終端用抵抗が容量基板上に厚膜印刷
に設けられた場合、容量は使用周波数によって大きな値
を必要とするため、容量基板の材質や厚さが優先的に決
定されてしまい、放熱に寄与する終端用抵抗の位置や面
積を優先させることはできない。このため、終端用抵抗
の放熱性が悪くなり、その発熱温度が上昇してしまう。
発熱温度をある許容限界値に押さえるためには、電力を
押さえるほかはなく、このため、より高電力のアイソレ
ータを実現することが困難になっていた。
に設けられた場合、容量は使用周波数によって大きな値
を必要とするため、容量基板の材質や厚さが優先的に決
定されてしまい、放熱に寄与する終端用抵抗の位置や面
積を優先させることはできない。このため、終端用抵抗
の放熱性が悪くなり、その発熱温度が上昇してしまう。
発熱温度をある許容限界値に押さえるためには、電力を
押さえるほかはなく、このため、より高電力のアイソレ
ータを実現することが困難になっていた。
【０００６】しかも、上述したように、通信方式がデジ
タル化されたことに伴い、アイソレータの内部で、複数
チャンネルが重畳され、出力電力が重畳チャンネル倍に
なるから、終端用抵抗で吸収すべき電力も重畳チャンネ
ル倍になり、終端用抵抗の発熱がより一層増大する。
タル化されたことに伴い、アイソレータの内部で、複数
チャンネルが重畳され、出力電力が重畳チャンネル倍に
なるから、終端用抵抗で吸収すべき電力も重畳チャンネ
ル倍になり、終端用抵抗の発熱がより一層増大する。
【０００７】また、終端用抵抗の発熱により、部品相互
間を接合するためのハンダが溶融するなどの問題が発生
するため、この面からも、許容電力を抑制せざるを得な
かった。
間を接合するためのハンダが溶融するなどの問題が発生
するため、この面からも、許容電力を抑制せざるを得な
かった。
【０００８】
【発明が解決しようとする課題】本発明の課題は、小
型、かつ、薄型のアイソレータを提供することである。
型、かつ、薄型のアイソレータを提供することである。
【０００９】本発明のもう一つの課題は、高電力に耐え
得るアイソレータを提供することである。
得るアイソレータを提供することである。
【００１０】
【課題を解決するための手段】上述した課題を解決する
ため、本発明に係るアイソレータは、外装体と、容量基
板と、フェリ磁性体と、中心導体と、永久磁石と、基板
と、終端用抵抗とを含む。前記外装体は、少なくとも一
端側を開口させた内部空間を有する。前記容量基板は、
中心部に孔を有し、前記孔の周りの基板部に前記中心導
体に接続されるコンデンサを有し、前記外装体の前記内
部空間内に配置されている。前記フェリ磁性体は、前記
孔の内部に配置されている。前記中心導体は、前記フェ
リ磁性体の上に配置されている。前記永久磁石は、前記
フェリ磁性体に直流磁界を印加する。前記基板は、前記
フェリ磁性体の下側に備えられており、前記フェリ磁性
体と向き合う側の面に、少なくとも２つの端子電極を有
している。前記終端用抵抗は、前記フェリ磁性体と向き
合う側の前記基板の一面側であって、前記外装体が前記
基板上で占める平面内において、印刷により、前記端子
電極間に形成され、前記中心導体に接続されている。
ため、本発明に係るアイソレータは、外装体と、容量基
板と、フェリ磁性体と、中心導体と、永久磁石と、基板
と、終端用抵抗とを含む。前記外装体は、少なくとも一
端側を開口させた内部空間を有する。前記容量基板は、
中心部に孔を有し、前記孔の周りの基板部に前記中心導
体に接続されるコンデンサを有し、前記外装体の前記内
部空間内に配置されている。前記フェリ磁性体は、前記
孔の内部に配置されている。前記中心導体は、前記フェ
リ磁性体の上に配置されている。前記永久磁石は、前記
フェリ磁性体に直流磁界を印加する。前記基板は、前記
フェリ磁性体の下側に備えられており、前記フェリ磁性
体と向き合う側の面に、少なくとも２つの端子電極を有
している。前記終端用抵抗は、前記フェリ磁性体と向き
合う側の前記基板の一面側であって、前記外装体が前記
基板上で占める平面内において、印刷により、前記端子
電極間に形成され、前記中心導体に接続されている。
【００１１】上述のように、中心導体をフェリ磁性体の
上に配置し、永久磁石によりフェリ磁性体に直流磁界を
印加し、終端用抵抗を反射電力を吸収すべく中心導体の
入出力端子に接続してあるから、中心導体の入出力端子
の一つを終端用抵抗の特性インピーダンスで終端させる
と共に、残りの入出力端子間において、信号を一方向の
みに通過させるアイソレータが得られる。
上に配置し、永久磁石によりフェリ磁性体に直流磁界を
印加し、終端用抵抗を反射電力を吸収すべく中心導体の
入出力端子に接続してあるから、中心導体の入出力端子
の一つを終端用抵抗の特性インピーダンスで終端させる
と共に、残りの入出力端子間において、信号を一方向の
みに通過させるアイソレータが得られる。
【００１２】容量基板は、中心導体の入出力端子に接続
されるコンデンサを有するから、容量基板によって与え
られる容量値に従った周波数特性を有するアイソレータ
が得られる。
されるコンデンサを有するから、容量基板によって与え
られる容量値に従った周波数特性を有するアイソレータ
が得られる。
【００１３】外装体は、少なくとも一端側を開口させた
内部空間を有しており、容量基板は外装体の内部空間内
に配置されているから、容量基板を外装体の内部に配置
して位置決めできる。外装体は、内部空間の少なくとも
一端側を開口させてあるから、容量基板を開口部を通し
て、外装体の内部空間内に容易に組み込むことができ
る。しかも、外装体及び容量基板のそれぞれの厚みが互
いに加算されることがない。このため、小型、かつ、薄
型のアイソレータが得られるフェリ磁性体は容量基板に
設けられた孔の内部に配置されている。この構造によれ
ば、フェリ磁性体及び容量基板のそれぞれの厚みが互い
に加算されることがない。このため、小型、かつ、薄型
のアイソレータが構成される。
内部空間を有しており、容量基板は外装体の内部空間内
に配置されているから、容量基板を外装体の内部に配置
して位置決めできる。外装体は、内部空間の少なくとも
一端側を開口させてあるから、容量基板を開口部を通し
て、外装体の内部空間内に容易に組み込むことができ
る。しかも、外装体及び容量基板のそれぞれの厚みが互
いに加算されることがない。このため、小型、かつ、薄
型のアイソレータが得られるフェリ磁性体は容量基板に
設けられた孔の内部に配置されている。この構造によれ
ば、フェリ磁性体及び容量基板のそれぞれの厚みが互い
に加算されることがない。このため、小型、かつ、薄型
のアイソレータが構成される。
【００１４】外装体の開口側とは反対側に基板が備えら
れており、終端用抵抗は基板の上に備えられている。し
たがって、反射電力吸収時に終端用抵抗から発生する熱
が基板を通して外部に導出される。このため、放熱性に
優れ、高電力に耐え得るアイソレータが得られる。電力
が一定であるとすれば、発熱温度を低減させ、部品相互
間を接合するためのハンダが溶融するなどの問題を回避
することができる。
れており、終端用抵抗は基板の上に備えられている。し
たがって、反射電力吸収時に終端用抵抗から発生する熱
が基板を通して外部に導出される。このため、放熱性に
優れ、高電力に耐え得るアイソレータが得られる。電力
が一定であるとすれば、発熱温度を低減させ、部品相互
間を接合するためのハンダが溶融するなどの問題を回避
することができる。
【００１５】
【発明の実施の形態】図１は本発明に係るアイソレータ
の分解斜視図、図２は本発明に係るアイソレータの平面
図及び図３は図２のＡ３−Ａ３線上における正面断面図
である。図に示すように、本発明に係るアイソレータ
は、外装体１と、容量基板２と、フェリ磁性体３と、中
心導体４と、永久磁石５と、基板６と、終端用抵抗７と
を含む。外装体１は、少なくとも一端側を開口させた内
部空間１０を有している。 外装体１は、絶縁材料、例
えば、絶縁樹脂で構成される。外装体１に備えられた端
子１２、１４は入出力端子であり、端子１３は接地端子
である。端子１１も接地端子として用いることができ
る。
の分解斜視図、図２は本発明に係るアイソレータの平面
図及び図３は図２のＡ３−Ａ３線上における正面断面図
である。図に示すように、本発明に係るアイソレータ
は、外装体１と、容量基板２と、フェリ磁性体３と、中
心導体４と、永久磁石５と、基板６と、終端用抵抗７と
を含む。外装体１は、少なくとも一端側を開口させた内
部空間１０を有している。 外装体１は、絶縁材料、例
えば、絶縁樹脂で構成される。外装体１に備えられた端
子１２、１４は入出力端子であり、端子１３は接地端子
である。端子１１も接地端子として用いることができ
る。
【００１６】容量基板２は、中心部に孔２０を有し、孔
２０の周りの基板部２１に中心導体４の入出力端子に接
続されるコンデンサを有し、外装体１の内部空間１０内
に配置されている。フェリ磁性体３は、孔２０の内部に
配置されている。フェリ磁性体３は、ＹＩＧ（イットリ
ウム鉄ガーネット）などからなる。
２０の周りの基板部２１に中心導体４の入出力端子に接
続されるコンデンサを有し、外装体１の内部空間１０内
に配置されている。フェリ磁性体３は、孔２０の内部に
配置されている。フェリ磁性体３は、ＹＩＧ（イットリ
ウム鉄ガーネット）などからなる。
【００１７】中心導体４は、フェリ磁性体３の上に配置
されている。本発明においては使用できる中心導体に特
に制限がない。これまで提案され、これから提案される
ことのある種々のタイプのものを用いることができる。
実施例では、中心導体４は、３つのストリップライン４
１〜４３を有し、ストリップライン４１〜４３のそれぞ
れが互いに約１２０度の角度で交叉している。
されている。本発明においては使用できる中心導体に特
に制限がない。これまで提案され、これから提案される
ことのある種々のタイプのものを用いることができる。
実施例では、中心導体４は、３つのストリップライン４
１〜４３を有し、ストリップライン４１〜４３のそれぞ
れが互いに約１２０度の角度で交叉している。
【００１８】永久磁石５は、フェリ磁性体３に直流磁界
を印加する。実施例では、薄型化、小型化のために、１
個の永久磁石５を有する場合を示しているが、２個の永
久磁石を備えていてもよい。
を印加する。実施例では、薄型化、小型化のために、１
個の永久磁石５を有する場合を示しているが、２個の永
久磁石を備えていてもよい。
【００１９】基板６は、外装体１の開口側とは反対側に
備えられている。終端用抵抗７は基板６の上に備えら
れ、反射電力を吸収すべく中心導体４の入力端子の一つ
に接続されている。基板６は熱伝導性の良い電気絶縁材
料で構成する。具体例としては、アルミナまたはベリリ
ア等を挙げることができる。
備えられている。終端用抵抗７は基板６の上に備えら
れ、反射電力を吸収すべく中心導体４の入力端子の一つ
に接続されている。基板６は熱伝導性の良い電気絶縁材
料で構成する。具体例としては、アルミナまたはベリリ
ア等を挙げることができる。
【００２０】終端用抵抗７は、外装体１と対向する基板
６の一面側に設けられている。終端用抵抗７は、通常
は、酸化ルテニウム(RuO)等の抵抗材料、銀ーパラジウ
ム(AgPd)等の電極材料を用い、これらの材料を基板６上
に印刷することによって形成される。更に実施例では、
図３に示すように、終端用抵抗７の表面に、レジストに
よって保護用絶縁膜７１が形成されている。終端用抵抗
７は、基板６上に形成された端子電極６１ー６２間に形
成されている。
６の一面側に設けられている。終端用抵抗７は、通常
は、酸化ルテニウム(RuO)等の抵抗材料、銀ーパラジウ
ム(AgPd)等の電極材料を用い、これらの材料を基板６上
に印刷することによって形成される。更に実施例では、
図３に示すように、終端用抵抗７の表面に、レジストに
よって保護用絶縁膜７１が形成されている。終端用抵抗
７は、基板６上に形成された端子電極６１ー６２間に形
成されている。
【００２１】組み立てに当っては、基板６の上にヨーク
８を載せ、ヨーク８の上に外装体１を載せる。基板６と
ヨーク８は接着または機械的結合手段によって、結合さ
せる。外装体１の内部空間１０の中に容量基板２を挿入
し、容量基板２の孔２０の内部にフェリ磁性体３を挿入
し、フェリ磁性体３の上に中心導体４を配置する。更
に、中心導体４の上方に、フェリ磁性体３に垂直に磁界
を印加するように永久磁石５を配置し、更にその上にヨ
ーク９を被せて、ヨーク９の止め金９１、９２とヨーク
８の止め金８１、８２で外装体５を固定する（図２参
照）。ただし、実際の組立順序は上記とは異なる。ヨー
ク９は、薄い鉄板にニッケルメッキしたものが使用で
き、ヨーク８は鉄に銀メッキしたものにフッ素樹脂をコ
ートしたものが使用できる。
８を載せ、ヨーク８の上に外装体１を載せる。基板６と
ヨーク８は接着または機械的結合手段によって、結合さ
せる。外装体１の内部空間１０の中に容量基板２を挿入
し、容量基板２の孔２０の内部にフェリ磁性体３を挿入
し、フェリ磁性体３の上に中心導体４を配置する。更
に、中心導体４の上方に、フェリ磁性体３に垂直に磁界
を印加するように永久磁石５を配置し、更にその上にヨ
ーク９を被せて、ヨーク９の止め金９１、９２とヨーク
８の止め金８１、８２で外装体５を固定する（図２参
照）。ただし、実際の組立順序は上記とは異なる。ヨー
ク９は、薄い鉄板にニッケルメッキしたものが使用で
き、ヨーク８は鉄に銀メッキしたものにフッ素樹脂をコ
ートしたものが使用できる。
【００２２】図４は本発明に係るアイソレータの回路図
である。図４において、端子１４は、入力端子ＩＮとし
て用いられ、中心導体４のストリップライン４３に接続
されている。端子１２は出力端子ＯＵＴとして用いら
れ、中心導体４のストリップライン４２に接続されてい
る。終端用抵抗７は、接地用端子１３と中心導体４のス
トリップライン２１との間に接続されている。
である。図４において、端子１４は、入力端子ＩＮとし
て用いられ、中心導体４のストリップライン４３に接続
されている。端子１２は出力端子ＯＵＴとして用いら
れ、中心導体４のストリップライン４２に接続されてい
る。終端用抵抗７は、接地用端子１３と中心導体４のス
トリップライン２１との間に接続されている。
【００２３】接地容量Ｃ01〜Ｃ03及び端子間容量Ｃ11〜
Ｃ13は、容量基板２によって得られたコンデンサであ
る。接地容量Ｃ01〜Ｃ03は、ストリップライン４３から
導かれた入力端子431と、接地用端子１３との間に接続
されている。接地容量Ｃ02は、ストリップライン４２か
ら導かれた入力端子421と、接地用端子１３との間に接
続されている。接地容量Ｃ03は、ストリップライン４１
から導かれた入力端子411の接続点と、接地用端子１３
との間に接続されている。端子間容量Ｃ11はストリップ
ライン４２の入力端子421と、ストリップライン４３の
入力端子431と間に接続されている。端子間容量Ｃ12は
ストリップライン４２の入出力端子421とストリップラ
イン４１の入出力端子411との間に接続されている。端
子間容量Ｃ13はストリップライン４１の入出力端子411
と、ストリップライン４３の入出力端子431との間に接
続されている。図１、図２に示したアイソレータにおい
て、容量基板２、中心導体４及び基板６は図４に示すよ
うな回路構成が得られるように電気的に接続されてい
る。かかる接続関係の具体例は、例えば、特開平6-1633
19号に開示されている。
Ｃ13は、容量基板２によって得られたコンデンサであ
る。接地容量Ｃ01〜Ｃ03は、ストリップライン４３から
導かれた入力端子431と、接地用端子１３との間に接続
されている。接地容量Ｃ02は、ストリップライン４２か
ら導かれた入力端子421と、接地用端子１３との間に接
続されている。接地容量Ｃ03は、ストリップライン４１
から導かれた入力端子411の接続点と、接地用端子１３
との間に接続されている。端子間容量Ｃ11はストリップ
ライン４２の入力端子421と、ストリップライン４３の
入力端子431と間に接続されている。端子間容量Ｃ12は
ストリップライン４２の入出力端子421とストリップラ
イン４１の入出力端子411との間に接続されている。端
子間容量Ｃ13はストリップライン４１の入出力端子411
と、ストリップライン４３の入出力端子431との間に接
続されている。図１、図２に示したアイソレータにおい
て、容量基板２、中心導体４及び基板６は図４に示すよ
うな回路構成が得られるように電気的に接続されてい
る。かかる接続関係の具体例は、例えば、特開平6-1633
19号に開示されている。
【００２４】上述のように、中心導体４をフェリ磁性体
３の上に配置し、永久磁石５によりフェリ磁性体３に直
流磁界を印加し、終端用抵抗７を中心導体４の入力端子
に接続してあるから、中心導体４の入出力端子411を終
端用抵抗７の特性インピーダンスで終端させると共に、
残りの２つの入出力端子431、 421間において、信号を一
方向のみに通過させるアイソレータが得られる。
３の上に配置し、永久磁石５によりフェリ磁性体３に直
流磁界を印加し、終端用抵抗７を中心導体４の入力端子
に接続してあるから、中心導体４の入出力端子411を終
端用抵抗７の特性インピーダンスで終端させると共に、
残りの２つの入出力端子431、 421間において、信号を一
方向のみに通過させるアイソレータが得られる。
【００２５】容量基板２は、中心導体４の入出力端子41
1、 421、 431に接続されるコンデンサを有するから、容
量基板２によって与えられる容量値に従った周波数特性
を有するアイソレータが得られる。
1、 421、 431に接続されるコンデンサを有するから、容
量基板２によって与えられる容量値に従った周波数特性
を有するアイソレータが得られる。
【００２６】外装体１は少なくとも一端側を開口させた
内部空間１０を有しており、容量基板２は外装体１の内
部空間１０内に配置されているから、容量基板２を外装
体１の内部に配置して位置決めできる。外装体１は、内
部空間１０の一端側を開口させてあるから、容量基板２
を開口部を通して、外装体１の内部空間１０内に容易に
組み込むことができる。しかも、外装体１及び容量基板
２のそれぞれの厚みが互いに加算されることがない。こ
のため、小型、かつ、薄型のアイソレータが得られる。
内部空間１０を有しており、容量基板２は外装体１の内
部空間１０内に配置されているから、容量基板２を外装
体１の内部に配置して位置決めできる。外装体１は、内
部空間１０の一端側を開口させてあるから、容量基板２
を開口部を通して、外装体１の内部空間１０内に容易に
組み込むことができる。しかも、外装体１及び容量基板
２のそれぞれの厚みが互いに加算されることがない。こ
のため、小型、かつ、薄型のアイソレータが得られる。
【００２７】フェリ磁性体３は容量基板２に設けられた
孔２０の内部に配置されている。この構造によれば、フ
ェリ磁性体３及び容量基板２のそれぞれの厚みが互いに
加算されることがない。このため、小型、かつ、薄型の
アイソレータが構成される。
孔２０の内部に配置されている。この構造によれば、フ
ェリ磁性体３及び容量基板２のそれぞれの厚みが互いに
加算されることがない。このため、小型、かつ、薄型の
アイソレータが構成される。
【００２８】外装体１の開口側とは反対側に基板６が備
えられており、終端用抵抗７は基板６の上に備えられて
いる。したがって、反射電力吸収時に終端用抵抗７から
発生する熱が基板６を通して外部に効率よく放熱され
る。このため、放熱性に優れ、高電力に耐え得るアイソ
レータが得られる。電力が一定であるとすれば、発熱温
度を低減させ、部品相互間を接合するためのハンダが溶
融するなどの問題を回避することができる。
えられており、終端用抵抗７は基板６の上に備えられて
いる。したがって、反射電力吸収時に終端用抵抗７から
発生する熱が基板６を通して外部に効率よく放熱され
る。このため、放熱性に優れ、高電力に耐え得るアイソ
レータが得られる。電力が一定であるとすれば、発熱温
度を低減させ、部品相互間を接合するためのハンダが溶
融するなどの問題を回避することができる。
【００２９】基板６を、熱伝導性の良好なアルミナまた
はベリリア等で構成した場合には、より優れた放熱特性
を得ることができる。
はベリリア等で構成した場合には、より優れた放熱特性
を得ることができる。
【００３０】表１は従来のアイソレータ（従来品）と、
本発明に係るアイソレータ（本発明品）について、終端
用抵抗の吸収反射電力と表面温度との関係を示すデータ
であり、図５はそれをグラフにしたものである。従来品
は、終端用抵抗を容量基板の上に設けた構造のものであ
る。
本発明に係るアイソレータ（本発明品）について、終端
用抵抗の吸収反射電力と表面温度との関係を示すデータ
であり、図５はそれをグラフにしたものである。従来品
は、終端用抵抗を容量基板の上に設けた構造のものであ
る。
【００３１】表１及び図５を見ると明らかなように、本
発明品において、従来品の発熱温度１９８℃とほぼ等し
い発熱温度１９６℃まで使用した場合、吸収できる反射
電力は４．５Ｗであり、従来品の約３倍の反射電力を吸
収できる。従って、本発明に係るアイソレータは高電力
に耐えることができる。
発明品において、従来品の発熱温度１９８℃とほぼ等し
い発熱温度１９６℃まで使用した場合、吸収できる反射
電力は４．５Ｗであり、従来品の約３倍の反射電力を吸
収できる。従って、本発明に係るアイソレータは高電力
に耐えることができる。
【００３２】また、１．５Ｗの反射電力吸収時の終端用
抵抗の温度が、従来品では１９８℃にも達しているのに
対して、本発明品では、８４℃と、従来品の半分にも満
たない。従って、電力が一定であるとすれば、発熱温度
を低減させ、部品相互間を接合するためのハンダが溶融
するなどの問題を回避することができる。
抵抗の温度が、従来品では１９８℃にも達しているのに
対して、本発明品では、８４℃と、従来品の半分にも満
たない。従って、電力が一定であるとすれば、発熱温度
を低減させ、部品相互間を接合するためのハンダが溶融
するなどの問題を回避することができる。
【００３３】
【発明の効果】以上述べたように、本発明によれば以下
のような効果が得られる。 （ａ）小型、かつ、薄型のアイソレータを提供すること
ができる。 （ｂ）高電力に耐え得るアイソレータを提供することが
できる。
のような効果が得られる。 （ａ）小型、かつ、薄型のアイソレータを提供すること
ができる。 （ｂ）高電力に耐え得るアイソレータを提供することが
できる。
【図１】本発明に係るアイソレータの分解斜視図であ
る。
る。
【図２】本発明に係るアイソレータの平面図である。
【図３】図２のＡ３−Ａ３線上における正面断面図であ
る。
る。
【図４】本発明に係るアイソレータの回路図である。
【図５】従来のアイソレータと本発明に係るアイソレー
タとについて、反射電力吸収時における終端用抵抗の表
面温度を、比較して示したグラフである。
タとについて、反射電力吸収時における終端用抵抗の表
面温度を、比較して示したグラフである。
１ 外装体 １０ 内部空間 ２ 容量基板 ２０ 孔 ３ フェリ磁性体 ４ 中心導体 ５ 永久磁石 ６ 基板 ７ 終端用抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 1/22 - 1/397
Claims (2)
- 【請求項１】 外装体と、容量基板と、フェリ磁性体
と、中心導体と、永久磁石と、基板と、終端用抵抗とを
含むアイソレータであって、 前記外装体は、少なくとも一端側を開口させた内部空間
を有しており、 前記容量基板は、中心部に孔を有し、前記孔の周りの基
板部に前記中心導体に接続されるコンデンサを有し、前
記外装体の前記内部空間内に配置されており、 前記フェリ磁性体は、前記孔の内部に配置されており、 前記中心導体は、前記フェリ磁性体の上に配置されてお
り、 前記永久磁石は、前記フェリ磁性体に直流磁界を印加す
るものであり、 前記基板は、前記フェリ磁性体の下側に備えられてお
り、前記フェリ磁性体と向き合う側の面に、少なくとも
２つの端子電極を有しており、 前記終端用抵抗は、前記フェリ磁性体と向き合う側の前
記基板の一面側であって、前記外装体が前記基板上で占
める平面内において、印刷により、前記端子電極間に形
成され、前記中心導体に接続されているアイソレータ。 - 【請求項２】 請求項１に記載されたアイソレータであ
って、 前記中心導体は、３つのストリップラインを有し、前記
ストリップラインのそれぞれが互いに約１２０度の角度
で交叉する集中定数型であるアイソレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08236129A JP3125918B2 (ja) | 1996-09-06 | 1996-09-06 | アイソレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08236129A JP3125918B2 (ja) | 1996-09-06 | 1996-09-06 | アイソレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084205A JPH1084205A (ja) | 1998-03-31 |
| JP3125918B2 true JP3125918B2 (ja) | 2001-01-22 |
Family
ID=16996195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08236129A Expired - Fee Related JP3125918B2 (ja) | 1996-09-06 | 1996-09-06 | アイソレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3125918B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0462918U (ja) * | 1990-10-03 | 1992-05-28 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3405297B2 (ja) * | 1999-11-30 | 2003-05-12 | 株式会社村田製作所 | 非可逆回路素子、非可逆回路および通信装置 |
| JP2002151914A (ja) * | 2000-11-07 | 2002-05-24 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
| JP4507436B2 (ja) * | 2001-04-04 | 2010-07-21 | パナソニック株式会社 | 非可逆回路素子 |
-
1996
- 1996-09-06 JP JP08236129A patent/JP3125918B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0462918U (ja) * | 1990-10-03 | 1992-05-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1084205A (ja) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731183B2 (en) | Non-reciprocal circuit device and wireless communications equipment comprising same | |
| JP3125918B2 (ja) | アイソレータ | |
| US6417741B2 (en) | Nonreciprocal circuit device with an insulating adhesive tape on the yoke | |
| JP3196491B2 (ja) | 非可逆回路素子 | |
| US6850751B1 (en) | Non-reciprocal circuit device, method of manufacturing, and mobile communication apparatus using the same | |
| JP2000114818A (ja) | 集中定数型非可逆回路素子 | |
| JP4003650B2 (ja) | 非可逆回路素子、非可逆回路素子の実装構造および通信装置 | |
| US7394330B2 (en) | Non-reciprocal circuit element | |
| JP3401934B2 (ja) | 非可逆回路素子 | |
| JP4507436B2 (ja) | 非可逆回路素子 | |
| JPH10284907A (ja) | 非可逆回路素子 | |
| JPH06204712A (ja) | 非可逆回路素子 | |
| CN100472938C (zh) | 电感和q值的降低少的压控振荡器 | |
| JP4085364B2 (ja) | 非可逆回路素子 | |
| JPH088610A (ja) | 非可逆回路素子 | |
| US6603370B2 (en) | Nonreciprocal circuit device with a casing average surface roughness less than or equal to 0.9 microns | |
| US6707681B2 (en) | Surface mount typed electronic circuit of small size capable of obtaining a high-Q | |
| JP3173645B2 (ja) | 非可逆回路素子 | |
| JP2606474Y2 (ja) | 非可逆回路素子 | |
| JP4066333B2 (ja) | 非可逆回路素子 | |
| JP4189920B2 (ja) | 非可逆回路素子及びその製造方法 | |
| JP3683220B2 (ja) | 非可逆回路素子 | |
| JP3981855B2 (ja) | アイソレータ | |
| JPH0340951B2 (ja) | ||
| JP2003017902A (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001018 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |