JP3196491B2 - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JP3196491B2 JP3196491B2 JP09876694A JP9876694A JP3196491B2 JP 3196491 B2 JP3196491 B2 JP 3196491B2 JP 09876694 A JP09876694 A JP 09876694A JP 9876694 A JP9876694 A JP 9876694A JP 3196491 B2 JP3196491 B2 JP 3196491B2
- Authority
- JP
- Japan
- Prior art keywords
- center electrode
- line
- center
- electrode
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、自動車電話、携帯電話
等の通信機器に使用される非可逆回路素子、例えばアイ
ソレータ、サーキュレータに関する。
等の通信機器に使用される非可逆回路素子、例えばアイ
ソレータ、サーキュレータに関する。
【０００２】
【従来の技術】一般に、アイソレータ、サーキュレータ
等の非可逆回路素子は、信号を伝送方向のみに通過さ
せ、逆方向への伝送を阻止する機能を有しており、自動
車電話、携帯電話等の移動体通信機器の送信回路部に使
用されている。これらの通信機器の小形化にともない、
非可逆回路素子の小型、薄形化の要求が益々増大してい
る。
等の非可逆回路素子は、信号を伝送方向のみに通過さ
せ、逆方向への伝送を阻止する機能を有しており、自動
車電話、携帯電話等の移動体通信機器の送信回路部に使
用されている。これらの通信機器の小形化にともない、
非可逆回路素子の小型、薄形化の要求が益々増大してい
る。
【０００３】このようなアイソレータとして、例えば図
４及び図５に示すような構造のものがある。図４はアイ
ソレータの全体構成を示す分解斜視図であり、図５は誘
電体多層基板の分解斜視図である。なお、以下の各図は
実装面側を上側にして示し、各種電極（パターン）形成
部には点塗り潰しを施して示してある。
４及び図５に示すような構造のものがある。図４はアイ
ソレータの全体構成を示す分解斜視図であり、図５は誘
電体多層基板の分解斜視図である。なお、以下の各図は
実装面側を上側にして示し、各種電極（パターン）形成
部には点塗り潰しを施して示してある。
【０００４】このアイソレータは、図４に示すように、
下部ヨーク１１内の底壁上にフェライト１２を配置し、
このフェライト１２を覆うように、その中央部にフェラ
イト１２が嵌合する凹部が設けられた誘電体多層基板１
３が載置され、内壁面に永久磁石１４が取り付けられた
上部ヨーク１５を下部ヨーク１１に装着して磁気閉回路
を形成するとともに、永久磁石１４により上記フェライ
ト１２に直流磁界を印加するように構成されている。下
部ヨーク１１及び上部ヨーク１５は磁性体金属からな
り、その表面にはＡｇ等がメッキされている。
下部ヨーク１１内の底壁上にフェライト１２を配置し、
このフェライト１２を覆うように、その中央部にフェラ
イト１２が嵌合する凹部が設けられた誘電体多層基板１
３が載置され、内壁面に永久磁石１４が取り付けられた
上部ヨーク１５を下部ヨーク１１に装着して磁気閉回路
を形成するとともに、永久磁石１４により上記フェライ
ト１２に直流磁界を印加するように構成されている。下
部ヨーク１１及び上部ヨーク１５は磁性体金属からな
り、その表面にはＡｇ等がメッキされている。
【０００５】なお、この多層基板１３は、図５に示すよ
うに、厚さ数十μｍ程度の多数の誘電体セラミックグリ
ーンシートの表面に各種電極をパターン印刷等により形
成し、この各シートを積層して圧着し、焼成して一体化
されたものであり、各シートに形成された各種電極は、
スルーホールまたはビアホール等により所定箇所で接続
されて構成されている。
うに、厚さ数十μｍ程度の多数の誘電体セラミックグリ
ーンシートの表面に各種電極をパターン印刷等により形
成し、この各シートを積層して圧着し、焼成して一体化
されたものであり、各シートに形成された各種電極は、
スルーホールまたはビアホール等により所定箇所で接続
されて構成されている。
【０００６】具体的には、シート２１〜２６にはアース
電極１、ポート電極２ａ、２ｂ、２ｃ及び接続電極等が
形成され多層基板１３の入出力部を形成している。
電極１、ポート電極２ａ、２ｂ、２ｃ及び接続電極等が
形成され多層基板１３の入出力部を形成している。
【０００７】シート３２に形成された容量電極３ａ、３
ｂ、３ｃとシート３１、３３に形成されたアース電極
１、１との間のそれぞれ２つの電極間容量により中心電
極４ａ、４ｂ、４ｃの一端部に接続する整合容量が形成
されている。
ｂ、３ｃとシート３１、３３に形成されたアース電極
１、１との間のそれぞれ２つの電極間容量により中心電
極４ａ、４ｂ、４ｃの一端部に接続する整合容量が形成
されている。
【０００８】シート４１、４２、４３にはそれぞれ１つ
の中心電極４ａ、４ｂ、４ｃが形成され、各中心電極４
ａ、４ｂ、４ｃは互いに１２０度の角度をなすように積
層され、その一端部はそれぞれポート電極２ａ、２ｂ、
２ｃに、他端部はアース電極１にビアーホール等で接続
されている。
の中心電極４ａ、４ｂ、４ｃが形成され、各中心電極４
ａ、４ｂ、４ｃは互いに１２０度の角度をなすように積
層され、その一端部はそれぞれポート電極２ａ、２ｂ、
２ｃに、他端部はアース電極１にビアーホール等で接続
されている。
【０００９】シート５１の裏面に形成されたポート電極
２ｃ、アース電極１間には終端抵抗Ｒが印刷等により形
成されて接続されている。この終端抵抗Ｒはエポキシ等
の樹脂によりオーバーコートされている。
２ｃ、アース電極１間には終端抵抗Ｒが印刷等により形
成されて接続されている。この終端抵抗Ｒはエポキシ等
の樹脂によりオーバーコートされている。
【００１０】そして、従来のアイソレータにおいては、
各ポートの中心導体４ａ、４ｂ、４ｃのライン幅及びラ
イン間隔は同寸法で形成されている。
各ポートの中心導体４ａ、４ｂ、４ｃのライン幅及びラ
イン間隔は同寸法で形成されている。
【００１１】
【発明が解決しようとする課題】ところが、上記のよう
な構造においては、それぞれのポートにより、中心電極
からアース面である下部ヨーク、あるいは上部ヨークま
での距離が異なる。このため、上記従来のように、各ポ
ートの中心電極のライン幅及びライン間隔を同寸法で形
成した場合は、各ポート毎に中心電極の特性インピーダ
ンスが異なり、つまり、ポート毎のインダクタンスが異
なることとなり、ポート間の対称性が悪く、アイソレー
タの性能が劣化するという問題があった。
な構造においては、それぞれのポートにより、中心電極
からアース面である下部ヨーク、あるいは上部ヨークま
での距離が異なる。このため、上記従来のように、各ポ
ートの中心電極のライン幅及びライン間隔を同寸法で形
成した場合は、各ポート毎に中心電極の特性インピーダ
ンスが異なり、つまり、ポート毎のインダクタンスが異
なることとなり、ポート間の対称性が悪く、アイソレー
タの性能が劣化するという問題があった。
【００１２】また、中心電極間の線間容量もそれぞれの
中心電極によって異なるため、さらに、ポート間の対称
性を悪くしていることもあった。
中心電極によって異なるため、さらに、ポート間の対称
性を悪くしていることもあった。
【００１３】そこで、本発明の目的は、以上のような従
来の非可逆回路素子が持つ問題点を解消し、中心電極の
ライン幅、ライン間隔を各ポート毎に設定することによ
り、中心電極のリアクタンスを全ポート等しくして、挿
入損失及びアイソレーション特性の良好な高性能かつ小
型の非可逆回路素子を提供することにある。
来の非可逆回路素子が持つ問題点を解消し、中心電極の
ライン幅、ライン間隔を各ポート毎に設定することによ
り、中心電極のリアクタンスを全ポート等しくして、挿
入損失及びアイソレーション特性の良好な高性能かつ小
型の非可逆回路素子を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係る発明は、複数の中心電極を
交差するように配置し、前記各中心電極の一端部に整合
回路を接続し、他端部をアースに接続してなる非可逆回
路素子において、前記中心電極のライン幅を各ポート毎
に設定したことを特徴とするものである。
に、本発明の請求項１に係る発明は、複数の中心電極を
交差するように配置し、前記各中心電極の一端部に整合
回路を接続し、他端部をアースに接続してなる非可逆回
路素子において、前記中心電極のライン幅を各ポート毎
に設定したことを特徴とするものである。
【００１５】請求項２に係る発明は、複数の中心電極を
交差するように配置し、前記各中心電極の一端部に整合
回路を接続し、他端部をアースに接続してなる非可逆回
路素子において、前記各中心電極は複数のラインで構成
され、該中心電極のライン間隔を各ポート毎に設定した
ことを特徴とするものである。
交差するように配置し、前記各中心電極の一端部に整合
回路を接続し、他端部をアースに接続してなる非可逆回
路素子において、前記各中心電極は複数のラインで構成
され、該中心電極のライン間隔を各ポート毎に設定した
ことを特徴とするものである。
【００１６】請求項３に係る発明は、複数の中心電極を
交差するように配置し、前記各中心電極の一端部に整合
回路を接続し、他端部をアースに接続してなる非可逆回
路素子において、前記各中心電極は複数のラインで構成
され、該中心電極のライン幅及びライン間隔を各ポート
毎に設定したことを特徴とするものである。
交差するように配置し、前記各中心電極の一端部に整合
回路を接続し、他端部をアースに接続してなる非可逆回
路素子において、前記各中心電極は複数のラインで構成
され、該中心電極のライン幅及びライン間隔を各ポート
毎に設定したことを特徴とするものである。
【００１７】請求項４に係る発明は、請求項１乃至請求
項３に記載の発明において、前記各中心電極、前記整合
回路及び入出力部の一部または全てを多層基板の内部あ
るいは表面に形成したことを特徴とするものである。
項３に記載の発明において、前記各中心電極、前記整合
回路及び入出力部の一部または全てを多層基板の内部あ
るいは表面に形成したことを特徴とするものである。
【００１８】
【作用】上記構成によれば、非可逆回路素子を構成する
各ポートの中心電極のライン幅やライン間隔を各ポート
毎に設定して、各中心電極のリアクタンスを全ポートで
等しくすることができる。
各ポートの中心電極のライン幅やライン間隔を各ポート
毎に設定して、各中心電極のリアクタンスを全ポートで
等しくすることができる。
【００１９】また、各中心電極及び整合回路等を多層基
板で形成することにより、より小形化することができ
る。
板で形成することにより、より小形化することができ
る。
【００２０】
【実施例】以下、本発明の目的とする各中心電極のリア
クタンスを全ポートで等しくするための中心電極のライ
ン幅及びライン間隔の設定について図面を参照して説明
する。図において、従来例と同一部分または相当する部
分については同一符号を付す。
クタンスを全ポートで等しくするための中心電極のライ
ン幅及びライン間隔の設定について図面を参照して説明
する。図において、従来例と同一部分または相当する部
分については同一符号を付す。
【００２１】本発明の第１実施例に係るアイソレータの
要部の構成を図１に示す。図１は多層基板内部の中心電
極及びフェライトの位置関係を示す分解斜視図であり、
この実施例のアイソレータ及び多層基板の全体構成は前
述の図４及び図５に示したものと同様の構成であり、図
示及びその説明を省略する。
要部の構成を図１に示す。図１は多層基板内部の中心電
極及びフェライトの位置関係を示す分解斜視図であり、
この実施例のアイソレータ及び多層基板の全体構成は前
述の図４及び図５に示したものと同様の構成であり、図
示及びその説明を省略する。
【００２２】図１に示すように、この実施例の多層基板
の中心電極部を構成するシート４１、４２、４３にはそ
れぞれ１つの中心電極４ａ、４ｂ、４ｃが形成され、各
中心電極４ａ、４ｂ、４ｃは互いに１２０度の角度をな
すように積層されている。そして、シート４１の上部に
は下部ヨークの底壁に載置されたフェライト１２が１つ
配置されている。つまり、各中心電極４ａ、４ｂ、４ｃ
は、アース面となる下部ヨークからそれぞれ異なる距離
に配置されている。各中心電極４ａ、４ｂ、４ｃの中央
部はそれぞれ２本のラインで構成され、前述したように
その一端部はそれぞれのポート電極に接続され、他端部
はアース電極に接続されている。
の中心電極部を構成するシート４１、４２、４３にはそ
れぞれ１つの中心電極４ａ、４ｂ、４ｃが形成され、各
中心電極４ａ、４ｂ、４ｃは互いに１２０度の角度をな
すように積層されている。そして、シート４１の上部に
は下部ヨークの底壁に載置されたフェライト１２が１つ
配置されている。つまり、各中心電極４ａ、４ｂ、４ｃ
は、アース面となる下部ヨークからそれぞれ異なる距離
に配置されている。各中心電極４ａ、４ｂ、４ｃの中央
部はそれぞれ２本のラインで構成され、前述したように
その一端部はそれぞれのポート電極に接続され、他端部
はアース電極に接続されている。
【００２３】まず、この構成における中心電極４ａ、４
ｂ、４ｃのライン間隔Ｄ１、Ｄ２、Ｄ３を同一とした場
合のライン幅Ｗ１、Ｗ２、Ｗ３の設定について考察す
る。
ｂ、４ｃのライン間隔Ｄ１、Ｄ２、Ｄ３を同一とした場
合のライン幅Ｗ１、Ｗ２、Ｗ３の設定について考察す
る。
【００２４】各中心電極のリアクタンスは、中心電極の
ラインのインダクタンスと中心電極間の線間容量で形成
される。通常、線間容量によるリアクタンスよりもイン
ダクタンスによるリアクタンスが相対的に大きいので、
まず、ラインのインダクタンスについて考察する。
ラインのインダクタンスと中心電極間の線間容量で形成
される。通常、線間容量によるリアクタンスよりもイン
ダクタンスによるリアクタンスが相対的に大きいので、
まず、ラインのインダクタンスについて考察する。
【００２５】一般的に、ラインのインダクタンスは、ラ
インの特性インピーダンスに比例し、ラインの特性イン
ピーダンスは、アースに近いほど小さくなり、またライ
ン幅が大きいほど小さくなる。したがって、アースから
近い中心電極ほどそのライン幅を狭くすることにより、
各ポートの特性インピーダンスを等しくし、よって、各
ポートのインダクタンスを等しくすることができる。
インの特性インピーダンスに比例し、ラインの特性イン
ピーダンスは、アースに近いほど小さくなり、またライ
ン幅が大きいほど小さくなる。したがって、アースから
近い中心電極ほどそのライン幅を狭くすることにより、
各ポートの特性インピーダンスを等しくし、よって、各
ポートのインダクタンスを等しくすることができる。
【００２６】すなわち、各中心電極４ａ、４ｂ、４ｃの
ライン幅Ｗ１、Ｗ２、Ｗ３をＷ１≦Ｗ２≦Ｗ３となるよ
うに設定して、各ポートの中心電極のインダクタンスを
等しくすることができる。
ライン幅Ｗ１、Ｗ２、Ｗ３をＷ１≦Ｗ２≦Ｗ３となるよ
うに設定して、各ポートの中心電極のインダクタンスを
等しくすることができる。
【００２７】次に、線間容量について考察する。上記の
各中心電極のライン幅の変更は小さいので、このライン
幅変更による線間容量に与える影響は小さく、中心電極
４ａと中心電極４ｃの線間容量はほぼ等しく、中心電極
４ｂの線間容量は、中心電極４ａ、４ｃの約２倍とな
る。このため、中心電極４ｂの線間容量によるリアクタ
ンスは、中心電極４ａ及び中心電極４ｃのそれよりも大
きくなり、各中心電極４ａ、４ｂ、４ｃの各リアクタン
スを等しくするには、中心電極４ｂのインダクタンスを
中心電極４ａ及び中心電極４ｃのインダクタンスよりも
小さくする必要がある。このために、中心電極４ｂのラ
イン幅Ｗ２を広げて中心電極４ｂの特性インピーダンス
を小さくする必要がある。したがって、線間容量をも含
めて設計した場合は、各中心電極４ａ、４ｂ、４ｃのラ
イン幅Ｗ１、Ｗ２、Ｗ３をＷ１≦Ｗ３≦Ｗ２となるよう
に設定することもある。
各中心電極のライン幅の変更は小さいので、このライン
幅変更による線間容量に与える影響は小さく、中心電極
４ａと中心電極４ｃの線間容量はほぼ等しく、中心電極
４ｂの線間容量は、中心電極４ａ、４ｃの約２倍とな
る。このため、中心電極４ｂの線間容量によるリアクタ
ンスは、中心電極４ａ及び中心電極４ｃのそれよりも大
きくなり、各中心電極４ａ、４ｂ、４ｃの各リアクタン
スを等しくするには、中心電極４ｂのインダクタンスを
中心電極４ａ及び中心電極４ｃのインダクタンスよりも
小さくする必要がある。このために、中心電極４ｂのラ
イン幅Ｗ２を広げて中心電極４ｂの特性インピーダンス
を小さくする必要がある。したがって、線間容量をも含
めて設計した場合は、各中心電極４ａ、４ｂ、４ｃのラ
イン幅Ｗ１、Ｗ２、Ｗ３をＷ１≦Ｗ３≦Ｗ２となるよう
に設定することもある。
【００２８】このように、中心電極のインダクタンスと
線間容量の両方を考慮してライン幅を設計すると、中心
電極４ａ、４ｂ、４ｃのライン幅Ｗ１、Ｗ２、Ｗ３は、
Ｗ１≦Ｗ２≦Ｗ３またはＷ１≦Ｗ３≦Ｗ２に設定され
る。
線間容量の両方を考慮してライン幅を設計すると、中心
電極４ａ、４ｂ、４ｃのライン幅Ｗ１、Ｗ２、Ｗ３は、
Ｗ１≦Ｗ２≦Ｗ３またはＷ１≦Ｗ３≦Ｗ２に設定され
る。
【００２９】次に、図１に示す構成における中心電極４
ａ、４ｂ、４ｃのライン幅Ｗ１、Ｗ２、Ｗ３を同一とし
た場合のライン間隔Ｄ１、Ｄ２、Ｄ３の設定について考
察する。
ａ、４ｂ、４ｃのライン幅Ｗ１、Ｗ２、Ｗ３を同一とし
た場合のライン間隔Ｄ１、Ｄ２、Ｄ３の設定について考
察する。
【００３０】一般的に、中心電極の特性インピーダンス
は、中心電極のライン間隔が大きいほど小さくなり、ま
た、前述したようにアースに近いほど小さくなる。した
がって、アースから近い中心電極ほどそのライン間隔を
狭くすることにより、各ポートの特性インピーダンスを
等しくし、よって、各ポートのインダクタンスを等しく
することができる。すなわち、各中心電極４ａ、４ｂ、
４ｃのライン間隔Ｄ１、Ｄ２、Ｄ３をＤ１≦Ｄ２≦Ｄ３
となるように設定して、各ポートの中心電極のインダク
タンスを等しくすることができる。
は、中心電極のライン間隔が大きいほど小さくなり、ま
た、前述したようにアースに近いほど小さくなる。した
がって、アースから近い中心電極ほどそのライン間隔を
狭くすることにより、各ポートの特性インピーダンスを
等しくし、よって、各ポートのインダクタンスを等しく
することができる。すなわち、各中心電極４ａ、４ｂ、
４ｃのライン間隔Ｄ１、Ｄ２、Ｄ３をＤ１≦Ｄ２≦Ｄ３
となるように設定して、各ポートの中心電極のインダク
タンスを等しくすることができる。
【００３１】また、線間容量をも含めて設計した場合に
は、ライン間隔Ｄ１、Ｄ２、Ｄ３をＤ１≦Ｄ３≦Ｄ２と
なるように設定することもある。
は、ライン間隔Ｄ１、Ｄ２、Ｄ３をＤ１≦Ｄ３≦Ｄ２と
なるように設定することもある。
【００３２】このように、中心電極のライン間隔は、Ｄ
１≦Ｄ２≦Ｄ３またはＤ１≦Ｄ３≦Ｄ２に設定される。
１≦Ｄ２≦Ｄ３またはＤ１≦Ｄ３≦Ｄ２に設定される。
【００３３】次に、本発明の第２実施例に係るアイソレ
ータの構成を図２及び図３に示す。図２はアイソレータ
の全体構成を示す分解斜視図であり、図３は多層基板内
部の中心電極及びフェライトの位置関係を示す分解斜視
図である。なお、この実施例のアイソレータの多層基板
の全体構成は前述の図５に示したものと同様の構成であ
り、図示及びその説明を省略する。
ータの構成を図２及び図３に示す。図２はアイソレータ
の全体構成を示す分解斜視図であり、図３は多層基板内
部の中心電極及びフェライトの位置関係を示す分解斜視
図である。なお、この実施例のアイソレータの多層基板
の全体構成は前述の図５に示したものと同様の構成であ
り、図示及びその説明を省略する。
【００３４】この実施例のアイソレータは図２に示すよ
うに、多層基板１３と永久磁石１４の間にフェライト１
２及びアース板１６が配置されている。他の構成につい
ては前述の図４に示したものと同様の構成であり、その
説明を省略する。すなわち、この実施例のアイソレータ
の中心電極の上下には、図３に示すように、フェライト
１２、１２が配置されている。この構成では、各中心電
極４ａ、４ｂ、４ｃに対応するアース面は、下部ヨーク
１１及びアース板１６となり、この上下の両アース面と
中心電極４ｂが形成されたシート４２の距離は、ほぼ等
しく構成されている。
うに、多層基板１３と永久磁石１４の間にフェライト１
２及びアース板１６が配置されている。他の構成につい
ては前述の図４に示したものと同様の構成であり、その
説明を省略する。すなわち、この実施例のアイソレータ
の中心電極の上下には、図３に示すように、フェライト
１２、１２が配置されている。この構成では、各中心電
極４ａ、４ｂ、４ｃに対応するアース面は、下部ヨーク
１１及びアース板１６となり、この上下の両アース面と
中心電極４ｂが形成されたシート４２の距離は、ほぼ等
しく構成されている。
【００３５】この構成においては、ライン間隔Ｄ１、Ｄ
２、Ｄ３を同一とした場合、中心電極のインダクタンス
を全ポート等しくするには、ライン幅Ｗ１、Ｗ２、Ｗ３
をＷ１＝Ｗ３≦Ｗ２となるように設定すればよい。ま
た、線間容量を考慮しても、中心電極４ｂのインダクタ
ンスを中心電極４ａ及び中心電極４ｃのインダクタンス
よりも小さくすればよく、やはり、中心電極のリアクタ
ンスを全ポート等しくするには、ライン幅Ｗ１、Ｗ２、
Ｗ３をＷ１＝Ｗ３≦Ｗ２となるように設定すればよい。
２、Ｄ３を同一とした場合、中心電極のインダクタンス
を全ポート等しくするには、ライン幅Ｗ１、Ｗ２、Ｗ３
をＷ１＝Ｗ３≦Ｗ２となるように設定すればよい。ま
た、線間容量を考慮しても、中心電極４ｂのインダクタ
ンスを中心電極４ａ及び中心電極４ｃのインダクタンス
よりも小さくすればよく、やはり、中心電極のリアクタ
ンスを全ポート等しくするには、ライン幅Ｗ１、Ｗ２、
Ｗ３をＷ１＝Ｗ３≦Ｗ２となるように設定すればよい。
【００３６】また、ライン幅Ｗ１、Ｗ２、Ｗ３を同一と
した場合は、中心電極のリアクタンスを全ポート等しく
するには、ライン間隔Ｄ１、Ｄ２、Ｄ３をＤ１＝Ｄ３≦
Ｄ２となるように設定すればよい。
した場合は、中心電極のリアクタンスを全ポート等しく
するには、ライン間隔Ｄ１、Ｄ２、Ｄ３をＤ１＝Ｄ３≦
Ｄ２となるように設定すればよい。
【００３７】上記第１及び第２実施例で説明したよう
に、複数の中心電極のライン幅またはライン間隔を各ポ
ート毎に設定して、各ポートの中心電極のリアクタンス
を等しくすることができる。したがって、ポート間の対
称性が向上し、挿入損失及びアイソレーション特性を向
上することができる。
に、複数の中心電極のライン幅またはライン間隔を各ポ
ート毎に設定して、各ポートの中心電極のリアクタンス
を等しくすることができる。したがって、ポート間の対
称性が向上し、挿入損失及びアイソレーション特性を向
上することができる。
【００３８】なお、上記の考察では、ライン幅及びライ
ン間隔のいずれか一方を同一寸法として、他方の寸法設
定について説明したが、これに限ることはなく、中心電
極のライン幅及びライン間隔の両方を各ポート毎に設定
してもよい。この場合、設計の自由度が高くなり、より
高性能な設計が可能となる。
ン間隔のいずれか一方を同一寸法として、他方の寸法設
定について説明したが、これに限ることはなく、中心電
極のライン幅及びライン間隔の両方を各ポート毎に設定
してもよい。この場合、設計の自由度が高くなり、より
高性能な設計が可能となる。
【００３９】また、上記実施例では、各中心電極が２本
のラインで構成されたものについて説明したが、これに
限るものではなく、各中心電極が１本または３本以上の
ラインで構成されたものでもよい。１本のラインで構成
された中心電極の場合は、もちろん、そのライン幅の設
定のみとなる。
のラインで構成されたものについて説明したが、これに
限るものではなく、各中心電極が１本または３本以上の
ラインで構成されたものでもよい。１本のラインで構成
された中心電極の場合は、もちろん、そのライン幅の設
定のみとなる。
【００４０】また、上記実施例では、１つのポートに終
端抵抗を接続したアイソレータの構造で説明したが、図
５に示すシート５１を削除するかまたはシート５１に終
端抵抗Ｒを接続せずにサーキュレータとすることもでき
る。
端抵抗を接続したアイソレータの構造で説明したが、図
５に示すシート５１を削除するかまたはシート５１に終
端抵抗Ｒを接続せずにサーキュレータとすることもでき
る。
【００４１】また、上記実施例では、より小形化を図る
ために多層基板で中心電極、整合回路等を構成したが、
これに限るものではなく、各中心電極を金属製の導体で
形成したものにも本発明を適用できる。
ために多層基板で中心電極、整合回路等を構成したが、
これに限るものではなく、各中心電極を金属製の導体で
形成したものにも本発明を適用できる。
【００４２】
【発明の効果】以上説明したように、本発明に係る非可
逆回路素子によれば、非可逆回路素子を構成する各ポー
トの中心電極のリアクタンスを全ポートで等しくなるよ
うに、中心電極のライン幅やライン間隔を各ポート毎に
設定しているので、ポート間の対称性が向上し、挿入損
失及びアイソレーション特性を向上することができる。
逆回路素子によれば、非可逆回路素子を構成する各ポー
トの中心電極のリアクタンスを全ポートで等しくなるよ
うに、中心電極のライン幅やライン間隔を各ポート毎に
設定しているので、ポート間の対称性が向上し、挿入損
失及びアイソレーション特性を向上することができる。
【００４３】また、各中心電極及び整合回路等を多層基
板で形成することにより、より小形化することができ
る。
板で形成することにより、より小形化することができ
る。
【００４４】したがって、本発明によれば、挿入損失及
びアイソレーション特性の良好な高性能かつ小型の非可
逆回路素子を提供することができる。
びアイソレーション特性の良好な高性能かつ小型の非可
逆回路素子を提供することができる。
【図１】本発明の第１実施例に係るアイソレータの要部
分解斜視図である。
分解斜視図である。
【図２】本発明の第２実施例に係るアイソレータの全体
構成を示す分解斜視図である。
構成を示す分解斜視図である。
【図３】本発明の第２実施例に係るアイソレータの要部
分解斜視図である。
分解斜視図である。
【図４】本発明の第１実施例及び従来のアイソレータの
全体構成を示す分解斜視図である。
全体構成を示す分解斜視図である。
【図５】本発明の各実施例及び従来のアイソレータの多
層基板の構成を示す分解斜視図である。
層基板の構成を示す分解斜視図である。
１ アース電極 ２ａ，２ｂ，２ｃ ポート電極 ３ａ，３ｂ，３ｃ 容量電極 ４ａ，４ｂ，４ｃ 中心電極 １１ 下部ヨーク １２ フェライト １３ 多層基板 １４ 永久磁石 １５ 上部ヨーク １６ アース板 ４１〜４３ セラミックシート
Claims (4)
- 【請求項１】 複数の中心電極を交差するように配置
し、前記各中心電極の一端部に整合回路を接続し、他端
部をアースに接続してなる非可逆回路素子において、 前記中心電極のライン幅を各ポート毎に設定したことを
特徴とする非可逆回路素子。 - 【請求項２】 複数の中心電極を交差するように配置
し、前記各中心電極の一端部に整合回路を接続し、他端
部をアースに接続してなる非可逆回路素子において、 前記各中心電極は複数のラインで構成され、該中心電極
のライン間隔を各ポート毎に設定したことを特徴とする
非可逆回路素子。 - 【請求項３】 複数の中心電極を交差するように配置
し、前記各中心電極の一端部に整合回路を接続し、他端
部をアースに接続してなる非可逆回路素子において、 前記各中心電極は複数のラインで構成され、該中心電極
のライン幅及びライン間隔を各ポート毎に設定したこと
を特徴とする非可逆回路素子。 - 【請求項４】 前記各中心電極、前記整合回路及び入出
力部の一部または全てを多層基板の内部あるいは表面に
形成したことを特徴とする請求項１乃至請求項３に記載
の非可逆回路素子。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09876694A JP3196491B2 (ja) | 1994-05-12 | 1994-05-12 | 非可逆回路素子 |
| DE69517365T DE69517365T2 (de) | 1994-05-12 | 1995-03-23 | Nichtreziprokes Schaltungselement |
| EP95104339A EP0682380B1 (en) | 1994-05-12 | 1995-03-23 | Nonreciprocal circuit element |
| FI952261A FI114835B (fi) | 1994-05-12 | 1995-05-10 | Epäresiprookkinen piirielementti |
| CN95104854A CN1038965C (zh) | 1994-05-12 | 1995-05-11 | 非互易电路元件 |
| NO19951860A NO311472B1 (no) | 1994-05-12 | 1995-05-11 | Kretselement med ikke-resiprok respons |
| US08/439,485 US5638032A (en) | 1994-05-12 | 1995-05-11 | Nonreciprocal circuit element |
| US08/798,498 US5748052A (en) | 1994-05-12 | 1997-02-10 | Nonreciprocal circuit element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09876694A JP3196491B2 (ja) | 1994-05-12 | 1994-05-12 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07307603A JPH07307603A (ja) | 1995-11-21 |
| JP3196491B2 true JP3196491B2 (ja) | 2001-08-06 |
Family
ID=14228525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09876694A Expired - Lifetime JP3196491B2 (ja) | 1994-05-12 | 1994-05-12 | 非可逆回路素子 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US5638032A (ja) |
| EP (1) | EP0682380B1 (ja) |
| JP (1) | JP3196491B2 (ja) |
| CN (1) | CN1038965C (ja) |
| DE (1) | DE69517365T2 (ja) |
| FI (1) | FI114835B (ja) |
| NO (1) | NO311472B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3264194B2 (ja) * | 1995-12-13 | 2002-03-11 | 株式会社村田製作所 | 非可逆回路素子 |
| JP3458806B2 (ja) | 2000-01-19 | 2003-10-20 | 株式会社村田製作所 | 非可逆回路素子及び通信機装置 |
| JP3395748B2 (ja) | 2000-01-19 | 2003-04-14 | 株式会社村田製作所 | 非可逆回路素子及び通信機装置 |
| DE10100150A1 (de) * | 2001-01-03 | 2002-07-18 | Siemens Ag | Verfahren und Telekommunikationsystem zur laufenden Berechnung von Gebühren |
| JP2003087014A (ja) * | 2001-06-27 | 2003-03-20 | Murata Mfg Co Ltd | 非可逆回路素子および通信装置 |
| US20030231076A1 (en) * | 2002-06-03 | 2003-12-18 | Matsushita Electric Industrial Co., Ltd. | Structure of non-reciprocal circuit element |
| JP2004336645A (ja) * | 2003-05-12 | 2004-11-25 | Alps Electric Co Ltd | アイソレータ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3334318A (en) * | 1964-12-05 | 1967-08-01 | Mitsubishi Electric Corp | Stripline circulator having means causing electrostatic capacitance between adjacent pairs of terminals to be substantially equal to each other |
| US3789324A (en) * | 1971-06-18 | 1974-01-29 | Tokyo Shibaura Electric Co | Lumped constant circulator |
| IL99092A (en) * | 1990-08-15 | 1995-06-29 | Hughes Aircraft Co | A back-to-back communication network is acceptable for a cross beam that includes a spatial stripe with cyclic elements |
| GB2266412B (en) * | 1992-04-17 | 1996-07-24 | Murata Manufacturing Co | Non-reciprocal circuit elements and method thereof |
| JP3147615B2 (ja) * | 1993-10-12 | 2001-03-19 | 株式会社村田製作所 | 高周波用非可逆回路素子 |
-
1994
- 1994-05-12 JP JP09876694A patent/JP3196491B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-23 EP EP95104339A patent/EP0682380B1/en not_active Expired - Lifetime
- 1995-03-23 DE DE69517365T patent/DE69517365T2/de not_active Expired - Lifetime
- 1995-05-10 FI FI952261A patent/FI114835B/fi not_active IP Right Cessation
- 1995-05-11 NO NO19951860A patent/NO311472B1/no not_active IP Right Cessation
- 1995-05-11 CN CN95104854A patent/CN1038965C/zh not_active Expired - Lifetime
- 1995-05-11 US US08/439,485 patent/US5638032A/en not_active Expired - Lifetime
-
1997
- 1997-02-10 US US08/798,498 patent/US5748052A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FI952261A (fi) | 1995-11-13 |
| FI114835B (fi) | 2004-12-31 |
| DE69517365D1 (de) | 2000-07-13 |
| NO311472B1 (no) | 2001-11-26 |
| EP0682380B1 (en) | 2000-06-07 |
| FI952261A0 (fi) | 1995-05-10 |
| US5748052A (en) | 1998-05-05 |
| NO951860D0 (no) | 1995-05-11 |
| EP0682380A1 (en) | 1995-11-15 |
| DE69517365T2 (de) | 2000-10-12 |
| NO951860L (no) | 1995-11-13 |
| CN1118524A (zh) | 1996-03-13 |
| CN1038965C (zh) | 1998-07-01 |
| JPH07307603A (ja) | 1995-11-21 |
| US5638032A (en) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222425B1 (en) | Nonreciprocal circuit device with a dielectric film between the magnet and substrate | |
| US6420941B2 (en) | Nonreciprocal circuit device | |
| EP0779673B1 (en) | Non-reciprocal circuit element | |
| JP3196491B2 (ja) | 非可逆回路素子 | |
| US6657511B2 (en) | Nonreciprocal circuit device and communication apparatus including the same | |
| US20060022766A1 (en) | High frequency circuit module having non-reciprocal circuit element | |
| US5774024A (en) | Microwave non-reciprocal circuit element | |
| EP1309031B1 (en) | Nonreciprocal circuit device and communication apparatus | |
| US5786736A (en) | Non-reciprocal circuit element | |
| EP0664573B1 (en) | Non-reciprocal circuit element | |
| JPH11239009A (ja) | 非可逆回路素子の広帯域化構造 | |
| JP3467840B2 (ja) | 非可逆回路素子 | |
| EP0707353B1 (en) | Non-reciprocal circuit element for microwave | |
| JPH10270911A (ja) | 非可逆回路素子及びその実装構造 | |
| JP3125918B2 (ja) | アイソレータ | |
| JP3331702B2 (ja) | 非可逆回路素子 | |
| US5926074A (en) | Nonreciprocal circuit device | |
| JPH088610A (ja) | 非可逆回路素子 | |
| JP3267010B2 (ja) | 非可逆回路素子 | |
| JPH09289403A (ja) | サーキュレータ | |
| JP3331701B2 (ja) | 非可逆回路素子 | |
| JP2606557Y2 (ja) | 非可逆回路素子 | |
| JP4636355B2 (ja) | 中心導体組立体およびこれを用いた非可逆回路素子 | |
| JPH0537206A (ja) | 非可逆回路素子 | |
| JPH07273506A (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |