JPH088610A - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JPH088610A JPH088610A JP13903294A JP13903294A JPH088610A JP H088610 A JPH088610 A JP H088610A JP 13903294 A JP13903294 A JP 13903294A JP 13903294 A JP13903294 A JP 13903294A JP H088610 A JPH088610 A JP H088610A
- Authority
- JP
- Japan
- Prior art keywords
- yoke
- substrate
- lower yoke
- terminal
- isolator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【目的】ヨークと実装基板とを直接はんだ付けできる構
造とすることにより、十分なはんだ付け強度を得ること
ができ、かつ特性を向上できる非可逆回路素子を提供す
る。 【構成】下ヨーク１１底板の底面と多層基板１３の端子
部底面とを同一面となるように形成するとともに、下ヨ
ーク１１底板にはアース端子１１ａ，１１ａが設けられ
ている。このアイソレータは、多層基板１３端子部のア
ース端子電極１ａ、入出力端子電極２及び下ヨーク１１
のアース端子１１ａにて実装基板にはんだ付けされる。
造とすることにより、十分なはんだ付け強度を得ること
ができ、かつ特性を向上できる非可逆回路素子を提供す
る。 【構成】下ヨーク１１底板の底面と多層基板１３の端子
部底面とを同一面となるように形成するとともに、下ヨ
ーク１１底板にはアース端子１１ａ，１１ａが設けられ
ている。このアイソレータは、多層基板１３端子部のア
ース端子電極１ａ、入出力端子電極２及び下ヨーク１１
のアース端子１１ａにて実装基板にはんだ付けされる。
Description
【０００１】
【産業上の利用分野】本発明は、自動車電話、携帯電話
等の移動通信機器に使用される非可逆回路素子、例えば
アイソレータ、サーキュレータに関する。
等の移動通信機器に使用される非可逆回路素子、例えば
アイソレータ、サーキュレータに関する。
【０００２】
【従来の技術】一般に、アイソレータ、サーキュレータ
等の非可逆回路素子は、信号を伝送方向のみに通過さ
せ、逆方向への伝送を阻止する機能を有しており、自動
車電話、携帯電話等の移動体通信機器の送信回路部に使
用されている。これらの通信機器の小形化にともない、
非可逆回路素子の小型、薄形化の要求が益々増大してい
る。この小形化、薄形化の要求に応えて、多層基板内に
複数の中心電極、整合回路等を形成した表面実装タイプ
の非可逆回路素子が実用化されている。
等の非可逆回路素子は、信号を伝送方向のみに通過さ
せ、逆方向への伝送を阻止する機能を有しており、自動
車電話、携帯電話等の移動体通信機器の送信回路部に使
用されている。これらの通信機器の小形化にともない、
非可逆回路素子の小型、薄形化の要求が益々増大してい
る。この小形化、薄形化の要求に応えて、多層基板内に
複数の中心電極、整合回路等を形成した表面実装タイプ
の非可逆回路素子が実用化されている。
【０００３】このようなアイソレータとして、例えば図
５及び図６に示すような構造のものがある。図５はアイ
ソレータの全体構成を示す分解斜視図であり、図６はそ
の外観斜視図である。なお、以下の各図は実装面側を上
側にして示し、各種電極（パターン）形成部には点塗り
潰しを施して示してある。
５及び図６に示すような構造のものがある。図５はアイ
ソレータの全体構成を示す分解斜視図であり、図６はそ
の外観斜視図である。なお、以下の各図は実装面側を上
側にして示し、各種電極（パターン）形成部には点塗り
潰しを施して示してある。
【０００４】このアイソレータは、図５に示すように、
下ヨーク１１の内壁上にフェライト１２を配置し、この
フェライト１２を覆うように、その中央部にフェライト
１２が嵌合する凹部が設けられた多層基板１３が載置さ
れ、内壁面に永久磁石１４が取り付けられた上ヨーク１
５を下ヨーク１１に装着して磁気閉回路を形成するとと
もに、永久磁石１４により上記フェライト１２に直流磁
界を印加するように構成されている。下ヨーク１１及び
上ヨーク１５は磁性体金属からなり、その表面にはＡｇ
等がメッキされ、アイソレータの共通アースとなってい
る。
下ヨーク１１の内壁上にフェライト１２を配置し、この
フェライト１２を覆うように、その中央部にフェライト
１２が嵌合する凹部が設けられた多層基板１３が載置さ
れ、内壁面に永久磁石１４が取り付けられた上ヨーク１
５を下ヨーク１１に装着して磁気閉回路を形成するとと
もに、永久磁石１４により上記フェライト１２に直流磁
界を印加するように構成されている。下ヨーク１１及び
上ヨーク１５は磁性体金属からなり、その表面にはＡｇ
等がメッキされ、アイソレータの共通アースとなってい
る。
【０００５】多層基板１３の下部（図において上側）の
対向する一方の両側縁部には凸状の端子部が形成され、
この端子部には、底面及び外方側面に跨がって複数のア
ース端子電極１ａ及び一対の入出力端子電極２、２が形
成されている。
対向する一方の両側縁部には凸状の端子部が形成され、
この端子部には、底面及び外方側面に跨がって複数のア
ース端子電極１ａ及び一対の入出力端子電極２、２が形
成されている。
【０００６】下ヨーク１１は１枚の金属板を所定形状に
打ち抜きした後、コの字状に折り曲げ加工して形成さ
れ、底板及びこれに直立する２つの対向する側板からな
っている。この下ヨーク１１の底板は、多層基板１３の
凹部に勘合するように形成されている。
打ち抜きした後、コの字状に折り曲げ加工して形成さ
れ、底板及びこれに直立する２つの対向する側板からな
っている。この下ヨーク１１の底板は、多層基板１３の
凹部に勘合するように形成されている。
【０００７】なお、多層基板１３は、厚さ数十μｍ程度
の多数の誘電体セラミックグリーンシートの表面に各種
電極をパターン印刷等により形成し、この各シートを積
層して圧着し、焼成して一体化されたものであり、各シ
ートに形成された各種電極は、スルーホールまたはビア
ホール等により所定箇所で接続されて構成されている。
つまり、この多層基板１３内には、中心電極、容量電
極、アース電極、接続電極及び終端抵抗等が形成されて
いる。
の多数の誘電体セラミックグリーンシートの表面に各種
電極をパターン印刷等により形成し、この各シートを積
層して圧着し、焼成して一体化されたものであり、各シ
ートに形成された各種電極は、スルーホールまたはビア
ホール等により所定箇所で接続されて構成されている。
つまり、この多層基板１３内には、中心電極、容量電
極、アース電極、接続電極及び終端抵抗等が形成されて
いる。
【０００８】下ヨーク１１と上ヨーク１５、及び多層基
板１３の下部の凹部面に形成されたアース電極１と下ヨ
ーク１１の内壁面とをはんだ付けして接合し、図６に示
すようなアイソレータが得られる。そして、図６に示す
ように、多層基板１３の端子部は下ヨーク１１の底面よ
り突出して形成されている。このアイソレータは、多層
基板１３の端子部底面を実装面として基板に実装され
る。
板１３の下部の凹部面に形成されたアース電極１と下ヨ
ーク１１の内壁面とをはんだ付けして接合し、図６に示
すようなアイソレータが得られる。そして、図６に示す
ように、多層基板１３の端子部は下ヨーク１１の底面よ
り突出して形成されている。このアイソレータは、多層
基板１３の端子部底面を実装面として基板に実装され
る。
【０００９】
【発明が解決しようとする課題】ところが、上記従来の
アイソレータでは、多層基板の端子部底面のみが実装面
となり、多層基板と各端子電極との接合強度には限界が
あるので、実装基板との十分なはんだ付け強度が得られ
ないという問題があった。つまり、落下等の衝撃により
特性が劣化するという問題があった。また、アース電流
の通路もアース端子電極に限定されるので、挿入損失等
の特性が低下するという問題があった。
アイソレータでは、多層基板の端子部底面のみが実装面
となり、多層基板と各端子電極との接合強度には限界が
あるので、実装基板との十分なはんだ付け強度が得られ
ないという問題があった。つまり、落下等の衝撃により
特性が劣化するという問題があった。また、アース電流
の通路もアース端子電極に限定されるので、挿入損失等
の特性が低下するという問題があった。
【００１０】このために、多層基板の端子部に形成され
る各端子電極の面積を広くするか、あるいはアース端子
電極の数を増やして、はんだ付け強度を増す方法が採用
されている。しかし、これらの方法では、各端子電極間
のギャップが狭くなり、各端子電極がはんだにより短絡
（ショート）する等、端子電極の面積の増加には限界が
あり、端子電極の接合強度の改善効果は小さく、実装基
板とのはんだ付け強度改善の根本的な対策とはならなか
った。また、端子電極の数を増やした場合は、その電極
形成コストが高くなるという問題があった。
る各端子電極の面積を広くするか、あるいはアース端子
電極の数を増やして、はんだ付け強度を増す方法が採用
されている。しかし、これらの方法では、各端子電極間
のギャップが狭くなり、各端子電極がはんだにより短絡
（ショート）する等、端子電極の面積の増加には限界が
あり、端子電極の接合強度の改善効果は小さく、実装基
板とのはんだ付け強度改善の根本的な対策とはならなか
った。また、端子電極の数を増やした場合は、その電極
形成コストが高くなるという問題があった。
【００１１】そこで、本発明の目的は、以上のような従
来の非可逆回路素子が持つ問題点を解消し、ヨークと実
装基板とを直接はんだ付けできる構造とすることによ
り、十分なはんだ付け強度を得ることができ、かつ特性
を向上できる非可逆回路素子を提供することにある。
来の非可逆回路素子が持つ問題点を解消し、ヨークと実
装基板とを直接はんだ付けできる構造とすることによ
り、十分なはんだ付け強度を得ることができ、かつ特性
を向上できる非可逆回路素子を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係る発明は、多層基板内に複数
の中心電極、整合回路等を形成してなる非可逆回路素子
において、磁気閉回路を形成するヨークの底面と前記多
層基板の端子部底面を同一面となるように形成したこと
を特徴とするものである。
に、本発明の請求項１に係る発明は、多層基板内に複数
の中心電極、整合回路等を形成してなる非可逆回路素子
において、磁気閉回路を形成するヨークの底面と前記多
層基板の端子部底面を同一面となるように形成したこと
を特徴とするものである。
【００１３】請求項２に係る発明は、請求項１の係る発
明において、ヨークの底板に突起を設け、またはヨーク
の一部を削除して、ヨークの底板にアース端子を形成し
たことを特徴とするものである。
明において、ヨークの底板に突起を設け、またはヨーク
の一部を削除して、ヨークの底板にアース端子を形成し
たことを特徴とするものである。
【００１４】
【作用】上記構成によれば、ヨークの底板が実装面とな
るので、このヨーク底板を実装基板に直接はんだ付けす
ることができ、非可逆回路素子と実装基板とのはんだ付
け強度を向上することができる。
るので、このヨーク底板を実装基板に直接はんだ付けす
ることができ、非可逆回路素子と実装基板とのはんだ付
け強度を向上することができる。
【００１５】さらに、ヨークにアース端子を形成し、こ
のアース端子部ではんだ付けすることより、はんだ付け
部を限定し、はんだ付け時の熱拡散を押さえ、より確実
なはんだ付けができ、実装基板とのはんだ付け強度を大
幅に向上することができる。
のアース端子部ではんだ付けすることより、はんだ付け
部を限定し、はんだ付け時の熱拡散を押さえ、より確実
なはんだ付けができ、実装基板とのはんだ付け強度を大
幅に向上することができる。
【００１６】また、ヨークのはんだ付け部もアース電流
の通路となり、アース電流の通路を大きな面積で確保す
ることができ、挿入損失等の特性を向上することができ
る。
の通路となり、アース電流の通路を大きな面積で確保す
ることができ、挿入損失等の特性を向上することができ
る。
【００１７】また、多層基板の端子部に形成するアース
端子電極を削減することもでき、アース端子電極形成コ
ストを低減できる。
端子電極を削減することもでき、アース端子電極形成コ
ストを低減できる。
【００１８】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて説明する。図において、従来例と同一部分または相
当する部分については同一符号を付す。
いて説明する。図において、従来例と同一部分または相
当する部分については同一符号を付す。
【００１９】本発明の第１実施例に係るアイソレータの
構造を図１及び図２に示す。図１はアイソレータの全体
構成を示す分解斜視図であり、図２はその組立てた状態
を示す外観斜視図である。
構造を図１及び図２に示す。図１はアイソレータの全体
構成を示す分解斜視図であり、図２はその組立てた状態
を示す外観斜視図である。
【００２０】図１に示すように、この実施例の下ヨーク
１１の底板には、側板が形成されていない両側の略中央
部には外方に伸びる突起状のアース端子１１ａ、１１ａ
が設けられている。なお、下ヨーク１１は１枚の金属板
を所定形状に打ち抜きした後、コの字状に折り曲げ加工
して形成されており、アース端子１１ａは下ヨーク１１
の一部をなすものである。
１１の底板には、側板が形成されていない両側の略中央
部には外方に伸びる突起状のアース端子１１ａ、１１ａ
が設けられている。なお、下ヨーク１１は１枚の金属板
を所定形状に打ち抜きした後、コの字状に折り曲げ加工
して形成されており、アース端子１１ａは下ヨーク１１
の一部をなすものである。
【００２１】多層基板１３の端子部の略中央部分は上記
下ヨーク１１のアース端子１１ａに対応して削除され、
それぞれの端子部は２つの部分に分割された形状となっ
ている。また、それぞれの端子部の高さは、下ヨーク１
１の板厚とほぼ等しく形成されている。つまり、下ヨー
ク１１の底板と多層基板１３の凹部は嵌合するように形
成されている。他の構成については、図５に示した従来
例のものと同様の構成であり、その説明を省略する。
下ヨーク１１のアース端子１１ａに対応して削除され、
それぞれの端子部は２つの部分に分割された形状となっ
ている。また、それぞれの端子部の高さは、下ヨーク１
１の板厚とほぼ等しく形成されている。つまり、下ヨー
ク１１の底板と多層基板１３の凹部は嵌合するように形
成されている。他の構成については、図５に示した従来
例のものと同様の構成であり、その説明を省略する。
【００２２】図１に示す各部品を組立てて、図２に示す
ようなアイソレータが得られる。図２に示すように、こ
の実施例のアイソレータでは、下ヨーク１１の底面と多
層基板１３の端子部底面は同一面となるように形成さ
れ、また、下ヨーク１１のアース端子１１ａ，１１ａの
先端部も多層基板１３の側面とほぼ同一面となるように
形成されている。
ようなアイソレータが得られる。図２に示すように、こ
の実施例のアイソレータでは、下ヨーク１１の底面と多
層基板１３の端子部底面は同一面となるように形成さ
れ、また、下ヨーク１１のアース端子１１ａ，１１ａの
先端部も多層基板１３の側面とほぼ同一面となるように
形成されている。
【００２３】このアイソレータは下ヨーク１１の底面及
び多層基板１３の端子部底面を実装面として実装基板に
実装され、多層基板１３のアース端子電極１ａ，１ａ、
入出力端子電極２，２及び下ヨーク１１のアース端子１
１ａ，１１ａではんだ付けされる。つまり、下ヨークの
アース端子１１ａは、このアイソレータを実装基板には
んだ付けする部分となるものであり、はんだ付け部を限
定し、はんだ付け時の熱拡散を押さえるとともに、その
端面にもはんだが回り込み、より確実なはんだ付けがで
きるように設けられたものである。
び多層基板１３の端子部底面を実装面として実装基板に
実装され、多層基板１３のアース端子電極１ａ，１ａ、
入出力端子電極２，２及び下ヨーク１１のアース端子１
１ａ，１１ａではんだ付けされる。つまり、下ヨークの
アース端子１１ａは、このアイソレータを実装基板には
んだ付けする部分となるものであり、はんだ付け部を限
定し、はんだ付け時の熱拡散を押さえるとともに、その
端面にもはんだが回り込み、より確実なはんだ付けがで
きるように設けられたものである。
【００２４】この構成により、下ヨークはＡｇメッキ等
が施された金属製であり、誘電体に形成された電極のよ
うな電極剥離、はんだくわれ等の電極強度の問題もな
く、さらにはんだ付け面積を大きくとることもできるの
で、実装基板とのはんだ付け強度を大幅に向上すること
ができ、落下等に対する耐衝撃特性を大幅に向上でき
る。また、アース電流の通路もアース端子電極に加え、
アース端子はんだ付け部もアース電流の通路となり、ア
ース電流の通路を大きな面積で確保することができ、挿
入損失等の特性を向上することができる。
が施された金属製であり、誘電体に形成された電極のよ
うな電極剥離、はんだくわれ等の電極強度の問題もな
く、さらにはんだ付け面積を大きくとることもできるの
で、実装基板とのはんだ付け強度を大幅に向上すること
ができ、落下等に対する耐衝撃特性を大幅に向上でき
る。また、アース電流の通路もアース端子電極に加え、
アース端子はんだ付け部もアース電流の通路となり、ア
ース電流の通路を大きな面積で確保することができ、挿
入損失等の特性を向上することができる。
【００２５】また、多層基板に形成するアース端子電極
の数を少なくできるので、端子電極形成コストを低減す
ることができる。
の数を少なくできるので、端子電極形成コストを低減す
ることができる。
【００２６】また、アース端子を多層基板より突出する
ことなく形成しているので、実装占有面積を広げること
もない。
ことなく形成しているので、実装占有面積を広げること
もない。
【００２７】なお、下ヨーク底板のアース端子は、上記
実施例に限るものではなく、図３（ａ）及び（ｂ）に示
すように、その数、形成位置等を変えてもよく、アース
端子の数、形成位置、形状、大きさ等は特に限定するも
のではない。
実施例に限るものではなく、図３（ａ）及び（ｂ）に示
すように、その数、形成位置等を変えてもよく、アース
端子の数、形成位置、形状、大きさ等は特に限定するも
のではない。
【００２８】このように、下ヨーク底板の形状を変える
ことによりアース端子の位置、数、大きさ等を容易に変
えることができるので、実装基板との適切なはんだ付強
度を容易に得ることができ、実装基板のパターン設計の
自由度を増すことができる。
ことによりアース端子の位置、数、大きさ等を容易に変
えることができるので、実装基板との適切なはんだ付強
度を容易に得ることができ、実装基板のパターン設計の
自由度を増すことができる。
【００２９】次に、本発明の第２実施例に係るアイソレ
ータの要部を図４に示す。図４（ａ）は下ヨークの外観
斜視図、同図（ｂ）は（ａ）に示す下ヨークを用いたア
イソレータの外観斜視図である。
ータの要部を図４に示す。図４（ａ）は下ヨークの外観
斜視図、同図（ｂ）は（ａ）に示す下ヨークを用いたア
イソレータの外観斜視図である。
【００３０】図４（ａ）に示すように、この実施例で
は、下ヨーク１１の側板及び底板に跨がって下ヨーク１
１の一部を削除し、下ヨーク底板にアース端子部１１
ａ、１１ａを形成している。このように、アース端子１
１ａの周囲に削除部を設けることにより、第１実施例で
説明したように、はんだ付け部の限定、はんだ付け時の
熱拡散の抑止、確実なはんだ付け等を行うことができ
る。
は、下ヨーク１１の側板及び底板に跨がって下ヨーク１
１の一部を削除し、下ヨーク底板にアース端子部１１
ａ、１１ａを形成している。このように、アース端子１
１ａの周囲に削除部を設けることにより、第１実施例で
説明したように、はんだ付け部の限定、はんだ付け時の
熱拡散の抑止、確実なはんだ付け等を行うことができ
る。
【００３１】この下ヨーク１１を用いたアイソレータで
は、図４（ｂ）に示すように、アース端子１１ａは多層
基板１３の端子部と直角な方向に形成され、多層基板１
３の端子部の形状を変えることなく、下ヨークにアース
端子を形成することができる。下ヨーク１１底面と多層
基板１３底面は同一面となるように、アース端子１１ａ
先端部と下ヨーク１１側板面はほぼ同一面となるように
形成されており、実装占有面積を広げることもない。
は、図４（ｂ）に示すように、アース端子１１ａは多層
基板１３の端子部と直角な方向に形成され、多層基板１
３の端子部の形状を変えることなく、下ヨークにアース
端子を形成することができる。下ヨーク１１底面と多層
基板１３底面は同一面となるように、アース端子１１ａ
先端部と下ヨーク１１側板面はほぼ同一面となるように
形成されており、実装占有面積を広げることもない。
【００３２】なお、この実施例においても、アース端子
の数、形成位置、形状、大きさ等は特に限定するもので
はなく、多層基板及び実装基板の構成に応じて、適宜設
定することができる。
の数、形成位置、形状、大きさ等は特に限定するもので
はなく、多層基板及び実装基板の構成に応じて、適宜設
定することができる。
【００３３】この構成においても、第１実施例と同様
に、下ヨークの一部をアース端子としているので、実装
基板とのはんだ付け強度を大幅に向上することができ、
また、アース電流の通路を大きな面積で確保することが
でき、挿入損失等の特性を向上することができる。
に、下ヨークの一部をアース端子としているので、実装
基板とのはんだ付け強度を大幅に向上することができ、
また、アース電流の通路を大きな面積で確保することが
でき、挿入損失等の特性を向上することができる。
【００３４】上記各実施例では、アース端子を多層基板
及び下ヨーク側板より突出することなく形成している
が、実装占有面積を考慮しなければ、アース端子を多層
基板及び下ヨーク側板より突出して形成してもよい。ま
た、アース端子を形成することなく、下ヨークの底面の
いずれかの部分にはんだ付けするようにしてもよい。
及び下ヨーク側板より突出することなく形成している
が、実装占有面積を考慮しなければ、アース端子を多層
基板及び下ヨーク側板より突出して形成してもよい。ま
た、アース端子を形成することなく、下ヨークの底面の
いずれかの部分にはんだ付けするようにしてもよい。
【００３５】また、上記各実施例では、いずれか１つの
ポートに終端抵抗を接続したアイソレータとして説明し
たが、このポートに終端抵抗を接続せずに、多層基板の
端子部に形成されたアース端子電極のいずれか１つを入
出力端子電極として形成し、サーキュレータとしてもよ
い。
ポートに終端抵抗を接続したアイソレータとして説明し
たが、このポートに終端抵抗を接続せずに、多層基板の
端子部に形成されたアース端子電極のいずれか１つを入
出力端子電極として形成し、サーキュレータとしてもよ
い。
【００３６】
【発明の効果】以上説明したように、本発明に係る非可
逆回路素子によれば、ヨーク底板を実装基板に直接はん
だ付けすることができ、非可逆回路素子と実装基板との
はんだ付け強度を向上することができる。
逆回路素子によれば、ヨーク底板を実装基板に直接はん
だ付けすることができ、非可逆回路素子と実装基板との
はんだ付け強度を向上することができる。
【００３７】さらに、ヨークにアース端子を形成し、こ
のアース端子部ではんだ付けすることより、はんだ付け
部を限定し、はんだ付け時の熱拡散を押さえ、より確実
なはんだ付けができ、実装基板とのはんだ付け強度をさ
らに向上することができる。また、ヨークはんだ付け部
もアース電流の通路となり、アース電流の通路を大きな
面積で確保することができ、挿入損失等の特性を向上す
ることができる。
のアース端子部ではんだ付けすることより、はんだ付け
部を限定し、はんだ付け時の熱拡散を押さえ、より確実
なはんだ付けができ、実装基板とのはんだ付け強度をさ
らに向上することができる。また、ヨークはんだ付け部
もアース電流の通路となり、アース電流の通路を大きな
面積で確保することができ、挿入損失等の特性を向上す
ることができる。
【００３８】また、多層基板の端子部に形成するアース
端子電極を削減することもでき、アース端子電極形成コ
ストを低減できる。
端子電極を削減することもでき、アース端子電極形成コ
ストを低減できる。
【００３９】また、アース端子の形成位置、大きさ等を
容易に変えることができるので、実装基板との適切なは
んだ付強度を容易に得ることができ、実装基板の設計の
自由度を増すこともできる。
容易に変えることができるので、実装基板との適切なは
んだ付強度を容易に得ることができ、実装基板の設計の
自由度を増すこともできる。
【図１】本発明の第１実施例に係るアイソレータの分解
斜視図である。
斜視図である。
【図２】本発明の第１実施例に係るアイソレータの外観
斜視図である。
斜視図である。
【図３】（ａ）及び（ｂ）は、本発明の第１実施例の他
の変形例を示すアイソレータの底面図である。
の変形例を示すアイソレータの底面図である。
【図４】（ａ）は本発明の第２実施例に係るアイソレー
タの下ヨークの外観斜視図である。（ｂ）は（ａ）に示
す下ヨークを用いたアイソレータの外観斜視図である。
タの下ヨークの外観斜視図である。（ｂ）は（ａ）に示
す下ヨークを用いたアイソレータの外観斜視図である。
【図５】従来のアイソレータの分解斜視図である。
【図６】従来のアイソレータの外観斜視図である。
１ アース電極 １ａ アース端子電極 ２ 入出力端子電極 １１ 下ヨーク １１ａ アース端子 １２ フェライト １３ 多層基板 １４ 永久磁石 １５ 上ヨーク
Claims (2)
- 【請求項１】 多層基板内に複数の中心電極、整合回路
等を形成してなる非可逆回路素子において、 磁気閉回路を形成するヨークの底面と前記多層基板の端
子部底面を同一面となるように形成したことを特徴とす
る非可逆回路素子。 - 【請求項２】 前記ヨークの底板に突起を設け、または
前記ヨークの一部を削除して、前記ヨークの底板にアー
ス端子を形成したことを特徴とする請求項１に記載の非
可逆回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13903294A JPH088610A (ja) | 1994-06-21 | 1994-06-21 | 非可逆回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13903294A JPH088610A (ja) | 1994-06-21 | 1994-06-21 | 非可逆回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088610A true JPH088610A (ja) | 1996-01-12 |
Family
ID=15235878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13903294A Pending JPH088610A (ja) | 1994-06-21 | 1994-06-21 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088610A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242713A (ja) * | 1997-02-27 | 1998-09-11 | Hitachi Metals Ltd | 非可逆回路素子と回路基板との接続構造 |
| US6734754B2 (en) | 2001-11-06 | 2004-05-11 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device having a protruding electrode |
| US6971166B2 (en) | 1999-07-02 | 2005-12-06 | Murata Manufacturing Co., Ltd. | Method of manufacturing a nonreciprocal device |
| KR100598832B1 (ko) * | 2004-12-28 | 2006-07-11 | 전자부품연구원 | 비가역소자 |
-
1994
- 1994-06-21 JP JP13903294A patent/JPH088610A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242713A (ja) * | 1997-02-27 | 1998-09-11 | Hitachi Metals Ltd | 非可逆回路素子と回路基板との接続構造 |
| US6971166B2 (en) | 1999-07-02 | 2005-12-06 | Murata Manufacturing Co., Ltd. | Method of manufacturing a nonreciprocal device |
| US6734754B2 (en) | 2001-11-06 | 2004-05-11 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device having a protruding electrode |
| KR100598832B1 (ko) * | 2004-12-28 | 2006-07-11 | 전자부품연구원 | 비가역소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH088610A (ja) | 非可逆回路素子 | |
| EP1309031B1 (en) | Nonreciprocal circuit device and communication apparatus | |
| JP3307293B2 (ja) | 非可逆回路素子 | |
| JPH07263917A (ja) | 非可逆回路素子 | |
| JPH11239009A (ja) | 非可逆回路素子の広帯域化構造 | |
| JP3401934B2 (ja) | 非可逆回路素子 | |
| JP2556166B2 (ja) | 非可逆回路素子 | |
| JP3939622B2 (ja) | 非可逆回路素子及びアイソレータ並びに非可逆回路素子の製造方法 | |
| JP3852434B2 (ja) | 非可逆回路素子および通信装置 | |
| JP4636355B2 (ja) | 中心導体組立体およびこれを用いた非可逆回路素子 | |
| JP3334284B2 (ja) | 非可逆回路素子 | |
| US20010045871A1 (en) | Nonreciprocal circuit device and communication apparatus | |
| JP4457335B2 (ja) | 非可逆回路素子 | |
| JPH0537206A (ja) | 非可逆回路素子 | |
| JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
| JP2002135009A (ja) | 非可逆回路素子及び通信装置 | |
| JP2606475Y2 (ja) | 非可逆回路素子 | |
| JP4189920B2 (ja) | 非可逆回路素子及びその製造方法 | |
| JPH03124103A (ja) | 非可逆回路素子 | |
| JPH0593106U (ja) | 非可逆回路素子 | |
| JP2000151208A (ja) | 誘電体共振器及びフイルタ装置 | |
| JP2002111320A (ja) | 非可逆回路素子及び通信装置 | |
| JP2003309402A (ja) | 積層基板、積層基板の製造方法、非可逆回路素子および通信装置 | |
| JP2003347807A (ja) | 非可逆回路素子および通信装置 | |
| JP2001189607A (ja) | 非可逆回路素子及びその製造方法 |