JP2606475Y2 - 非可逆回路素子 - Google Patents

非可逆回路素子

Info

Publication number
JP2606475Y2
JP2606475Y2 JP1992038384U JP3838492U JP2606475Y2 JP 2606475 Y2 JP2606475 Y2 JP 2606475Y2 JP 1992038384 U JP1992038384 U JP 1992038384U JP 3838492 U JP3838492 U JP 3838492U JP 2606475 Y2 JP2606475 Y2 JP 2606475Y2
Authority
JP
Japan
Prior art keywords
electrode
ferrite
center conductor
ground
electrode substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1992038384U
Other languages
English (en)
Other versions
JPH0593107U (ja
Inventor
剛和 岡田
勝幸 大平
陸宏 常門
長谷川  隆
崇 川浪
弘基 出嶌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1992038384U priority Critical patent/JP2606475Y2/ja
Publication of JPH0593107U publication Critical patent/JPH0593107U/ja
Application granted granted Critical
Publication of JP2606475Y2 publication Critical patent/JP2606475Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は、VHF,UHF,及び
SHF帯域で採用される非可逆回路素子、例えばアイソ
レータ,サーキュレータに関し、特に各中心導体に整合
回路素子を接続する際の作業性を改善して自動機の採用
を可能にでき、生産性を向上できるとともに、製造コス
トを低減でき、さらには中心導体の浮きによる接続不良
を回避できるようにした構造に関する。
【0002】
【従来の技術】一般に、アイソレータ,サーキュレータ
は、信号の伝送方向のみ通過させ、逆方向への伝送を阻
止する機能を有しており、例えば携帯電話,自動車電話
等の移動通信機器に不可欠な部品である。このアイソレ
ータは、主として磁性体製金属ケース内にフェライトと
中心導体とからなるフェライト素子及び永久磁石を収容
し、該永久磁石によりフェライト素子に直流磁界を印加
するように構成されている。このようなアイソレータ
は、その用途からして小型,軽量であることが要求され
ている。この要求に応えるには、フェライトの直径を小
さくすることが考えられるが、このようにすると中心導
体の長さも短くなることから、中心導体の持つインダク
タンス値が小さくなり電気的特性が悪化する。
【0003】このような電気的特性を悪化させることな
くフェライトを小型化できるものとして、図4及び図5
に示すようなフェライト素子が提案されている。このフ
ェライト素子33は、帯状の金属板を略コ字状に折り曲
げて中心導体30を形成し、この各中心導体30をフェ
ライト31の両主面31a,31bに巻回させて挿着
し、かつ絶縁シート32を介して互いに120 度の角度を
なすよう交差させて構成されている。この構造によれ
ば、フェライト31の両主面31a,31bに中心導体
30を巻回したので、それだけ中心導体30の有効長さ
を長くできることから、インダクタンス値を確保しなが
ら、フェライト31を小径化でき、上述の小型化,軽量
化に貢献できる。また、上記フェライト素子33を用い
てアイソレータを構成する場合、従来、上記2つの中心
導体30の一端部30aに整合回路用チップコンデンサ
C1,C2を接続し、残りの中心導体30の一端部30
aにチップコンデンサC3,及び終端チップ抵抗Rを接
続するとともに、これらを例えばアース板34,あるい
は金属ケースに接続する。また上記各中心導体30の他
端部30bを上記アース板34に接続する構造が採用さ
れている。
【0004】
【考案が解決しようとする課題】ところが上記従来のア
イソレータでは、各中心導体30にチップコンデンサC
1〜C3,チップ抵抗Rを直接接続するという手間のか
かる作業となることから、生産性が低く、製造コストが
上昇するという問題がある。
【0005】ここで、本件考案者らは、図3に示すよう
に、平板状の電極基板40の表面にポート電極41,ア
ース電極42を形成したものを用いることに着目した。
即ち、この電極基板40上にフェライト素子43を載置
するとともにチップコンデンサ44を載置し、上記各ポ
ート電極41に中心導体45の一端部45aとコンデン
サ44とを接続するとともに、上記各アース電極42に
中心導体45の他端部45bを接続することによって自
動機の採用が可能となり、上記従来の問題を解決でき
る。
【0006】ところで、このような電極基板40を用い
る場合、該基板40上にフェライト素子43を配置する
と、このフェライト素子43の下面の中心部は各中心導
体45が重なり合っており、しかもこの中心導体45の
間には絶縁シートが挿入されていることから、これらの
厚さにより中心導体45の一端部45aや他端部45b
が浮いた状態となり易く、その結果ポート電極41,ア
ース電極42との接続不良を起こすおそれがある。
【0007】本考案の目的は、中心導体に整合回路素子
を接続する際の作業性を向上して自動機による実装を可
能にでき、生産性を向上できるとともに、中心導体の接
続不良を回避できる非可逆回路素子を提供することにあ
る。
【0008】
【課題を解決するための手段】そこで本考案は、フェラ
イトの両主面に該フェライトを挟んで対向するよう複数
の中心導体を巻回するとともに、各中心導体を電気的絶
縁状態に、かつ所定間隔ごとに交差させて配置し、上記
各中心導体の一端部を整合回路素子に接続するとともに
他端部をアースに接続してなる非可逆回路素子におい
て、ポート電極及びアース電極に対応した形状の金属部
材を樹脂部材にインサート成形してなる平板状の電極基
板を形成し、該電極基板に上記フェライトの中心導体及
び整合回路素子を配置し、各中心導体の他端部を上記ア
ース電極に接続するとともに、一端部及び上記整合回路
素子を上記ポート電極に接続し、さらに上記電極基板の
上記フェライトの当接部分に上記各中心導体の重なりに
よる厚さを吸収する凹部を形成したことを特徴としてい
る。
【0009】
【0010】
【作用】本考案に係る非可逆回路素子によれば、ポート
電極,アース電極が形成された電極基板を用い、この基
板上のポート電極に整合回路素子と各中心導体の一端部
を接続したので、これを組立てるには上記電極基板のポ
ート電極,アース電極にクリーム半田をスクリーン印刷
し、この各電極に整合回路素子,フェライト素子を、例
えばチップマウンター等の自動機で配置し、これをリフ
ロー半田付けすることによって行うことができる。その
結果、従来のような各中心導体に整合回路素子を直接接
続するという手間のかかる作業を不要にでき、それだけ
生産性を向上できるとともに、製造コストを低減でき
る。
【0011】また、本考案では、上記電極基板のフェラ
イト当接部分に凹部を形成したので、この凹部でフェラ
イト下面の各中心導体の重なりによる厚さ,及び絶縁シ
ートの厚さを吸収でき、これにより各中心導体の一端
部,他端部の浮きの問題を解消できることから、接続不
良を回避できる。しかも上記凹部内にフェライト素子を
挿入することから、その分だけ部品全体を低背化でき
る。さらに、本考案では、ポート電極及びアース電極に
対応した形状の金属部材を樹脂部材にインサート成形し
て上記電極基板を形成したので、ポート電極及びアース
電極を精度良くかつ容易に形成でき、また上記凹部を精
度良くかつ容易に形成することができる。
【0012】
【実施例】以下、本考案の実施例を図について説明す
る。図1及び図2は本考案の一実施例による非可逆回路
素子を説明するための図であり、本実施例では集中定数
型のアイソレータに適用した場合を例にとって説明す
る。図において、1は集中定数型のアイソレータであ
り、これは磁性体金属からなる下部ヨーク2内にフェラ
イト素子3を配設し、この下部ヨーク2に同じく磁性体
金属からなる上部ヨーク4を装着して磁気閉回路を構成
するとともに、上記上部ヨーク4の裏面に永久磁石5を
貼着し、該永久磁石5により上記フェライト素子3に直
流磁界を印加するように構成されている。
【0013】上記フェライト素子3は円板状のフェライ
ト6の上面,及び下面に、該フェライト6を挟んで対向
する3本の中心導体7を挿着して構成されている。この
各中心導体7は、帯状の金属板を略コ字状に折り曲げ形
成されたもので、各中心導体7は上記フェライト6の両
面の直径方向に延び、かつ絶縁シート8を介して互いに
120 度の角度をなして交差状に配置されている。また、
上記各中心導体7の一端部7aはフェライト6から外方
に延びており、この一端部7aは下方に段状に折り曲げ
形成されている。また上記各中心導体7の他端部7bは
フェライト6から外方に少し突出しており、この他端部
7bは上方に段状に折り曲げ形成されている。
【0014】また、上記下部ヨーク2の底壁上には、本
実施例の特徴をなす電極基板10が配設されており、こ
の電極基板10の中央部にはフェライト素子3が配置さ
れている。この電極基板10は平板状のもので、これは
樹脂部材に後述する各電極に応じた形状の金属部材をイ
ンサート形成して製造されたものである。
【0015】上記電極基板10のフェライト素子3の周
縁部にはアース電極11が120 度の間隔をあけて形成さ
れており、この各アース電極11は電極基板10の下面
に導出して上記下部ヨーク2に接続されている。また、
上記電極基板10の各アース電極11の外側には、該電
極11との間にギャップを設けて第1〜第3ポート電極
12a〜12cが形成されている。この各電極12a〜
12cと上記アース電極11との間には溝部13が凹設
されており、この溝部13により両電極同士がショート
するのを防止している。
【0016】また、上記電極基板10の左, 右側面の第
1,第2ポート電極12a,12bに対応する部分には
入出力端子14が形成されており、この各入出力端子1
4は上記各ポート電極12a,12bに接続されてい
る。また、上記電極基板10の左, 右側面の第3ポート
電極12cに対応する部分にはアース端子15が形成さ
れており、この各アース端子15は電極基板10上面の
第3ポート電極12cに近接して延びている。この各入
出力端子14,アース端子15は下部ヨーク2の開口2
aから外方に露出している。さらに上記電極基板10の
一側縁の両端部には上記下部ヨーク2に接続されるアー
ス電極16が形成されており、この両アース電極16と
上記第1,第2ポート電極12a,12bとの間にはギ
ャップが形成されている。
【0017】上記電極基板10の第1,第2ポート電極
12a,12bには、それぞれチップコンデンサ17,
18の一方の電極が接続されており、他方の電極は上記
アース電極16に接続されている。また第3ポート電極
12cの一端部にはチップコンデンサ19の一方の電極
が接続されており、他方の電極はアース端子15に接続
されている。さらに上記第3ポート電極12cの他端部
には終端チップ抵抗20の一方の電極が接続されてお
り、他方の電極はアース端子15に接続されている。
【0018】また、上記電極基板10の第1〜第3ポー
ト電極12a〜12cには上記フェライト素子3の各中
心導体7の一端部7aが接続されており、これにより各
中心導体7の一端部7aはポート電極12a〜12cを
介して各チップコンデンサ17〜19,チップ抵抗20
に接続されている。また、上記電極基板10の各アース
電極11には各中心導体7の他端部7bが接続されてお
り、これにより各中心導体7の他端部7bはアース電極
11を介して下部ヨーク2に接続されている。
【0019】そして、上記電極基板10のフェライト素
子3の当接部分には底の浅い凹部10aが凹設されてお
り、この凹部10a内には上記フェライト6の下部が挿
入されている。これによりフェライト6の下面の各中心
導体7の重なりによる厚さ,及び各絶縁シート8の重な
りによる厚さが吸収されており、かつフェライト素子3
が位置決めされている。
【0020】次に、本実施例の作用効果について説明す
る。本実施例のアイソレータ1を組立てるには、電極基
板10の各電極の表面にスクリーン印刷によりクリーム
半田を塗布し、この基板10を下部ヨーク2の底壁上に
配置する。次いでチップマウンター等の自動機により、
各チップコンデンサ17〜19,チップ抵抗20を各ポ
ート電極12a〜12c上の所定位置に配置し、さらに
フェライト素子3を凹部10a内に挿入するとともに、
各中心導体7の一端部7aをポート電極12a〜12c
に、他端部7bをアース電極11に位置するよう配置す
る。この状態でリフロー半田付けにより各コンデンサ1
7〜19,及び中心導体7等を接続する。この後下部ヨ
ーク2に上部ヨーク4を嵌装する。
【0021】このように本実施例によれば、電極基板1
0にポート電極12a〜12c,アース電極11等を形
成し、この電極基板10を用いて各チップコンデンサ1
7〜19,チップ抵抗20と各中心導体7の一端部7
a,他端部7bとを接続したので、上述のように自動機
の採用が可能となり、しかもリフロー半田付けによる実
装が可能となる。その結果、従来のように1つずつ接続
する場合に比べて組立てを簡略化でき、それだけ生産性
を向上できるとともに、製造コストを低減できる。
【0022】また、本実施例では、上記電極基板10の
中央部に凹部10aを形成し、この凹部10a内にフェ
ライト素子3を挿入したので、フェライト6下面の各中
心導体7の重なりによる厚さ,及び絶縁シート8の厚さ
を吸収できる。その結果、各中心導体7の一端部7a,
他端部7bの浮きの問題を解消でき、接続不良を回避で
きるとともに、この凹部10aの分だけ部品全体を低背
化できる。なお、上記凹部10aはフェライト素子3が
挿入可能な大きさにする必要はなく、このフェライト素
子の中心部の厚さだけ吸収する場合は、上記凹部19a
より小径であってもよい。
【0023】本実施例では、上記電極基板10を、ポー
ト電極12a,12b,12c及びアース電極11に対
応した形状の金属部材を樹脂部材にインサート成形して
構成したので、上記ポート電極12a,12b,12c
及びアース電極11を精度良くかつ容易に形成できると
ともに、アース電極11をそのままアース端子として利
用でき、さらには上記凹部10を精度良くかつ容易に形
成することができ、ひいてはフェライト素子3の位置決
め精度を向上できる。
【0024】また、上記実施例では、フェライト6の両
主面に中心導体7を1回巻きした構造のものを例にとっ
たが、本考案は中心導体を2回巻き以上にしたものでも
よい。さらに、上記実施例では、アイソレータを例にと
ったが、本考案は勿論サーキュレータにも適用できると
ともに、他の高周波部品にも適用できる。
【0025】
【考案の効果】以上のように本考案に係る非可逆回路素
子によれば、平板状の電極基板にポート電極及びアース
電極を形成し、この電極基板のポート電極に中心導体の
一端部及び整合回路素子を接続し、アース電極に各中心
導体の他端部を接続したので、自動機による組立てを可
能にでき、ひいては生産性を向上できるとともに、製造
コストを低減できる効果がある。また、上記電極基板の
フェライト当接部分に各中心導体の重なり厚さを吸収す
る凹部を形成したので、中心導体の浮きによる接続不良
を回避できるとともに、部品全体を低背化できる効果が
ある。さらに、上記電極基板を、各電極に応じた金属部
材を樹脂部材にインサート成形して形成したので、各電
極及び凹部を精度良くかつ容易に形成できる効果があ
る。
【図面の簡単な説明】
【図1】本考案の一実施例によるアイソレータを説明す
るための分解斜視図である。
【図2】上記実施例のアイソレータの断面図である。
【図3】本考案の成立過程を説明するための断面図であ
る。
【図4】従来のアイソレータのフェライト素子を示す斜
視図である。
【図5】従来のアイソレータの構造を示す斜視図であ
る。
【符号の説明】
1 アイソレータ(非可逆回路素子) 6 フェライト 7 中心導体 7a 一端部 7b 他端部 10 電極基板 10a 凹部 11 アース電極 12a,12b,12c ポート電極 17,18,19 チップコンデンサ(整合回路素子) 20 チップ抵抗(整合回路素子)
───────────────────────────────────────────────────── フロントページの続き (72)考案者 長谷川 隆 京都府長岡京市天神2丁目26番10号 株 式会社村田製作所内 (72)考案者 川浪 崇 京都府長岡京市天神2丁目26番10号 株 式会社村田製作所内 (72)考案者 出嶌 弘基 京都府長岡京市天神2丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 平2−203602(JP,A) 実開 昭63−49803(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01P 1/36 H01P 1/383

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 フェライトの両主面に該フェライトを挟
    んで対向するよう複数の中心導体を巻回するとともに、
    各中心導体を電気的絶縁状態に、かつ所定間隔ごとに交
    差させて配置し、上記各中心導体の一端部を整合回路素
    子に接続するとともに他端部をアースに接続してなる非
    可逆回路素子において、ポート電極及びアース電極に対
    応した形状の金属部材を樹脂部材にインサート成形して
    なる平板状の電極基板を形成し、該電極基板に上記フェ
    ライトの中心導体及び整合回路素子を配置し、各中心導
    体の他端部を上記アース電極に接続するとともに、一端
    部及び上記整合回路素子を上記ポート電極に接続し、さ
    らに上記電極基板の上記フェライトの当接部分に上記各
    中心導体の重なりによる厚さを吸収する凹部を形成した
    ことを特徴とする非可逆回路素子。
JP1992038384U 1992-05-12 1992-05-12 非可逆回路素子 Expired - Lifetime JP2606475Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992038384U JP2606475Y2 (ja) 1992-05-12 1992-05-12 非可逆回路素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992038384U JP2606475Y2 (ja) 1992-05-12 1992-05-12 非可逆回路素子

Publications (2)

Publication Number Publication Date
JPH0593107U JPH0593107U (ja) 1993-12-17
JP2606475Y2 true JP2606475Y2 (ja) 2000-11-06

Family

ID=12523788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992038384U Expired - Lifetime JP2606475Y2 (ja) 1992-05-12 1992-05-12 非可逆回路素子

Country Status (1)

Country Link
JP (1) JP2606475Y2 (ja)

Also Published As

Publication number Publication date
JPH0593107U (ja) 1993-12-17

Similar Documents

Publication Publication Date Title
JP3539351B2 (ja) 非可逆回路素子の製造方法
JP2606475Y2 (ja) 非可逆回路素子
JP2606474Y2 (ja) 非可逆回路素子
JP3159054B2 (ja) 非可逆回路素子
JP3204423B2 (ja) 非可逆回路素子
JPH11239009A (ja) 非可逆回路素子の広帯域化構造
JP3175303B2 (ja) 非可逆回路素子
JPH07263917A (ja) 非可逆回路素子
JP2607641Y2 (ja) 非可逆回路素子
JP3182826B2 (ja) 非可逆回路素子
JP2556166B2 (ja) 非可逆回路素子
EP1047148B1 (en) Nonreciprocal circuit device and communication apparatus
JP3334284B2 (ja) 非可逆回路素子
JPH0593105U (ja) 非可逆回路素子
JP3296026B2 (ja) 非可逆回路素子
JPH0537206A (ja) 非可逆回路素子
JP3705275B2 (ja) 非可逆回路素子の製造方法及び通信機装置
JP4189920B2 (ja) 非可逆回路素子及びその製造方法
JPS6016086Y2 (ja) 広帯域集中定数形サ−キュレ−タ
JP2002135009A (ja) 非可逆回路素子及び通信装置
US7138883B2 (en) Non-reciprocal circuit element
JP2001189606A (ja) 非可逆回路素子及び通信機装置
JP3660316B2 (ja) 非可逆回路素子
JP4193350B2 (ja) 非可逆回路素子及び通信装置
JP2003347807A (ja) 非可逆回路素子および通信装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000808

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070908

Year of fee payment: 7